JP2890519B2 - 伝導度変調型ｍｏｓｆｅｔの製造方法 - Google Patents
伝導度変調型ｍｏｓｆｅｔの製造方法Info
- Publication number
- JP2890519B2 JP2890519B2 JP1233624A JP23362489A JP2890519B2 JP 2890519 B2 JP2890519 B2 JP 2890519B2 JP 1233624 A JP1233624 A JP 1233624A JP 23362489 A JP23362489 A JP 23362489A JP 2890519 B2 JP2890519 B2 JP 2890519B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- conductivity
- manufacturing
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電力用スイッチング素子として用いられる
伝導度変調型MOSFETの製造方法に関する。
伝導度変調型MOSFETの製造方法に関する。
近年、電力用スイッチング素子として伝導度変調型MO
SFETが提案され、市場に出始めている。伝導度変調型MO
SFETは、絶縁ゲート型バイポーラトランジスタとも呼ば
れるので、以下IGBTと略記する。第２図はIGBTの構造を
示し、コレクタ領域となるp+基板１の上に高抵抗のn-ド
リフト領域２が積層されている。ドリフト領域２の表面
層には複数のｐ形チャネル拡散領域（ベース領域）３が
形成され、その中央には低抵抗のp+ウエル４が設けられ
ている。ベース領域３の表面層には一対のn+エミッタ領
域５が間隔を開けて形成されている。チャネル拡散領域
３のドリフト領域２とエミッタ領域５にはさまれた表面
層31にｎチャネルを形成するために、ゲート酸化膜６を
介してゲート端子Ｇに接続されるゲート電極７が備えら
れている。ゲート電極７と絶縁層８を介してp+ウエル４
およびエミッタ領域５に接触するエミッタ電極９が設け
られている。エミッタ電極９には、エミッタ端子Ｅとの
接続のための導線11が、例えばAl線のボンディングによ
り固着されている。また、コレクタ領域１にはコレクタ
端子Ｃに接続されるコレクタ電極10が接触している。こ
の構造は、通常の縦型DMOSといわれる電力用MOSFETのコ
レクタ接触層としてのn+領域をp+層１におきかえたもの
ということができる。この素子の動作は次のようであ
る。エミッタ電極９を接地し、ゲート電極７およびコレ
クタ電極10に正の電圧を印加する。MOSFETと同じ原理で
電極下のｐ層３の表面が反転して電子のチャネルができ
る。従ってn-ベース領域がアース電位に接続された形と
なり、ドレイン電極10から正孔電流が注入させる。この
正孔電流が、n-ドリフト領域２中の電子濃度をひきあ
げ、この領域の抵抗を低減する、いわゆる伝導度変調効
果によって、オン抵抗が十分低い値をもつことになる。
第３図に示すように、エミッタ電流IEはチャネルを通る
IMOSとn-ドレイン領域２からｐベース領域３に流れ込む
正孔電流Ihの和である。ｐベース領域3,n-ドリフト領域
２およびp+コレクタ領域１によって形成されるPNPバイ
ポーラ・トランジスタの電流増幅率をαPNPとすると であるから、 となる。従って、αPNPの値によってIh（正孔電流）が
変化し、つまり、IGBTの電流が変化する。第４図はター
ンオフ時の代表的なスイッチング波形であり、第一のフ
ェイズ41と第二のフェイズ42があることがわかる。第一
の期間41では、チャネルが消え電子電流が０になるため
に、その分だけ瞬時に電流が減少する。次の第二の期間
42では、n-層２中に残留したキャリアによってPNPバイ
ポーラ・トランジスタの作用で流れる電流がキャリアの
寿命τで減少するものである。従って、このスイッチン
グ特性もIh正孔電流の注入レベルによって、つまり電流
増幅率αPNPによって大きく左右されることがわかる。
SFETが提案され、市場に出始めている。伝導度変調型MO
SFETは、絶縁ゲート型バイポーラトランジスタとも呼ば
れるので、以下IGBTと略記する。第２図はIGBTの構造を
示し、コレクタ領域となるp+基板１の上に高抵抗のn-ド
リフト領域２が積層されている。ドリフト領域２の表面
層には複数のｐ形チャネル拡散領域（ベース領域）３が
形成され、その中央には低抵抗のp+ウエル４が設けられ
ている。ベース領域３の表面層には一対のn+エミッタ領
域５が間隔を開けて形成されている。チャネル拡散領域
３のドリフト領域２とエミッタ領域５にはさまれた表面
層31にｎチャネルを形成するために、ゲート酸化膜６を
介してゲート端子Ｇに接続されるゲート電極７が備えら
れている。ゲート電極７と絶縁層８を介してp+ウエル４
およびエミッタ領域５に接触するエミッタ電極９が設け
られている。エミッタ電極９には、エミッタ端子Ｅとの
接続のための導線11が、例えばAl線のボンディングによ
り固着されている。また、コレクタ領域１にはコレクタ
端子Ｃに接続されるコレクタ電極10が接触している。こ
の構造は、通常の縦型DMOSといわれる電力用MOSFETのコ
レクタ接触層としてのn+領域をp+層１におきかえたもの
ということができる。この素子の動作は次のようであ
る。エミッタ電極９を接地し、ゲート電極７およびコレ
クタ電極10に正の電圧を印加する。MOSFETと同じ原理で
電極下のｐ層３の表面が反転して電子のチャネルができ
る。従ってn-ベース領域がアース電位に接続された形と
なり、ドレイン電極10から正孔電流が注入させる。この
正孔電流が、n-ドリフト領域２中の電子濃度をひきあ
げ、この領域の抵抗を低減する、いわゆる伝導度変調効
果によって、オン抵抗が十分低い値をもつことになる。
第３図に示すように、エミッタ電流IEはチャネルを通る
IMOSとn-ドレイン領域２からｐベース領域３に流れ込む
正孔電流Ihの和である。ｐベース領域3,n-ドリフト領域
２およびp+コレクタ領域１によって形成されるPNPバイ
ポーラ・トランジスタの電流増幅率をαPNPとすると であるから、 となる。従って、αPNPの値によってIh（正孔電流）が
変化し、つまり、IGBTの電流が変化する。第４図はター
ンオフ時の代表的なスイッチング波形であり、第一のフ
ェイズ41と第二のフェイズ42があることがわかる。第一
の期間41では、チャネルが消え電子電流が０になるため
に、その分だけ瞬時に電流が減少する。次の第二の期間
42では、n-層２中に残留したキャリアによってPNPバイ
ポーラ・トランジスタの作用で流れる電流がキャリアの
寿命τで減少するものである。従って、このスイッチン
グ特性もIh正孔電流の注入レベルによって、つまり電流
増幅率αPNPによって大きく左右されることがわかる。
従来のIGBTの製造に当たってはチャクラルスキー法
（CZ法）で作成されたシリコン結晶より得た第二導電形
の基板上にエピタキシャル法により第一導電形の低抵抗
層を介してドリフト領域となる第一導電形の高抵抗層を
積層する。ところが、Ｘ線トポグラフによれば、半導体
基板とその上の第一導電形の低抵抗層の間の接合部、あ
るいは第一導電形の低抵抗層と高抵抗層の間の接合部に
ミスフィット転位が見られ、高密度の結晶欠陥が存在し
ていることがわかった。このような欠陥により、IGBT内
のバイポーラ・トランジスタの注入効率が大きく影響を
受ける。従って、IGBTの特性を左右するバイポーラ・ト
ランジスタの電流増幅率が前記結晶欠陥密度によって大
きく影響されることになる。この結晶欠陥密度は後の工
程で減少するものではなく、特にIGBTのスイッチング速
度および順電圧降下が大きくばらつき、性能の低下，歩
留まり低下をもたらす、エピタキシャル成長層の接合面
に生ずる結晶欠陥は、基板中に存在する酸素析出物に起
因する。従って基板中の酸素濃度によりIGBTの特性が変
化する。第５図はp+基板中の酸素濃度とIGBTのターンオ
フ時間との関係を示す。
（CZ法）で作成されたシリコン結晶より得た第二導電形
の基板上にエピタキシャル法により第一導電形の低抵抗
層を介してドリフト領域となる第一導電形の高抵抗層を
積層する。ところが、Ｘ線トポグラフによれば、半導体
基板とその上の第一導電形の低抵抗層の間の接合部、あ
るいは第一導電形の低抵抗層と高抵抗層の間の接合部に
ミスフィット転位が見られ、高密度の結晶欠陥が存在し
ていることがわかった。このような欠陥により、IGBT内
のバイポーラ・トランジスタの注入効率が大きく影響を
受ける。従って、IGBTの特性を左右するバイポーラ・ト
ランジスタの電流増幅率が前記結晶欠陥密度によって大
きく影響されることになる。この結晶欠陥密度は後の工
程で減少するものではなく、特にIGBTのスイッチング速
度および順電圧降下が大きくばらつき、性能の低下，歩
留まり低下をもたらす、エピタキシャル成長層の接合面
に生ずる結晶欠陥は、基板中に存在する酸素析出物に起
因する。従って基板中の酸素濃度によりIGBTの特性が変
化する。第５図はp+基板中の酸素濃度とIGBTのターンオ
フ時間との関係を示す。
一方、IGBTを高速化するために、電子線照射あるいは
重金属拡散によるライフタイム制御が行われている。し
かし、これらには次の問題がある。電子線照射を行った
結晶では、200〜300℃の比較的低温で結晶のアニーリン
グ効果が進み、その電気特性が変動する。この不安定性
は、パワーデバイスにおける過大な電気ストレス時にお
けるチップ内電力損失が不均一におこる場合に重要な問
題を引きおこすことになる。つまり、長時間使用中に局
部的に電気的特性の変動の可能性が存在する。さらに電
子線照射によるライフタイム制御は、電子線照射直後
は、酸化膜中に発生した正孔，電子のキャリアの捕獲に
よってそのしきい値電圧が低下しており、これを定常状
態にもどすためにアニーリングが必要になる。この酸化
膜中および界面を正常にもどすためのアニーリングは、
当然Si結晶中の電子線照射による欠陥をも回復させるこ
とになる。そのほか、スイッチング速度を早めるために
照射量を増加させると、高抵抗層部の抵抗が低下するの
が認められる。すなわち、IGBTのスイッチング速度を早
めることに限界が存在することになる。
重金属拡散によるライフタイム制御が行われている。し
かし、これらには次の問題がある。電子線照射を行った
結晶では、200〜300℃の比較的低温で結晶のアニーリン
グ効果が進み、その電気特性が変動する。この不安定性
は、パワーデバイスにおける過大な電気ストレス時にお
けるチップ内電力損失が不均一におこる場合に重要な問
題を引きおこすことになる。つまり、長時間使用中に局
部的に電気的特性の変動の可能性が存在する。さらに電
子線照射によるライフタイム制御は、電子線照射直後
は、酸化膜中に発生した正孔，電子のキャリアの捕獲に
よってそのしきい値電圧が低下しており、これを定常状
態にもどすためにアニーリングが必要になる。この酸化
膜中および界面を正常にもどすためのアニーリングは、
当然Si結晶中の電子線照射による欠陥をも回復させるこ
とになる。そのほか、スイッチング速度を早めるために
照射量を増加させると、高抵抗層部の抵抗が低下するの
が認められる。すなわち、IGBTのスイッチング速度を早
めることに限界が存在することになる。
重金属拡散によるライフタイム制御の場合は、上記結
晶欠陥に重金属がゲッタリングされ、本来必要な高抵抗
層への均一な分布が得られないという問題がある。また
重金属ライフタイム制御法には低温における不安定性は
存在しないが、多量な不純物を導入すると、例えばn-高
抵抗層では深い準位へのドナーの捕獲によって自由電子
キャリア密度が低減し、高抵抗化現象が発生する。これ
はIGBTの順方向電圧降下を増大させる。
晶欠陥に重金属がゲッタリングされ、本来必要な高抵抗
層への均一な分布が得られないという問題がある。また
重金属ライフタイム制御法には低温における不安定性は
存在しないが、多量な不純物を導入すると、例えばn-高
抵抗層では深い準位へのドナーの捕獲によって自由電子
キャリア密度が低減し、高抵抗化現象が発生する。これ
はIGBTの順方向電圧降下を増大させる。
本発明の目的は、結晶欠陥密度により生ずる特性のば
らつきを低減したIGBTを提供することにある。また、ラ
イフタイム制御後の電気特性の不安定性のないIGBTを提
供することにある。
らつきを低減したIGBTを提供することにある。また、ラ
イフタイム制御後の電気特性の不安定性のないIGBTを提
供することにある。
上記の目的を達成するために、本発明は、第一導電形
の第一領域の一面側に第二導電形の第二領域が隣接し、
第一領域の他面側の表面部に第二導電形の第三領域が、
さらに第三領域の表面部に第一導電形の第四領域が形成
されてなる半導体素体の第三領域の第一領域および第四
領域にはさまれた領域の上に絶縁膜を介してゲートを備
えた伝導度変調型MOSFETの製造方法において、第一導電
形の半導体基板を第一導電形の第一領域とし、該半導体
基板の一面側より第一，第二の不純物を導入して第一導
電形の第五領域及び第二導電形の第二領域を形成するこ
ととする。また、第一導電形の第五領域が第二導電形の
第二領域より低濃度に形成されることとする。また、第
一，第二の不純物を導入して第一導電形の第五領域及び
第二導電形の第二領域の形成が同時拡散によることとし
てもよい。更に第一導電形の半導体基板は不純物濃度が
１×1013／cm3以下のｎ形シリコン基板を用いてもよ
い。また上記の製造方法において、半導体素体に先ず重
金属を導入し、ついで電子線を5Mrad以下照射すること
により半導体素体の所期のライフタイムを得るものとす
るとよい。
の第一領域の一面側に第二導電形の第二領域が隣接し、
第一領域の他面側の表面部に第二導電形の第三領域が、
さらに第三領域の表面部に第一導電形の第四領域が形成
されてなる半導体素体の第三領域の第一領域および第四
領域にはさまれた領域の上に絶縁膜を介してゲートを備
えた伝導度変調型MOSFETの製造方法において、第一導電
形の半導体基板を第一導電形の第一領域とし、該半導体
基板の一面側より第一，第二の不純物を導入して第一導
電形の第五領域及び第二導電形の第二領域を形成するこ
ととする。また、第一導電形の第五領域が第二導電形の
第二領域より低濃度に形成されることとする。また、第
一，第二の不純物を導入して第一導電形の第五領域及び
第二導電形の第二領域の形成が同時拡散によることとし
てもよい。更に第一導電形の半導体基板は不純物濃度が
１×1013／cm3以下のｎ形シリコン基板を用いてもよ
い。また上記の製造方法において、半導体素体に先ず重
金属を導入し、ついで電子線を5Mrad以下照射すること
により半導体素体の所期のライフタイムを得るものとす
るとよい。
第一導電形の半導体基板に不純物を導入することによ
って第二導電形の第二領域あるいは第一導電形の第五領
域を形成する場合には、基板中に存在した結晶欠陥の密
度が大幅に減少するので、基板中に存在した結晶欠陥に
基づくIGBTの特性のばらつきが生じない。そして、第三
領域の形成より先に第二導電形の第二領域を形成するこ
とで、第三領域の形成時にも第二領域の拡散が進行する
こととなるので、第二領域が深いものとすることができ
る。ここで、第一領域の厚さは耐圧によって決定される
ので、第二領域の深さ分だけ厚い半導体基板を選定する
ことができ、製造を容易にすることができる。一方、半
導体素体の所期のライフタイムを、高抵抗層の抵抗値が
大幅に増大する以前の不純物密度にとどまるように重金
属の導入を行い、さらにライフタイム低減の不足分を電
子線照射によることによって、電子線照射量を少なくす
ることができ、低温アニールによる電気的特性の変動量
が大幅に低減する。
って第二導電形の第二領域あるいは第一導電形の第五領
域を形成する場合には、基板中に存在した結晶欠陥の密
度が大幅に減少するので、基板中に存在した結晶欠陥に
基づくIGBTの特性のばらつきが生じない。そして、第三
領域の形成より先に第二導電形の第二領域を形成するこ
とで、第三領域の形成時にも第二領域の拡散が進行する
こととなるので、第二領域が深いものとすることができ
る。ここで、第一領域の厚さは耐圧によって決定される
ので、第二領域の深さ分だけ厚い半導体基板を選定する
ことができ、製造を容易にすることができる。一方、半
導体素体の所期のライフタイムを、高抵抗層の抵抗値が
大幅に増大する以前の不純物密度にとどまるように重金
属の導入を行い、さらにライフタイム低減の不足分を電
子線照射によることによって、電子線照射量を少なくす
ることができ、低温アニールによる電気的特性の変動量
が大幅に低減する。
第１図は本発明の一実施例の工程中間段階を示し、右
側は半導体素体の断面図，左側は不純物濃度分布図であ
る。このような半導体素体は、フローティングゾーン法
（FZ法）で作成された単結晶から切り出された不純物濃
度１×1013／cm3以下のｎ形のシリコン基板を用い、裏
面よりほう素を拡散して第２図に示したコレクタ領域１
となるp+層を形成する。残った基板部分がn-ドリフト領
域２となる。以後の工程は従来と同様で、不純物拡散に
より第２図に示したｐベース領域3,p+ウエル４およびn+
エミッタ領域５が形成される。p+層１がｐベース領域3,
p+ウエル４より先に形成されるので、p+ウエル４の形成
時にもp+層１の拡散が進行することとなるので、p+層１
を深いものとすることができる。ここで、n-ドリフト領
域２の厚さは耐圧によって決定されるので、p+層１の深
さ分だけ厚い半導体基板を選定することができ、製造を
容易にすることができる。第６図に第１図と同様に示し
た実施例では、二種類の不純物の同時拡散により、n-領
域２とp+領域間に介在するバッファ領域としての低抵抗
のｎ層11が形成されている。これらの構造では、従来の
p+基板上にエピタキシヤル成長させた半導体素体とくら
べて大幅に結晶欠陥密度が低減する。低い結晶欠陥密度
は、FZ法による結晶を用いた場合に限定されず、中性子
照射FZ法結晶，磁場中引上法（MCZ法）による結晶ある
いはCZ法による結晶を用いた場合にも得ることができ
る。なお、不純物導入にはイオン注入法も適用できるこ
とはいうまでもない。
側は半導体素体の断面図，左側は不純物濃度分布図であ
る。このような半導体素体は、フローティングゾーン法
（FZ法）で作成された単結晶から切り出された不純物濃
度１×1013／cm3以下のｎ形のシリコン基板を用い、裏
面よりほう素を拡散して第２図に示したコレクタ領域１
となるp+層を形成する。残った基板部分がn-ドリフト領
域２となる。以後の工程は従来と同様で、不純物拡散に
より第２図に示したｐベース領域3,p+ウエル４およびn+
エミッタ領域５が形成される。p+層１がｐベース領域3,
p+ウエル４より先に形成されるので、p+ウエル４の形成
時にもp+層１の拡散が進行することとなるので、p+層１
を深いものとすることができる。ここで、n-ドリフト領
域２の厚さは耐圧によって決定されるので、p+層１の深
さ分だけ厚い半導体基板を選定することができ、製造を
容易にすることができる。第６図に第１図と同様に示し
た実施例では、二種類の不純物の同時拡散により、n-領
域２とp+領域間に介在するバッファ領域としての低抵抗
のｎ層11が形成されている。これらの構造では、従来の
p+基板上にエピタキシヤル成長させた半導体素体とくら
べて大幅に結晶欠陥密度が低減する。低い結晶欠陥密度
は、FZ法による結晶を用いた場合に限定されず、中性子
照射FZ法結晶，磁場中引上法（MCZ法）による結晶ある
いはCZ法による結晶を用いた場合にも得ることができ
る。なお、不純物導入にはイオン注入法も適用できるこ
とはいうまでもない。
本発明によるライフタイム制御法では、二段ライフタ
イム制御を行う。第７図は重金属拡散温度によるライフ
タイムおよびコレクタ・エミッタ飽和電圧（VCE(sat)）
の変化を示す。最初に行う重金属拡散では、VCE(sat)、
すなわち順方向電圧降下が急激に増大する以前にとどま
るように拡散温度を低くし、導入不純物密度量を抑え、
そのあと早いスイッチング速度を得るためには不足のラ
イフタイム低減に対して必要な電子線照射を行う。例え
ば、860℃における重金属拡散のあとに、2MeV,5Mradの
電子線照射で、順方向電圧降下を増大させずに0.5μsec
のターンオフタイムを達成できた。5Mrad以下の比較的
少ない電子線照射量では、低温アニールによる電気的特
性の変動量が大幅に低減できる。第８図は重金属ライフ
タイム制御を行った素子（線81）と本発明に基づき二段
ライフタイム制御を行った素子（線82）における順電圧
降下とターンオフ時間の関係を示し、二段ライフタイム
制御法によってスイッチング速度と順電圧降下のトレー
ドオフが改善されることが分かる。これは、重金属と電
子線ライフタイム制御の併用による重金属ライフタイム
制御の際の高抵抗化現象の抑制によるものと考えられ
る。また、電子線照射のみの場合よりも早いスイッチン
グ速度が達成できる。
イム制御を行う。第７図は重金属拡散温度によるライフ
タイムおよびコレクタ・エミッタ飽和電圧（VCE(sat)）
の変化を示す。最初に行う重金属拡散では、VCE(sat)、
すなわち順方向電圧降下が急激に増大する以前にとどま
るように拡散温度を低くし、導入不純物密度量を抑え、
そのあと早いスイッチング速度を得るためには不足のラ
イフタイム低減に対して必要な電子線照射を行う。例え
ば、860℃における重金属拡散のあとに、2MeV,5Mradの
電子線照射で、順方向電圧降下を増大させずに0.5μsec
のターンオフタイムを達成できた。5Mrad以下の比較的
少ない電子線照射量では、低温アニールによる電気的特
性の変動量が大幅に低減できる。第８図は重金属ライフ
タイム制御を行った素子（線81）と本発明に基づき二段
ライフタイム制御を行った素子（線82）における順電圧
降下とターンオフ時間の関係を示し、二段ライフタイム
制御法によってスイッチング速度と順電圧降下のトレー
ドオフが改善されることが分かる。これは、重金属と電
子線ライフタイム制御の併用による重金属ライフタイム
制御の際の高抵抗化現象の抑制によるものと考えられ
る。また、電子線照射のみの場合よりも早いスイッチン
グ速度が達成できる。
第９図は、従来のIGBT（図ａ）と本発明によりFZ法シ
リコン基板への拡散によるp+領域,nバッファ領域および
n-領域の形成ならびに二段ライフタイム制御法を実施し
て製造されたIGBT（図ｂ）とのターンオフ時間のばらつ
きをヒストグラムに示す。本発明により特性のばらつき
が低減したことが分かる。同様に順電圧降下などの電気
特性のばらつきも低減できることが実証された。
リコン基板への拡散によるp+領域,nバッファ領域および
n-領域の形成ならびに二段ライフタイム制御法を実施し
て製造されたIGBT（図ｂ）とのターンオフ時間のばらつ
きをヒストグラムに示す。本発明により特性のばらつき
が低減したことが分かる。同様に順電圧降下などの電気
特性のばらつきも低減できることが実証された。
さらに、コレクタ領域を拡散法により形成することに
より、コレクタ領域の拡散プロフィルを容易に変更でき
ることから、第10図に示すようにターンオフ時間を大幅
に低減できる。第10図（ａ）は従来法によるIGBTであ
り、第10図（ｂ）は本発明により製造されたIGBTであ
る。
より、コレクタ領域の拡散プロフィルを容易に変更でき
ることから、第10図に示すようにターンオフ時間を大幅
に低減できる。第10図（ａ）は従来法によるIGBTであ
り、第10図（ｂ）は本発明により製造されたIGBTであ
る。
本発明によれば、IGBTのコレクタ領域あるいはバッフ
ァ領域としての低抵抗のｎ層を半導体基板への不純物導
入で形成することにより、従来のエピタキシヤル成長で
形成した場合のように領域間接合部での結晶欠陥の発生
がなくなり、結晶欠陥の影響による特性のばらつきを阻
止することができた。更にコレクタ領域を第三領域の形
成より先に形成することで製造を容易にすることもでき
た。また、ライフタイム制御を重金属導入と電子線照射
の二段で行うことにより、重金属ライフタイム制御の際
のスイッチング速度と順方向電圧降下とのトレードオフ
を改善することができ、IGBTの高速化が容易にできた。
ァ領域としての低抵抗のｎ層を半導体基板への不純物導
入で形成することにより、従来のエピタキシヤル成長で
形成した場合のように領域間接合部での結晶欠陥の発生
がなくなり、結晶欠陥の影響による特性のばらつきを阻
止することができた。更にコレクタ領域を第三領域の形
成より先に形成することで製造を容易にすることもでき
た。また、ライフタイム制御を重金属導入と電子線照射
の二段で行うことにより、重金属ライフタイム制御の際
のスイッチング速度と順方向電圧降下とのトレードオフ
を改善することができ、IGBTの高速化が容易にできた。
第１図は本発明の一実施例の工程中間段階における半導
体素体の断面図および不純物濃度分布図、第２図はIGBT
の基本的構造を示す断面図、第３図はIGBT内の電流成分
と等価回路を示す断面図、第４図はIGBTのターンオフ時
のコレクタ電流波形図、第５図はp+シリコン基板中の酸
素濃度とIGBTのターンオフ時間との関係線図、第６図は
本発明の別の実施例の工程中間段階における半導体素体
の断面図および不純物濃度分布図、第７図はライフタイ
ム制御のための重金属拡散温度とターンオフ時間および
順電圧降下との関係線図、第８図は従来法によるIGBTお
よび本発明の実施例によるIGBTにおける順電圧降下とタ
ーンオフ時間との関係線図、第９図は（ａ），（ｂ）に
より従来法および本発明の実施例によるIGBTのターンオ
フ時間の分布をそれぞれ示すヒストグラム、第10図は
（ａ），（ｂ）により従来法および本発明の実施例によ
るIGBTのターンオフをそれぞれ示す波形図である。 1:p+コレクタ領域、2:n-ドリフト領域、3:pベース領
域、5:n+エミッタ領域、6:ゲート酸化膜、7:ゲート電
極。
体素体の断面図および不純物濃度分布図、第２図はIGBT
の基本的構造を示す断面図、第３図はIGBT内の電流成分
と等価回路を示す断面図、第４図はIGBTのターンオフ時
のコレクタ電流波形図、第５図はp+シリコン基板中の酸
素濃度とIGBTのターンオフ時間との関係線図、第６図は
本発明の別の実施例の工程中間段階における半導体素体
の断面図および不純物濃度分布図、第７図はライフタイ
ム制御のための重金属拡散温度とターンオフ時間および
順電圧降下との関係線図、第８図は従来法によるIGBTお
よび本発明の実施例によるIGBTにおける順電圧降下とタ
ーンオフ時間との関係線図、第９図は（ａ），（ｂ）に
より従来法および本発明の実施例によるIGBTのターンオ
フ時間の分布をそれぞれ示すヒストグラム、第10図は
（ａ），（ｂ）により従来法および本発明の実施例によ
るIGBTのターンオフをそれぞれ示す波形図である。 1:p+コレクタ領域、2:n-ドリフト領域、3:pベース領
域、5:n+エミッタ領域、6:ゲート酸化膜、7:ゲート電
極。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６５８Ａ (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/78 H01L 21/336 H01L 21/322 H01L 29/74 - 29/749 H01L 21/332
Claims (5)
- 【請求項１】第一導電形の第一領域の一面側に該第一領
域より高濃度の第一導電形の第五領域を介して第二導電
形の第二領域が隣接し、第一領域の他面側の表面部に第
二導電形の第三領域が、さらに第三領域の表面部に第一
導電形の第四領域が形成されてなる半導体素体の第三領
域の第一領域および第四領域にはさまれた領域の上に絶
縁膜を介してゲートを備えた伝導度変調型MOSFETの製造
方法において、第一導電形の半導体基板を第一導電形の
第一領域とし、該半導体基板の一面側より第一，第二の
不純物を導入して第一導電形の第五領域及び第二導電形
の第二領域を形成することを特徴とする伝導度変調型MO
SFETの製造方法。 - 【請求項２】前記第一導電形の第五領域が第二導電形の
第二領域より低濃度に形成されることを特徴とする請求
項１記載の伝導度変調型MOSFETの製造方法。 - 【請求項３】前記第一，第二の不純物を導入して第一導
電形の第五領域及び第二導電形の第二領域の形成が同時
拡散によることを特徴とする請求項１記載の伝導度変調
型MOSFETの製造方法。 - 【請求項４】前記第一導電形の半導体基板は不純物濃度
が１×1013／cm3以下のｎ形シリコン基板を用いること
を特徴とする請求項１記載の伝導度変調型MOSFETの製造
方法。 - 【請求項５】第一導電形の第一領域の一面側に第二導電
形の第二領域が隣接し、第一領域の他面側の表面部に第
二導電形の第三領域が、さらに第三領域の表面部に第一
導電形の第四領域が形成されてなる半導体素体の第三領
域の第一領域および第四領域にはさまれた領域の上に絶
縁膜を介してゲートを備えた伝導度変調型MOSFETの製造
方法において、半導体素体に先ず重金属を導入し、つい
で電子線を5Mrad以下照射することにより半導体素体の
所期のライフタイムを得ることを特徴とする伝導度変調
型MOSFETの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1233624A JP2890519B2 (ja) | 1989-09-08 | 1989-09-08 | 伝導度変調型ｍｏｓｆｅｔの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1233624A JP2890519B2 (ja) | 1989-09-08 | 1989-09-08 | 伝導度変調型ｍｏｓｆｅｔの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0396281A JPH0396281A (ja) | 1991-04-22 |
| JP2890519B2 true JP2890519B2 (ja) | 1999-05-17 |
Family
ID=16957965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1233624A Expired - Lifetime JP2890519B2 (ja) | 1989-09-08 | 1989-09-08 | 伝導度変調型ｍｏｓｆｅｔの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890519B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1052699A1 (en) * | 1998-11-26 | 2000-11-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and fabrication method therefor |
| DE10055446B4 (de) | 1999-11-26 | 2012-08-23 | Fuji Electric Co., Ltd. | Halbleiterbauelement und Verfahren zu seiner Herstellung |
| DE10205323B4 (de) | 2001-02-09 | 2011-03-24 | Fuji Electric Systems Co., Ltd. | Verfahren zur Herstellung eines Halbleiterbauelements |
| JP2008177296A (ja) * | 2007-01-17 | 2008-07-31 | Toyota Central R&D Labs Inc | 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62176120A (ja) * | 1986-01-29 | 1987-08-01 | 日立コンデンサ株式会社 | モ−ルドコンデンサの製造方法 |
| EP0330122B1 (de) * | 1988-02-24 | 1995-10-25 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors |
-
1989
- 1989-09-08 JP JP1233624A patent/JP2890519B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0396281A (ja) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10497801B2 (en) | Method of manufacturing a semiconductor device having an undulated profile of net doping in a drift zone | |
| US9748102B2 (en) | Semiconductor chip arrangement and method thereof | |
| JP6237902B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| EP1229589B1 (en) | High voltage semiconductor device | |
| JP5033335B2 (ja) | 半導体装置およびそれを用いたインバータ装置 | |
| US20010005036A1 (en) | Power semiconductor component for high reverse voltages | |
| US6426248B2 (en) | Process for forming power MOSFET device in float zone, non-epitaxial silicon | |
| US7569431B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5893736A (en) | Methods of forming insulated gate semiconductor devices having spaced epitaxial JFET regions therein | |
| US5025293A (en) | Conductivity modulation type MOSFET | |
| JPH0669509A (ja) | 伝導度変調型半導体装置及びその製造方法 | |
| JPH09270513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JPH0352266A (ja) | 動作特性を改善したｆｅｔ、ｉｇｂｔおよびｍｃｔ構造、およびその製造方法 | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| JP3519173B2 (ja) | 横型半導体装置およびその製造方法 | |
| EP0752724A2 (en) | Method of forming an alloyed drain field effect transistor and device formed | |
| CN113517332A (zh) | 基于圆柱型超结区的复杂超结半导体器件及其制备方法 | |
| JP2890519B2 (ja) | 伝導度変調型ｍｏｓｆｅｔの製造方法 | |
| CN210073859U (zh) | 一种反向导通场截止型igbt | |
| JP2003264288A (ja) | 半導体装置 | |
| JP3895147B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| JPH0529628A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0982955A (ja) | 半導体装置の製法 | |
| JPH07321304A (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |