JPH06503938A - 漏洩インダクタンスを用いたフローティングゲート駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 漏洩インダクタンスを用いた フローティングゲート駆動回路 発明の分野 本発明は容量柱入カバワースイツチング装置の導電性制御に関する。

容量性ゲート制御入力を有するバワースイ・ソチング装置（例えばＭＯＳ　Ｆ　 ＥＴ、Ｉ　ＧＢＴ　（ｉｎｓｕｌｅｔｅｄ　ｇａｔｅ　ｂｉｐｏｌａｒ　ｔｒａ ｎｉｓｔｏｒ）　、及びＭ　ＣＴ　（ＭＯＳ−ｃｏｎｔｒｏｌ　ｌｅｄ　Ｔｈｙ ｒｉｓｔｏｒ）は、オン・オフ負荷コントローラ、スイ・ソチング増幅器、モー タＨ動回路、ＤＣ−ＤＣコンバータ、サイクロコンノく一夕等の種々の電子スイ ッチング回路において用いられている。かかるパワースイッチング装置は、例え ば８又は１５Ｖの比較的低い電圧によりゲート容量を充電することによりターン オンせしめられ、ゼロＶに近い電圧にまでゲート容量を放電することによりター ンオフせしめられる。何時パワースイッチング装置をターンオン及びターンオフ せしめるべきかの情報は、低電圧電子制御回路により生成される。この情報は、 パワースイッチング装置をターンオンオフせしめる手段として、パワースイ・ソ チング装置のゲート容量を素早く充放電するゲート駆動回路に供給される。

パワースイッチング装置のターンオン及びターンオフ速度を定めるゲート端子の 容量特性は、ゲート駆動回路の電源及びゲート容量への充放電電流に対する能力 に大きく依存している。

かかるパワースイッチング装置をターンオンオフさせる１つの良く知られた構成 は一対のゲートスイッチ（図１）である。第１ゲートスイツチ１２は、ゲートバ イアス電圧源１６及びパワースイッチング装置１０のゲート端子に直列接続され ており、第２ゲートスイツチ１４はゲート端子間に接続されている。制御回路１ ８の制御によって第１スイツチをターンオンし第２スイツチをターンオフさせる と、ゲート容量２０がバイアス電圧にほぼ等しい電圧にまで充電され、第１スイ ツチをターンオフして第２スイツチをターンオンさせると、ゲート容量がほぼゼ ロＶにまで放電される。かかるタイプのゲート駆動回路２２においては、各スイ ッチングサイクル（すなわちターンオン／ターンオフサイクル）において消散さ れる全エネルギは、当該サイクル内においてゲート容量２０内に蓄積されたピー クエネルギの２倍に等しく、その半分は、第１ゲートスイツチ１２において充電 中に消失し、他の半分は第２ゲートスイツチ１４において放電中に消失する。ス イッチング周波数すなわちスイッチングサイクルの発生割合が高くなるに比例し て、ゲート駆動回路内において消散される電力が増大する。

このことは、特に、高周波パワースイッチング回路において問題である。

図２において示すように、シュタイゲルバルト（Ｓｔｅｉｇｅｒｖａ　Ｉ　ｄ　 ）氏に与えられた米国特許第４，９６７．１０９号（１９９０年１０月３０日） においては、第１ゲートスイツチに直列にダイオード及びインダクタを挿入する ことによりゲート駆動回路の効率を改善している。第１ゲートスイツチ２２がタ ーンオンし、第２ゲートスイツチ２４がターンオフしているとき、インダクタ３ ２はゲート容量３０と共鳴してゲート電圧がバイアス電源電圧２６の２倍の電圧 にまで“リングアップ″する。ダイオード３４は、ゲート容量からインダクタへ のエネルギの逆流を防止する。ゲート容量は、第２ゲートスイツチ２４のターン オン（第１ゲートスイツチはオフ）によって放電される。このような擬似共振ゲ ート駆動回路３６による方式には次のような利点がある。すなわち、（ａ）擬似 共鳴エネルギ転送メカニズムを用いることによって、第１ゲートスイツチ内のロ スがほとんど除去され、インダクタンス値を選択することによりすなわちゲート 容量３０とインダクタ３２によって形成されるＬＣ回路の等価特性時定数を適当 に小さな値に設定することにより、ゲート電圧の立ち上りにおける素早い変化を 達成することが出来ること。（ｂ）ゲート・ターンオン電圧を所望値とするため に必要とされるバイアス電圧源の値を半分に低減させることが出来ること。米国 特許第５，０１０，２６１号（１９９１年４月２３日発行）は、ターンオン時及 びターンオフ時に擬似共鳴動作を生じて駆動回路におけるロスを更に小さくした より複雑なゲート駆動回路を開示している。また、パワースイッチング装置と、 ゲート及びバイアス電源と直列なインダクタ及びダイオードとの間に単一のスイ ッチを設けた方式がＩ　Ｅ　Ｅ　Ｅ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｐｏｗ ｅｒ　Ｅｌｅｃｔｒｏｎｉｃｓ（１９８９年４月）の１９４頁のｒＺｅｒｏ−Ｖ ｏｌｔａｇｅ　５ｗ１ｔｃｈｅｄ　ＱｕａｓＬ−Ｒｅｓｏｎａｎｔ　Ｂｕｃｋ　 ａｎｄ　Ｆｌｙｂａｃｋ　Ｃ０ｎＶｅｒｔｅｒＳ−ＥＸｐｅｒｌｌｌｅｎｔａｌ Ｒｅｓｕｌｔｓ　ａｔ　１０ＭＨｚＪ　（Ｔａｂｌｓｚ、及びＧｒａｄｚｋｌ他 ）において記載されている。この回路においては、ゲート電圧のバイアス電源電 圧の２倍以上の電圧値への擬似共鳴リング・アップが定周波数パワーコンバータ における４フライバツク”方式を用いることにより達成されている。

上記した従来の擬似共鳴ゲート駆動回路２２．３６は、ゲート駆動回路、制御回 路及びパワースイッチング装置のゲート端子が全て共通の信号帰路に準拠してい る回路例である。しかし乍ら、パワースイッチング装置のゲート端子が、制御回 路の信号帰路の電圧とは異なる電圧になっている（フローティング状態の）回路 ノード（ｎｏｄｅ）に準拠している場合も数多くある。例えば第３図に示す従来 例において、パワースイッチング装置４０のゲート電圧Ｖｇは、回路ノード４２ に準拠しており、この回路ノードはパワースイッチング装置がターンオン及びタ ーンオフするにつれて電圧変動する。フローティング状態にあるパワースイッチ ング装置のゲートを駆動する１つの方法としてアイソレーションが施されていな い能動型レベルシフトゲート駆動回路を用いる。かかる回路としては、米国カリ フォルニア州のインターナショナルレフティファイヤー（１０ｔｅｒｎａｔｉ。

ｎａｌ　Ｒｅｃｔｉｆｉｅｒ）社によるモノリシック集積回路として製造される パート　！＋１０．　Ｉ　Ｒ２１２５があり、これはブリリミナリーデータシー トＮｏ、　Ｐ　Ｄ　−”　８．０１７の（高電圧電流制限ＭＯＳゲートドライバ ）に記載されている。別の能動型レベルシフト回路はインターナショナルレフテ ィファイヤー社の応用ノートＡＮ−９７８Ａ、１９９０年に記載されている。

ところで、かかる回路は以下の如き欠点を有する。すなわち、（ａ）これらの回 路が従来のフローティング状態ではない駆動回路に比べてよりロスが多くしかも より複雑であること。（ｂ）かかる回路に用いられる能動型レベルシフト装置（ すなわち半導体装置）はフローティング状態にある回路ノードと制御回路信号の リターン分との間の電位差に耐えねばならず、もしこれらの電圧が回路の破壊定 格電圧を越えたときこれらの装置が損傷してしまうこと。（Ｃ）制御回路とフロ ーティング状態のゲートとの間の電流的なアイソレーションがない故にノイズに 対する感度が増大しフローティング電圧の変化率に対する感度も増大してしまう こと。（ｄ）これらの回路がゲートバイアス電圧の為のフローティング電源（例 えばフローティングバイアス電源、ブートストラップ回路、チャージポンプ）を 必要とすること。

フローティングゲート駆動回路を形成する他の方法はゲート駆動回路にアイソレ ーション（絶縁）用トランスを用いることである。かかるゲート駆動回路の１つ が米国特許第４，７４８．３５１号”Ｐｏｗｅｒ　ＭＯＳＦＥＴ　Ｇａｔｅ　Ｄ ｒｉｖｅｒ　Ｃ１ｒｃｕｉｔ’、（１９８８年５月３１日発行）に開示されてお り、これは図４に示されている。図４に示す如＜、トランスアイソレーションゲ ートドライバ５０は通常のパルスアイソレーショントランス５２を有し、このト ランスは制御回路リターンに準拠した一次巻線５４とフローティングゲート端子 ノード６０に準拠した一対の２次巻線５６．　５８．を有する。−次巻線に接続 した微分ドライバ６２は２次巻線によって転送される電圧パルスの極性変化を許 容する。一方の２次巻線５６は第１ダイオード６４とパワースイッチング装置６ ６のゲート端子に直列に接続されており、他方の２次巻線５８は第２ダイオード ６８及びゲートスイッチ７０のゲート制御端子に直列に接続されている。ゲート スイッチ７０はパワースイッチング装置６６のゲート端子間に接続されている。

いま、−次巻線が第１極性のパルスによって駆動されたときパワースイッチング 装置のゲート容量７２は微分ドライバの電圧出力及びトランス５２の巻数比によ って定まる電圧にまで充電される。また、反対の極性のパルスによって一次巻線 が駆動された時、ゲートスイッチ７０はターンオンしパワースイッチング装置の ゲート容量は放電せしめられる。トランス絶縁ゲートドライバ５０は回路の１雑 さ、破壊電圧容量、雑音余裕及びフローティングバイアス電源の必要性の除去の 点において改善されている。他のトランス絶縁ドライバの回路例が上記したイン ターナショナルレフティファイヤー社の応用ノートに開示されている。しかしな がら、ロスの観点から見ると、トランス絶縁回路は従来のゲート駆動回路に対し て改善されていない。

光学的結合を用いた電流アイソレーションゲートドライバ回路が知られている。

しかしながら、かかる回路はフローティングのバイアス電圧源を必要とし、さら に電気的結合回路に比してより長い伝送遅延を示すのである。

米国特許第４．４１５．９５９号は入力電源から絶縁トランス内の制御された大 きさの漏洩インダクタンスを介してキャパシタにいかにロスなくエネルギが転送 されるかを教えている。この米国特許に開示されたフォワード型パワーコンバー タ回路においては、１つのスイッチが、制御された大きさの漏洩インダクタンス を有するトランスの一次巻線に電源を結合させる。このトランスの二次巻線はキ ャパシタ及びダイオードに直列に接続されている。このスイッチは零電流のとき 閉成し、これによって、電流はトランス巻線内においてほぼ正弦波状に上昇しか つ下降して所定量のエネルギが入力電源からトランスの漏洩インダクタンスを介 してキャパシタに転送され、スイッチは零電流において開放されるのである。こ のようなエネルギ転送位相の間において、理想状態を考えると、キャパシタは反 射された電源電圧の２倍に等しい電圧に充電される。なお、この反射電源電圧は 入力電源電圧をトランスの結合係数によって乗算しかつ一次二次巻数比によって 除算した値に等しい。二次巻線に直列なダイオードはキャパシタに蓄積されたエ ネルギが電源側に戻ることを防止するのである。

発明の概要 本発明は、実効的な容量を有するゲート制御入力端を有するパワースイッチング 装置の容量性ゲート入力を充電しかつ放電するゲート駆動回路を提供することで ある。かかるゲート駆動装置においては、−次及び二次巻線を有するトランスが 制御された大きさの実効漏洩インダクタンスを有するように形成される。第１の スイッチング素子が一次巻線に直列に接続される。制御回路はこの第１スイツチ ング素子を選択的に閉成かつ開放せしめて一次巻線に電圧源を接続する。第１単 方向導電素子が２次巻線に直列的に接続される。この第１単方向導電素子は第１ スイツチング素子による導通の間導通するような方向に配置されている。

いくつかのボートがゲート駆動回路をパワースイッチング装置のゲート制御入力 に接続する。一方、該実効容量を放電する放電回路も設けられている。駆動ロジ ック回路は電圧源からゲート制御入力の実効容量を充電するボートへの量子化さ れたフォワード方向のエネルギ転送を可能にし、また、放電回路を動作せしめて 実効容量を放電せしめる。

本発明の好ましい実施例は次の特徴を有する。放電回路が第１単方向導電素子及 び二次巻線に直列にかつボートの間に接続された第２スイツチング素子を有する 。駆動ロジック回路はパワースイッチング装置のオン又はオフ状態及び第１スイ ツチング素子のオーブン又はクローズ状態を判別する検知回路を含み、さらに、 パワースイッチング回路のオン又はオフ状態及び第１スイツチング素子のオープ ン又はクローズ状態に応じて量子化されたフォワード方向のエネルギ転送を可能 にしかつ放電回路を動作させる駆動回路を含んでいる。上記した検知回路は、該 パワースイッチング装置がターンオン又はターンオフしているかどうかを示す導 電性情報を検知する第１人力及び上記した第１スイツチング素子がオーブン状態 又はクローズ状態にあることを示す第１スイツチ状態情報を検知する第２検知入 力を含んでいる。該駆動回路は、該パワースイッチング装置がオフ状態のときの 第１スイツチング素子の閉成に応答して、第２スイツチング素子を開放せしめて 電源から該パワースイッチング装置をターンオンさせる手段としてのゲート制御 入力の容量に量子化されたフォワード方向のエネルギ転送を可能にし、さらに該 パワースイッチング装置のオン状態のときの第１スイツチング素子の開成に応答 して前記第２スイッチング素子を閉成せしめて該容量を放電せしめて該パワース イッチング装置をターンオフせしめる。いくつかの実施例においては、制御回路 が第２巻線内の電流が零となる量子化フォワードエネルギ転送サイクルの次の開 始のときに第１スイツチング素子を開放するようになっている。他の実施例にお いては、第２巻線内の電流が零になるときの量子化フォワードエネルギ転送サイ クルの次の最初の開始時点よりも遅い時点で第１スイツチング素子が開放される ようになっている。さらに他の実施例においては、制御回路か量子化フォワード エネルギ転送サイクルの開始の後の所定時間に第１スイツチング素子を開放せし めるようになっている。この後者の場合においては、所定時間が第１スイツチの 閉成と第２巻線内の電流が零になるときの時間間隔の最大値に等しいか又はこれ より大になるように選択される。

検知された導電性情報はゲート制御入力の両端電圧を示すかパワースイッチング 装置によって運ばれる電流を示す電気信号である。

第１スイツチ状態情報は二次巻線の両端電圧を示す電気信号である。

駆動ロジック回路は該導電性情報が所定の第１閾値より以下であり、第１スイツ チング素子が開放しているときに第２スイツチング素子をターンオンさせるよう になっている。いくつかの実施例においては該導電性情報がゲート制御入力の両 端電圧を含みかつ第１閾値が８ボルトにほぼ等しい。

本発明による装置はさらにトランスの磁化電流の効果を制御する手段として、例 えば抵抗に直列に接続した第２単方向導電素子を含む抑制（ｓｎｕｂｂｅｒ　） 回路を含むこともある。この抑制回路は二次巻線に並列接続され、第２単方向素 子は第１単方向導電素子が電流を通しているときには非導通になるような方向に 接続される。この第１単方向導電素子、第２スイツチ、駆動ロジック回路及び抑 制回路は単一のモノリシック集積回路とすることも出来る。

本発明による装置は一次巻線に直列接続したインダクタンス、又は二次巻線に直 列接続したインダクタンス、又は容量制御入力端に並列接続したインダクタンス を含むこともある。

第１スイツチング素子及び制御回路は、第１スイツチング素子の閉成によって開 始し第１スイツチング素子の開放によって終了する電荷転送サイクルの間におけ る二次巻線に接続された回路へ転送される電荷量を選択的に選べるように形成さ れている。例えば、電荷転送サイクルの間に転送される電荷量は、電荷転送サイ クルがパワースイッチング装置をターンオフせしめることか意図されている場合 は第１所定値より低い。また駆動ロジック回路は電荷転送サイクルの開始時点に おいてパワースイッチング装置がターンオフしかつ電荷転送サイクルの間におい て転送される電荷量か該第１所定値より低い場合、電荷転送サイクルの終了時点 においてこの駆動ロジック回路が第２スイツチング素子を閉成せしめるように形 成されている。電荷転送サイクルにおいて転送される電荷量の選択的調整は第１ スイツチング素子の閉成時間長によってなされる。第１スイツチング素子は高抵 抗スイッチに並列な低抵抗スイッチによって形成されることが出来、電荷転送サ イクルの間における転送電荷量の選択的調整は１又は他のスイッチの開放及び閉 成によってなされる。

量子化フォワード方向エネルギ転送サイクルの終了時点において第１スイツチン グ素子が開放せしめられたとき、有効容量の両端電圧値は電源及びトランスによ って形成される反射電源電圧より大である。

トランス、第１スイツチング素子、制御回路、第１単方向導電素子、第２スイツ チング素子、駆動ロジック回路及び磁化電流制御手段は５つの端子を有する単一 の複合素子からなる。ここで、該５つの端子のうち、第１の端子はパワースイッ チング装置がターンオン又はターンオフしていることを示す電気信号を制御回路 に伝送するためのものであり、第２端子は電源の一方の端子に接続され、第３端 子は電源の他方の端子に接続されて低いレベルの電気信号の反射信号に接続され 、第４及び第５端子はパワースイッチング装置のゲート制御人力に接続され、制 御回路はモノリシック集積回路として形成される。

制御回路及び第１スイツチング素子は単一のモノリシック集積回路として形成さ れる。また該駆動ロジック回路、第１単方向導電素子、第２スイツチング素子及 び磁化電流制御手段は単一のモノリシック集積回路として形成されている。複合 装置はハイブリッド構成とすることができる。

本発明による集積化駆動パワースイッチング装置は、例えば、３つの端子を有す る。すなわち、第１端子は集積駆動パワースイッチング回路を二次巻線の一端に 接続させるための端子であり、第２端子は集積化駆動パワースイッチング装置を 二次巻線の他端に接続させるためであり、第２端子はパワースイッチング装置の 第１電流伝送端子にも接続される。第３端子は該パワースイッチング装置の第２ 電流伝送端子に接続される。集積化駆動パワースイッチング装置は単一のダイ（ ｄｉｅ）状に設けられたモノリシック集積回路として形成され得、或いは第１単 方向導電素子、第２スイツチング素子及び磁化電流制御手段からなる第１のモノ リシック集積回路と、駆動ロジック回路と、パワースイッチング装置をなすパワ ースイッチング半導体ダイからなることも考えられる。該第１モノリシック集積 回路及び半導体ダイはハイブリッド構造及び総合結合技術によって単一のパッケ ージ内に組み込まれる。

１つの動作モードにおいては、単方向の電圧パルスの列がトランスの一次巻線に 供給され、該単方向パルスの列はパワースイッチング装置が交互にターンオン及 びターンオフをなすようにする。

本発明により、ゲート駆動装置におけるパルス同期のロスを回避する方法が提供 される。この方法は第１スイツチの開成がパワースイッチング装置をターンオン 又はターンオフせしめることを意図したものかどうかによって第１スイツチング 装置が閉成している間におけるトランス二次巻線に接続された回路への転送電荷 量を調整するステップと、該第１スイツチング素子が閉成されている間における 有効容量への転送電荷が所定閾値より低い場合、該パワースイッチング装置の有 効容量を放電せしめるステップとからなる。本発明の他の利点及び特徴は以下の 説明及び請求項の記載から明らかとなる。

図面の簡単な説明 図１及び２は従来の非絶縁ゲート駆動回路を示す。

図３はパワースイッチング素子のゲート端子間の電圧が負荷電圧以上にフローテ ィング状態となるべき高圧側スイッチング回路を示す。

図４は従来のトランスアイソレーションゲート駆動回路を示す。

図５は本発明によるゲート駆動回路を示す。

図６は図５のゲート駆動回路の動作波形を示す。

図７は図５のゲート駆動回路に用いられる抑制回路の一実施例を示す。

図８は本発明によるゲート駆動回路に用いられる回路の好ましい実施例の回路図 を示す。

図９Ａ及び９Ｂは、各々、図８に示される回路を含むゲート駆動回路及び寄生回 路インダクタンスを含むゲート駆動回路の一部を示す。

図１０は図９のゲート駆動回路の動作波形を示す。

図１１Ａ乃至図１１Ｆはパワースイッチング素子のオン及びオフ状態が種々のゲ ート駆動回路の実施例において人力パルス列にいかに同期するかを示している。

図１２はデュアルインピーダンスシングルエンデイツド駆動回路を含むゲート駆 動回路を示す。

図１３は本発明によるゲート駆動回路のゲートスイッチとしてＭＯＳＦＥＴを用 いる方法を示す。

図１４は図５のゲート駆動回路の種々の素子を単一のパッケージに組込んだ三端 子素子を示す。

図１５は単一のパッケージ内のパワースイッチング素子と共に図５のゲート駆動 回路の素子を組合わせた三端子素子を示す。

図１６は本発明によるゲート駆動回路に付加的なインダクタンス又は容量を加え る方法を示している。

好ましい実施例の説明 図５において、本発明によるゲート駆動回路１０２が示されている。この図にお いて、ゲート駆動回路１０２は巻数Ｎ１の一次巻線１０６及び巻数Ｎ２の二次巻 線１０８を有する漏洩インダクタンストランス１０４を含んでいる。

漏洩インダクタンストランス１０４は、Ｍヘンリーの相互インダクタンスを有し 、値にの結合係数、Ｌ１ヘンリーの全−次インダクタンス及びＬ２ヘンリーの全 二次インダクタンスを有している。ゲート駆動回路１０２は、更に、第１ダイオ ード１１０、ゲートスイッチ１１２及びゲートスイッチ１１２をオン又はオフ状 態に制御する駆動ロジック回路１１４を含んでいる。図において、ゲート駆動回 路１０２の出力は例えばＭＯＳＦＥＴ、ＩＧＢＴ、ＭＣＴ等の容量性ゲート制御 入力を有するタイプのパワースイッチング装置１１８のゲート制御入力端子１６ ２．１６４に接続されている。説明の便宜の為にパワースイッチング装置のゲー ト容量はランプキャパシタ１１６として示されている。

ゲート駆動回路の入力はバイアス電圧源１２６及びシングルエンディラドスイッ チ１２４に接続されている。このシングルエンディラドスイッチは制御回路１２ ２によってターンオン及びターンオフせしめられる。パワースイッチング装置の ゲート端子１６２，１６４は回路ノード１２０１：準拠せしめられ、この回路ノ ードは制御回路１２２及びバイアス源１２６の信号リターンから異なる電圧値に フローティング状態とされている。

種々の実施例において、図５に示したゲート駆動回路は“多重（ＭＵＬＴＩＰＬ ＥＸＥＤ）”モードにて動作する。

トランス１０４の一次巻線１０６に適当なタイミングによって供給される電圧パ ルス（例えば、シングルエンディラドスイッチ１２４の開閉による）はパワース イッチング装置１１８をターンオンさせる。パワースイッチング装置１１８は一 次巻線に別の電圧パルスが供給されるまでターンオン状態を維持し、該電圧パル スを受けたときターンオフする。これらの電圧パルスは同じ極性である。トラン スの二次電圧ＶＳｅＣ及びパワースイッチング装置のゲート電圧Ｖｇは二次検知 入力１３２及びゲート検知入力１３４を介して駆動ロジック回路１１４に供給さ れる。駆動ロジック回路１１４はゲートスイッチ１１２かターンオンしてゲート 容ｊ１１１６を放電してパワースイッチング装置をターンオフせしめるタイミン グ及び該ゲートスイッチ１１２をターンオフさせてパワースイッチング装置をタ ーンオンさせる手段としてのゲート容量を充電せしめるタイミングを定める。

好ましい実施例において、図５のゲート駆動回路１０２におけるトランス１０４ は制御された大きさの漏洩インダクタンスを有するように設計される。すなわち 、これは漏洩インダクタンストランスである。かかるゲート駆動回路１０２の動 作を説明するために、理想的な回路素子を用いたと仮定し、最初に、ゲートスイ ッチ１１２及びパワースイッチング装置１１８が共にオフであるとする。すなわ ちゲート容量１１６が放電されゲート電圧Ｖｇがほぼ零である、とする。時刻ｔ −ｔＯにおいて制御回路１２２がシングルエンディラドスイッチ１２４（図６Ａ ）を閉成し、バイアス電圧源１２６、ｖｂを漏洩インダクタンストランスの一次 巻線１０６の間に印加する。米国特許第４，４１５，９５９号”　Ｆｏｗａｒｄ 　Ｃｏｎｖｅｒｔｅｒ　ＳｗＩｔｃｈｊｎｇ　ａｔ　Ｚｅｒｏ　Ｃｕｒｒｅｎｔ 　”に開示された原理に従って、漏洩インダクタンストランス１０４の一次巻線 １０６二次巻線１０８の双方に流れる電流Ｉ　ｐｒｉ及びｌ５ｅｃ（図６０及び ６Ｂ）が時刻１−１０において０であり時刻１−１０及びｔ−ｔｌの間において 、正弦波的に上昇して下降して、バイアス電源からトランス１０４の漏洩インダ クタンス及び直列ダイオード１１０を経てエネルギが転送される。この量子化フ ォワード方向エネルギ転送位相において、ゲート容量１１６の両端電圧Ｖｇ（図 ６Ｄ）は次式によって近似される値に正弦波的に上昇する。すなわち、Ｖｍａｘ 　−２命Ｖｂ　ψ（Ｍ／Ｌ　１）　−２ΦＶｂ　・（ｋ／ａ　）　−２・Ｖｒｅ ｆここで、ａ　−Ｎ　１　／　Ｎ　２はトランス１０４の巻数比であり、Ｖｒｅ ｆ　−Ｖｂ　・（ｋ／ａ）は、トランス及びバイアス電源によって形成される反 射電源電圧として定義される。時刻ｔ−ｔｌにおいて、電流ｌ５ｅＣは零になり 、制御回路１２２はシングルエンディラドスイッチ１２４を開放せしめる。この ような技術すなわち電源から直列なダイオード及びトランスの実効漏洩インダク タンスを経てコンデンサに単方向に転送してコンデンサ電圧をピーク値にリング アップさせる技術は“量子化フォワード方向エネルギ転送“としてここでは称さ れる。

時刻１−１０及びｔ−ｔｌの間において、磁化電流が一次巻線において形成され る。図６０に示したようにこの磁化電流は点線１ｍによって示され、時刻ｔ１に おいて零ではない値Ｉ　ｐｒｉになる。この磁化電流の効果は従来の種々の技術 によって制御され得る。例えば、抑制（ｓｎｕｂｂｅｒ　）回路は抵抗１３０及 び第２ダイオード１２８からなり、図７に示すように、漏洩インダクタンストラ ンス１０４の二次巻線１０８の間に接続され得る。シングルエンディラドスイッ チ１２４が開放されているとき、磁化電流は二次巻線に流入し、抑制回路は二次 電圧の負のピーク偏位（図６Ｅ）を制御する。これは、磁化エネルギーを熱とし て消費するのである。

時刻ｔ−ｔｌの直後において、ゲート容量はｖ　ｗａｘにまで充電され、第１ダ イオード１１０は逆バイアスされて、ゲート容量はトランスの二次巻線を介して 放電することを禁止され、パワースイッチング装置１１８はターンオンする。ゲ ート電圧Ｖｇはゲート検知接続部１３４を介して駆動ロジック回路１１４に供給 され、時刻ｔ−ｔ１がらｔ−ｔ２までの間において駆動ロジック回路を動作させ るバイアス電源としてさらに電圧Ｖｇの値を示す信号入力として働く。

時刻ｔ２において制御回路は再びシングルエンディラドスイッチを閉成せしめる 。ゲート容量は２・ｖｂ・（ｋ／ａ）によって近似される電圧に充電される故、 第１ダイオードは逆バイアスされて二次電圧がｖｂ・（ｋ／ａ）　−Ｖｔａａｘ 　／　２（図６Ｅ）によって近似される値にまで上昇する。駆動ロジック回路１ １４はパワースイッチング装置のオンのとき（これはゲート検知入力１３４のＶ ｇの値によって検知される）、二次検知入力１３２を経て検知した二次電圧の上 昇を検知してゲートスイッチ１１２をターンオンせしめてゲート容ｊｌ（図６Ｄ ）を放電せしめてパワースイッチング装置をターンオフさせる。シングルエンデ ィラドスイッチは時刻ｔ−ｉ３においてターンオフし、この後においてゲート駆 動回路は時刻ｔ−ｔＱにおいて存在した動作状態に再びなる。ゲート電圧の上昇 時間（ゲート電圧が零ボルトからピーク値Ｖ　ｗａｘにまで上昇するｔ−ｔＱが らｔ−ｔｌまでの時間）は、ゲート容！１１６．Ｃｇの有効値トランスの有効二 次漏洩インダクタンスの値の関数である。値にの結合係数によって均等に結合し た巻線を有しがっ一次巻線をオーブンとして測定した二次巻線のインダクタンス すなわち全二次インダクタンスＬｓを有するトランスにおいて、巻線抵抗を無視 するとすれば、有効二次漏洩インダクタンスはＬ１２−２・Ｌｓ・（１−ｋ）と して表される。

Ｌ１２の二次漏洩インダクタンス及び有効ゲート容量Ｃｇを有する回路の上昇時 間Ｔ「はｐｉ−ｓｑｒｔ（２・Ｌｓ”Ｃｇ　（１−ｋ））となる。例えば、結合 係数に−０，９７及び４．５マイクロヘンリーの二次インダクタンスを有する漏 洩インダクタンストランスを含み３０００マイクロフアーラツドに等しい実効ゲ ート容量を有するパワースイッチング装置を駆動するゲート駆動回路は上昇時間 Ｔｒ−８９ナノ秒を呈する。図５のゲート駆動回路１０２は次のような利点を有 する。すなわち、（ａ）この回路は電流アイソレーションの利点すなわちフロー ティング駆動能力、高い定格破壊電圧及び高い雑音余裕を提供すること。（ｂ） この回路はフローティングのバイアス電源を必要としないこと。（Ｃ）図４に示 すようなフローティングバイアス電源を用いない従来のトランスアイソレーショ ン駆動回路において実現し得る有効なゲート駆動電圧の２倍のゲート駆動電圧を 量子化フォワード方向エネルギ転送メニカズムを用いることによって実現出来る こと。（ｄ）該量子化フォワード方向エネルギ転送メカニズムを用いることによ って、ゲート容量を充電するゲート駆動回路におけるロスが大きく減少されるこ と。

図５の駆動ロジック回路１１４を実現する方法はいろいろある。例えば２５０Ｋ Ｈｚ及びＩＭＨｚの如き高速のモータ駆動回路又は共鳴若しくは擬似共鳴ＤＣ− ＤＣコンバータに用いられる１つの例が図８において示されており、漏洩インダ クタンストランス１０４を除いて図５のゲート駆動回路１０２に含まれる全ての 素子がモノリシックシリコン集積回路２００の形で実現されている。図８におい て、この集積回路は図５の第１ダイオード１１０に対応する第１ダイオードＤ２ 、図７の抑制回路を構成する第２ダイオード１２８及び抵抗１３０に対応する第 ２ダイオードＤ４及び抵抗Ｒ４、及びトランジスタＱ６．Ｑ１５．Ｑ１６の“ト リプリントン（ｔｒｊｐｌ　ｉｎｇｔｏｎ）”　（以下単にトリプリントンと称 する）を含んでいる。このトリプリントンは図５のゲートスイッチ１１２に対応 する。このトリプリントンはトランジスタＱ１５及びＱ１６の“ダーリントン“ 　（以下ダーリントンと称する）及び駆動トランジスタＱ６からなることかわか る。図８のバランス回路は図５の駆動ロジック回路１ユ４に対応する。応用例に おいては、図８に示す集積回路は、図９に示す如く、漏洩インダクタンストラン ス２０４及びパワースイッチング素子２１８に入力、出力及びリターン接続、２ ５０．２５２及び２５４を介して接続される。

図８．９及び１０を？照しつつ、図８の集積回路２ｏ。

を含む図９のゲート駆動回路２０２の動作を説明する。この際、スイッチサイク ルの開始点の直前すなわち時刻１−ｔＯにおいて、パワースイッチング素子２１ ８のゲート容量は電圧Ｖｉ（以下に述べるように零ボルトに近い値）にまで放電 され、パワースイッチング素子２１８はオフ状態とする。時刻ｔ−ｔｏｔ：ｇい て制御回路２２２はシングルエンディラドスイッチ２２４をターンオンせしめる 。既に述べたように、このシングルエンディッドスイッチヲ閉成することはバイ アス電圧源２２６がら漏洩インダクタンストランス２０４及び第１ダイオードＤ ２を経てゲート容量２１６にフォワード方向のエネルギ転送を開始せしめる。

ｖｓｅｃ及びＶｇが増大を始める故、トランジスタＱ１１゜Ｑ１２．Ｑ１４及び Ｑ２７は抵抗Ｒ６，Ｒ７，Ｒ８及びダイオードＤ１を介してオンとなるようにバ イアスされる。

これらの回路素子がオンであることによって、（ａ）トリプリントントランジス タＱ６．Ｑ１５及びＱ１６かオフに維持されてゲート容量が充電し続けるように しく図１０Ｃ）、且つ（ｂ）トランジスタＱ５．Ｑ８．ＱＩＯ及びＱ１９がオフ に維持される。ゲート電圧の最初の立ち上りは抵抗Ｒ１４及びトランジスタＱ１ ８の中を電流が流れるようにする。トランジスタＱ１８及びＱ４はカレントミラ ーとして接続されている故、ツェナーダイオードＤｌｌがＶｇのツェナー破壊電 圧（実際の回路において公称５．８ボルト）を越えるまでこの電流を禁止する場 合を除いて抵抗Ｒ１４内を流れる電流にＱ４のコレクタを流れる電流が等しくな る。よって、Ｖｇが５．８ボルトを越えるまでトランジスタＱ４は導通を続け、 トランジスタＱ１３がオフ状態となる。

Ｖｇが５．８ボルトを越えると、ツェナーダイオードＤ１１は導通を始め、Ｑ４ のコレクタ電流はＱ１８によってミラー化された値に等しい小さい電流値に限定 される故、Ｑ４のコレクタの電圧は上昇を始める。ゲート電圧が所定の最低閾値 Ｖ　（Ｄｌｌの破壊電圧及び抵抗Ｒ１６及びＲ２６によって定まり、図８の回路 においては約８ボルト）を越えたとき、トランジスタＱ１３はターンオンする（ 図１０Ｈにおける時刻ｔｌ）。Ｑ１３はＱ１５のベース電位を低く維持し、よっ て、ダーリントンを不能状態とする。

時刻ｔ−ｔ２において二次電流ｌ５ｅｃ（図１０Ｂ）は零に戻り、ゲート電圧は ピーク値ｖ　ＩＩａｘ　’に達し、その時点で制御回路２２２はシングルエンデ ィラドスイッチ２２４をターンオフし従って二次電圧ｖ　ｓｅｃは急激に低下す る。ゲート容量の両端の初期電圧は、時刻ｔ−ｔＯにおいてＶｉに等しい故、時 刻ｔ−ｔ２においてゲート容量はＶ　ＩＩａＸ　’　−ＶＩｌａｘ−Ｖｉの値に まで充電される。ここで、既に定義したようにＶｍａｘ−２・ｖｂ・　（ｋ／ａ 　）である。第２ダイオード２２８及び抵抗２３０によって形成される抑制回路 は時刻ｔ２においてトランス２０４に流れる磁化電流に伴なうエネルギを消散す る。第２電圧の急激な低下はトランジスタＱ１４及びＱ２７の駆動を除去してそ れらをターンオフせしめる。Ｑ２７がターンオフするとトランジスタＱ８及びＱ ＩＯは、ゲート電圧Ｖｇを介して抵抗Ｒ１３を流れる電流の結果ターンオンする 。Ｑ８がオンであるのでラッチＱ２７はオフとなる。ＱＩＯのオンはＱｌｌ及び Ｑ１２をターンオフせしめる。Ｑｌｌ、Ｑ１２及びＱ１４が全てオフであると、 ０１３がオンである結果ダーリントンが単独にオフに維持される。

時刻ｔ−ｔ２からｔ−ｔ３の間においてゲート電圧Ｖｇは集積回路２００によっ て導出される電流の故にやや減少傾向になり、このことはパワースイッチング素 子２１８がオン状態にあり続ける時間について上限を設けることになる。図８の 回路において、抵抗Ｒ５はこの電流の大きさに関係し、ゲート容量の両端の約１ ０にΩの実効抵抗Ｒｅｆ’ｒとして作用する。時刻ｔ−ｔ’：２からｔ−ｔ３の 間において、放電の時定数はτ−Ｒｅｆｒ−Ｃｇとして評価され得る。ここで、 Ｃｇは放電期間中のゲート容量の実効値である。例えば、もしパワースイッチン グ素子が３０００ピコフアーラ・ソドの実効ゲート容量を有するＦＥＴであるな らば、時刻を−ｔ２からｔ−ｔ３に亘る期間における放電の時定数は約３０マイ クロ秒である。もしゲート駆動回路がゲートをピーク値Ｖｎ＋ａｘ’　（すなわ ち図１０Ｃの時刻ｔ２）にまで充電し、さらに、パワースイッチング素子を導通 状態にするに必要なゲート電圧の最小値がＶｇｉｉｎボルトであるならば、最大 の導通期間は約ｔ　−τ・Ｉ　ｎ　（Ｖｍａｘ’／Ｖｇｎｌ１ａｘ ■ｉｎ　）として表される。例えば、Ｖｉａｘ’−１３ＶであってＶｇｒＡｊｎ ＝９Ｖであるならば、上記した条件のもとで、ｔｏｎＩｌａｘ−１１マイクロ秒 である。このことはスイ・ソチがｔＯｎｆｆｉａＸに比べられる期間においてオ ンに維持さるべき低い周波数のスイッチングパワー変換器においては基本的でア ル。例えば、１００ＫＨｚ以下のスイッチング周波数で作用するパルス幅変調ス イッチングパワーコン／く一夕の場合である。ところが、多くの共鳴又は零電流 スイ・ソチングコンバータにおいては、パワースイッチング素子の導通期間は比 較的固定されている。例えば０．　５又は１マイクロ秒である。一方においてス イッチング周波数は例えば５０ＫＨｚからＩＭＨｚに亘る比較的広い範囲におい て変化する。例えば、米国特許第４，４１５．９５９号に示した如き零電流スイ ッチングコンバータにおけるパワースイ・ツチング素子の典型的な導通期間は約 ５００ナノ秒である。このような装置においては、パワースイッチング素子の導 通期間において図８の駆動回路によって導出される電流のゲート電圧に対する影 響は無視し得る。

時刻ｔ３において制御回路２２２は再びシングルエンディラドスイッチ２２４を 閉成させる。第１ダイオード２１０は逆バイアスされている故、電圧Ｖｓｅｃは Ｖａ＋ａｘ／２の値にまで上昇し、抵抗Ｒ３に電流を流さしめトランジスタＱ６ をターンオンさせる。Ｑ６の高い電流源能力がトランジスタＱ１３の電流シンク 能力を越える故、Ｑ１３は飽和してＱ１５及びＱ１６がターンオンする。Ｑ１６ のベース電圧の上昇によってＱ１９がターンオンし、これによって、Ｑ１３がオ フとなる（図１０Ｅ）。トリプリントン（Ｑ６゜Ｑ１５及びＱ１６）がオンてあ り更にＶｓｅｃ　（Ｒ３を経た）及びＶＩＯ（Ｒ５を経た）によってオン状態が 維持される。

ゲート容量は急速に放電されＶＳｅＣ及びＶｇの双方を低下させ（図１００及び １０Ｂ）、パワースイッチング素子をターンオフさせる。

もし、集積回路２００とパワースイッチング素子のゲート端子との接続部分にイ ンダクタンスが存在しないならば、電圧Ｖｇが電圧Ｖｉに減少した時（Ｖｉは単 −及び２つのダイオードの順方向ドロップすなわち０．６乃至１．４ボルトであ る）、集積回路はほぼ非活性状態となりゲート容量の放電を停止する。しかしな がら、実際の回路においては、パワースイッチング素子のリード及び集積回路の 相互結合部においていくらかの寄生インダクタンスが存在する。

例えば、図Ｑｂにおいて一般化されたゲートスイッチ１１２及びパワースイッチ ング素子１１８の間の相互結合部において集中した寄生インダクタンス５０１ａ 、５０１ｂとして示されている。パワースイッチのターンオンの間において、こ れらの寄生インダクタンスは無害である。なんとなれば、これらの寄生インダク タンスはゲート容量にエネルギを転送する全体の実効インダクタンスの一部を形 成するからである。しかしながら、ターンオフ期間においては、これらの寄生イ ンダクタンスはゲート容量の放電に伴う電流及び電圧が比較的高い周波数にて正 負の値の間を振動する傾向を生ぜしめる。図８の集積回路２００においては高速 出力ダイオードＤ６がこの振動の負のピーク偏位値を制限して素早く減衰せしめ 、この制限と減衰によってＶｉの電圧値が零ボルトに近づけられる。

また、パワースイッチング素子の非導通期間において集積回路２００がパワース イッチング素子のゲート端子間のインピーダンス状態を低く維持するように作用 することに注目すべきである。もしＶｇが２つのダイオード順方向ドロップ（例 えば１，４ボルト）を越えるように上昇せんとするならば、抵抗Ｒ５の電流がダ ーリントンを活性化してゲート電圧がクランプされる。本出願時点において殆ど のＭＯＳパワースイッチング素子は上記した後者の電圧より十分高い閾値定格を 有している。すなわち、ゲート電圧値はパワースイッチング素子の導通を有効に 停止せしめる値より低いのである。

複合した動作モードに伴なう潜在的な問題はパルス毎の同期における同期はずれ である。例えば、図１１Ａはゲート駆動回路の入力に供給されるパルス列を示し ている（図１ＯＡに示した如く）。パルス変化によってパワースイッチング素子 はオン状態とオフ状態を繰返す（図１１Ｂ）。

図１１Ｃに示したようにゲート駆動入力パルスの列は時刻ｔ１におけるノイズパ ルスによって変化せしめられてパワースイッチング素子の意図しないターンオフ が生ずる（図１１Ｄ）。時刻ｔ２以降において、各入力パルスはパワースイッチ ング素子を所望の状態とは逆の状態にオンオフせしめる。かかる同期ミスはスイ ッチングパワー変換回路の大きな誤動作の原因となる。

図８の回路２００は、ターンオン及びターンオフパルスを識別することを可能に することによって望ましからざる同期ミスからの自動的復旧をなすのに用いられ 得るメカニズムすなわち回路構成を含んでいる。このメカニズムの動作を説明す るために、ゲート容量をある電圧に充電するためには相応する大きさのエネルギ がバイアス電圧源（図９゜２２６）からゲート容量に転送さるべきことが必要で あることに注目すべきである。また一方において、ゲート容量の両端電圧をある 程度上昇させるためには対応する電荷量がバイアス電源からゲート容量に転送さ れなければならない。図８及び９を参照すれば、シングルエンディラドスイッチ ２２４の導通期間におけるゲート容量へ転送される電荷量を変化する方法はこの スイッチの導通時間長を変化させることであることが明らかである。シングルエ ンディラドスイッチ２２４の導通期間（すなわち、図１０Ｃに示す如＜１−１０ からｔ−ｔ’：２までの時間）が減少したとき、ゲート容量に転送される電荷量 は減少しｖ　ｍａｘ　’の値も減少する。導通期間のある値以下において、Ｖｆ ｆｉａＸ’の値はＶｔより低い。このような条件下において、Ｑ１３（図８）は １−１０からｔ−ｔ２までの時間においてはターンオンせず、時刻ｔ２において 、すなわちＶ　ＳｅＱが急激に低下してＱｌｌ及びＱ１２がターンオフしダーリ ントンは禁止されずＶｇ及びＲ５を介してターンオンしてＣｇを放電する。

よって、もしターンオン時間がある適当なレベルより低く低減せしめられたなら ば、シングルエンディラドスイッチによるパルスはパワースイッチング素子をラ ッチオンさせるに必要な電荷を転送出来ない。一方バイアス電源２２６からゲー ト駆動回路２００に転送されてパワースイッチング素子２１８をターンオフさせ るエネルギ量はこれをターンオンさせるに必要なエネルギより十分少さい。よっ てパワースイッチング素子をターンオフさせるに十分であり且つパワースイッチ ング素子をラッチオンするに十分な電荷を転送しないシングルエンディラドスイ ッチの導通時間ｔ８が存在する。パワースイッチング素子をターンオンさせると 、制御回路はシングルエンディラドスイッチを閉成することによって“高エネル ギ°を供給する一部ゲート容量が十分に充電されるまでこのスイッチの閉成を維 持する。

このゲート容量の充電完了時刻は第１０Ｂにおけるおよそ時刻ｔ−ｔ２であって Ｉ　ｓｅｃが零クロスする点である。パワースイッチをターンオフするために制 御回路は“低エネルギパルスをシングルエンディラドスイッチをより短い固定期 間ｔ　の開閉成することによって生ずる。

上記したことにより同期ミスからの自動復旧のメカニズムが提供されることが図 ９．ＩＩＥ及びＩＩＦによって示されている。図１１Ｅにおいて、高エネルギ及 び低エネルギパルス列がゲート駆動回路２０２に供給される。図において、ｔ− ｔｏｎとしてマーキングされた時点においては制御回路２２２が高エネルギパル スを供給することによってパワースイッチング素子がターンオンすべきことを示 し、ｔ−ｔｏｆｆを印された時刻において、制御回路２２２は低エネルギパルス を供給することによってパワースイッチング素子がターンオフすべきことを示す 。図１１Ｅにおいては、高エネルギターンオンパルスは文字Ｈによって示され、 低エネルギターンオンパルスは文字りによって示されている。図１１Ｈにおいて は、時刻ｔ１においてノイズパルスが現われてスイッチの望ましからざるターン オフを生ずる。時刻ｔ２において低エネルギターンオフパルスが生成されるが、 これはパワースイッチング素子をオン状態にラッチすることができない。次の高 エネルギパルスニヨってパワースイッチング素子はターンオンして制御回路によ って供給される情報に同期する。

シングルエンディラドスイッチによるパルス幅の調整に代えて、シングルエンデ ィラドスイッチによって転送されるエネルギ（及び電荷）の量の調整の他の方法 はスイッチに直列に抵抗を付加することである。この抵抗値が増大すると固定期 間内におけるゲート容量への伝送エネルギ量は減少し、ＶｌａＸ’も減少する。

ある抵抗値以上において■ＩＩａｘ　’はＶｔを越えることがなく、パワースイ ッチング素子はオン状態にラッチされない。図１２はデュアル抵抗シングルエン ディッドスイッチ３２４を含むゲート駆動回路を示す。パワースイッチング素子 ２１８がターンオンさるべきとき、低抵抗スイッチ３２６が制御回路２２２によ り閉成されまた開放される。パワースイッチング素子２１８がターンオフさるべ きとき高抵抗スイッチ３２８（スイッチに直列な抵抗Ｒ５３５０によって示され る）が制御回路により閉成され且つ開放される。低抵抗スイッチ３２６が閉成さ れ且つ開放されると高エネルギパルスがゲート駆動回路２００に供給される。ま た、高抵抗スイッチ３２８が閉成し且つ開放されると低エネルギパルスがゲート 駆動回路に供給される。高抵抗パルスはパワースイッチング素子を２つの状態（ すなわちオフからオン及びオンからオフ）に切り替えることができる一方、低エ ネルギパルスは、上記した如く、パワースイッチング素子をオンからオフへのみ 切り替えさせ得る。パワースイッチング素子がオン状態又はオフ状態にあるべき レベルに対応するエネルギを有するパルスを供給することによって、図１２のデ ュアル抵抗スイッチ３２４は、図８に示すタイプのゲート駆動回路２００に組み 合わされて用いられて、図１１Ｅ及びＩＩＦを参照して既に説明したと同様な同 期はずれからの自動復旧を提供することができる。

図８の回路２００においては、閾値電圧ＶＴよりＶｇが下回ったときにＣｇの自 動放電がパワースイッチング素子のオン状態にある限り有効であることに注意す べきである。

例えば、ターンオンパルスがＶｇがＶ−ｒを上回るに十分な電荷を転送し、しか しながら、次のターンオフパルスが、Ｃｇを放電する抵抗Ｒ５の故にＶｇがＶＴ を下回る時点よりも前に供給されない時、回路２００はダーリントンをターンオ ンさせて（上記した如＜）、Ｃｇを放電させる。

例えば、図６Ｂ、６Ｄ、ＩＯＢ、ＩＯＣに示した如く、トランスの二次電流及び ゲート電圧の波形変化が正弦波であることはパワースイッチング素子のゲート容 量が固定の“ランプ（集中）”値であることを前提としている。しかしながら、 実際においては、ある種のパワースイッチング素子のゲート容量は固定値ではな く、回路パラメータ（例えば電圧）の関数として変化するのである。さらに、パ ワースイッチング素子の両端電圧又はこれによって運ばれる電流の変化がターン オン及びターンオフ期間におけるゲート電圧の波形変化に影響を与える。例えば 、ＭＯＳＦＥＴにおいては（ａ）ゲート容量がゲート電圧の平方根として変化し 、（ｂ）ゲート電圧が素子の閾値電圧に達してドレイン−ソース電圧が変化し始 めるとき、ゲート電圧波形はゲートドレイン容量を経てゲートから導かれる電流 が生ずるにつれて歪むのである。実質的な影響はターンオン期間におけるゲート 電圧の変化が純粋な正弦波ではなくある程度の歪を生ずることである。容量性ゲ ート制御入力を有するパワースイッチング素子においてはこれらの歪の性質や大 きさは異なる。しかしながらこれらの歪の存在は単純にパワースイッチング素子 の回路特性を示すだけであり、本発明による基本的な動作原理を損なうものでは ない。

図９に示したようなゲート駆動回路であって、図８のモノリシック集積回路を組 合せたものが実験室において形成されて試験された。この集積回路は次のような 好ましい条件を備えるべく選択されたバイポーラプロセスを用いることによって 形成された。すなわち、（ａ）高電流、高速、ショットキー第１ダイオード（図 ８のＤ２）が直接ダイ（ｄ　ｉｅ）の上に形成されるべきこと、（ｂ）ゲート容 量の各高速放電をなす大電流トリプリントン（図８のＱ６．Ｑ１５、Ｑ１６）が 直接ダイ上に形成され得ること、（Ｃ）得られるダイの大きさが比較的小さいこ と。（４５ミル平方）、（ｄ）ダイ毎のコストが低いこと。又、−次巻線が４タ ーンであり、二次巻線が３ターンであり、全−次インダクタンスか７．６マイク ロヘンリーであり、全二次インダクタンスが４．４マイクロヘンリーであり結合 係数が０゜９６であって等価二次漏洩インダクタンスが約３５０ナノヘンリーで ある小さな漏洩インダクタンストランス（図８゜２０４）と、タイプＲＦ　３５ ０　ＭＯＳＦＥＴパワースイッチング素子（米国カリフォルニア州インターナシ ョナルレクティファイヤー社製）と、１２．５ボルトのバイアス電圧源（図３， ２２６）とを組合わせたとき駆動回路は２３０ナノ秒（図１０のｔＯ〜ｔ２の期 間に等価）の上昇時間を呈し、１００ナノ秒の下降時間を呈し、１４ボルトのゲ ート電圧のピーク値を示した。観測されたピーク値１４ボルトと予想された理想 のピーク値約１８ボルトとの差は実際の回路素子における電圧ドロップ及びロス の結果である。

勿論、本発明によるゲート駆動回路を実現する方法は他にも数多く考えられる。

駆動ロジック回路の為にバイポーラ回路を用いる代りにＣＭＯＳ回路を用いるこ とができる。

ＣＭＯＳ回路を用いることによりスイッチの導通期間内において駆動ロジック回 路から導出される電力を低減させて許容されるスイッチの導通時間の長さをより 長（することができる。また、例えば図８のトリプリントンの如きバイポーラゲ ートスイッチを用いる代りにＭＯＳＦＥＴ又は他の容量性人力ゲートスイッチを 用いることも出来る。例えば、図１３はＭＯ３ＦＥＴゲートスイッチ１１２を含 むゲ−ト駆動回路の別の実施例の一部を示している。この図において、第１ダイ オード１１０１駆動ロジツク回路１１４、漏洩インダクタンストランスの二次巻 線１０８、ゲートスイッチ１１２及びパワースイッチング素子１１８が図５に示 した如く接続されている。しかし乍ら図１３においては、駆動ロジック回路１１ ４はダイオード４００を介してゲートスイッチ１１２のゲート容量１１３を充電 することによりゲートスイッチをターンオンさせる。ゲートスイッチ１１２のゲ ート容量が一旦充電されると、ゲートスイッチはターンオンしパワースイッチン グ素子のゲート電圧Ｖｇは急激に変化し、駆動ロジック回路１１４が非活性状態 となる。しかしながら、ダイオード４００の存在によりゲートスイッチのゲート 容量１１３は充電されたままであり、ゲートスイッチはパワースイッチング素子 １１８のゲート端子間に低インピーダンスを提供する。パワースイッチング素子 １１８をターンオンさせるために、ゲートスイッチのゲート容量が漏洩インダク タンストランス１０４を経て駆動ロジック回路にターンオンパルスが供給された とき放電スイッチ４１０によって放電される。

図５を参照すれば、本発明によるゲート駆動回路１０２の動作の特徴のいくつか が以下のように要約され得る。すなわち、 （ａ）　ゲート駆動回路は多重モードにおいて動作する。

すなわち、パワースイッチング素子１１８がオフのときにトランス１０４の一次 巻線１０６に電圧パルスか供給されたとき駆動ロジック回路１１４はゲートスイ ッチ１１２をターンオフし、パワースイッチング素子をターンオンさせる手段と して実効ゲート容量１１６を充電させる。一方、パワースイッチング素子１１８ かオン状態のときにトランス１０４の一次巻線１０６に電圧パルスか供給された とき駆動ロジック回路はゲートスイッチをターンオンしパワースイッチング素子 をターンオフさせる手段として実効ゲート容量を放電させるのである。

（ｂ）　ゲート駆動回路は漏洩インダクタンストランス１０４の実効二次漏洩イ ンダクタンスを介してバイアス電圧源１２６及び実効容量の間に量子化されたフ ォワード方向のエネルギ転送を提供することによってパワースイッチング素子１ １８の実効ゲート容量１１６を充電させる。

（Ｃ）　駆動ロジック回路１１４はパワースイッチング素子１１８の導通状態に 関する情報及びシングルエンディラドスイッチ１２４の状態（すなわちオーブン 又はクローズ）に関する情報に基づいてゲートスイッチ１１２の開閉を制御する 。もしシングルエンディラドスイッチがクローズ状態にあるときにパワースイッ チング素子が非導通であるならば駆動ロジック回路はゲートスイッチをオーブン としパワースイッチング素子の導通を増大させる手段としてバイアス電圧源及び 実効容量の間に量子化フォワード方向エネルギ転送をなすのである。もしシング ルエンディラドスイッチかクローズ状態にあるときにパワースイッチング素子が 導通状態であるならば駆動ロジック回路はゲートスイッチを開成してパワースイ ッチング素子をターンオフさせる。駆動ロジック回路のためのパワースイッチン グ素子の導通状態を判定する好ましい方法はゲート電圧Ｖｇを測定することであ る。シングルエンディラドスイッチの状態を判定するための好ましい方法はトラ ンスの二次電圧の測定である。しかしながら、パワースイッチング素子の導通状 態を検知する方法は他にもある。例えばパワースイッチング素子を流れる電流を 測定して所定の値と比較することである。かかる測定技術は非零電流スイッチン グパワーコンバータにおいては有用である。非零電流スイッチングパワーコンバ ータとしては例えばＰＷＭ　ＤＣ−ＤＣコンバータがあり、パワースイッチング 素子の開閉は高速にかつ比較的大電流変化があり、かかる技術はパワースイッチ ング素子を流れる電流が零電流で開始しかつ零電流で終了してエネルギ伝送位相 において滑らかに上昇し下降する零電流スイッチングコンバータにおいては余り 有用ではない。

（ｄ）　制御回路及びシングルエンディラドスイッチは設計を異ならせることに よってトランスの二次巻線に接続される回路（例えば駆動ロジック回路、パワー スイッチング素子）にシングルエンディラドスイッチがオン状態のときに転送さ れる電荷量を選択的に変化させ得る。適当に設計された駆動ロジック回路を組合 わせることによってこの特徴は、電荷転送サイクル（例えばシングルエンディラ ドスイッチのクローズ及びオーブン）かパワースイッチング素子のターンオン又 たターンオフを意味するか否かを判別することを駆動ロジック回路をして可能に するメカニズムを提供するために用いることが出来る。シングルエンディラドス イッチ（図５の１２４、図９の２２４、図１２の３２４）を制御することに関し 、量子化エネルギ転送サイクル（すなわち図７の１−１０乃至ｔ−ｔｌ、図１０ のｔ−ｔｏ乃至ｔ−ｔ２）の終端においてスイッチをターンオフする種々の従来 技術が存在する。例えば、絶縁電流トランスが二次電流１　ｓｅｃを検知するた めに用いられ得、低レベル比較回路によってシングルエンディラドスイッチをタ ーンオフさせる。最も、かかる回路の複雑さは種々の場合において歓迎されない 。これに代わって例えば電流トランス、抵抗又は他のノード電流検知手段によっ て一次電流を検知して量子化エネルギ転送サイクルの終端において一次磁化電流 の予想される値に対応する値以下に電流が減少したときにシングルエンディラド スイッチをターンオフさせることも出来る。より簡単な方法はシングルエンディ ラドスイッチの導通期間を単純に二次巻線電流が零に達するまでに必要な導通時 間の予測最大値より大とすることが考えられる。二次巻線電流が零に達するに必 要とされる導通時間は例えば図６Ｂにおいては１−１０ないしｔ−ｔｌであり、 図１０Ｂにおいては１−１０ないしｔ−ｔ２である。このようにすることは、ゲ ート容量（図６Ｂ及び１０Ｂ）を充電する電流が常に零クロスに達することを確 実にしかつゲート電圧が常に最大値に達することを確実にするのであるが、シン グルエンディラドスイッチがターンオフするときに流れる磁化電流の量を増大さ せることになってシングルエンディラドスイッチにおけるロスの増大になる。し かしながら、シングルエンディラドスイッチにおいて消費される電力の量は非常 に低く固定の導通時間アプローチの実効によって得られる回路構成の単純化は多 くの応用例においてゲートスイッチ内のロスの増大に伴なう全体のスイッチ回路 の効率における無視し得るロスを補うに十分である。

本発明による特徴は他の有用な装置に活用出来る。例えば、図１４は５つの端子 のフローティングゲート駆動アセンブリのブロックダイヤグラムを示している。

この５つの端子のフローティングゲート駆動アセンブリパワースイッチング素子 を除く図５のフローティングゲート駆動回路の全ての素子をまとめて単一のパッ ケージにしている。例えばハイブリッドパッケージ及び総合結合技術を活用して いる。図において、５端子フローテイングゲート駆動アセンブリ５００には制御 回路５２２、シングルエンディラドスイッチ５２４、実効二次漏洩インダクタン スＬ１２を有する漏洩インダクタンストランス５０４及び集積化ゲート駆動回路 ５３０（図８に示したタイプのもの）からなっている。５端子フローテイングゲ ート駆動アセンブリ５００にはバイアス電源端子５１０、入力端子５１４、第１ 信号リターン端子５１２及びパワースイッチング素子（図示せず）にこのアセン ブリを接続するための一対のゲート接続端子５１６．５１８を有する。パワース イッチング素子がオン又はオフであるべきことを示す低レベルの電気信号が入力 端子５１４に供給される。バイアス電圧源（図示せず）、制御回路及びシングル エンディラドスイッチの為の共通な信号リターン点である第１信号リターン端子 ５１２がトランスによってゲート接続端子５１６．５１８（従ってパワースイッ チング素子からも）絶縁されている。好ましい実施例においては、制御回路はモ ノリシック集積回路として形成され２つの素子の組合せを囲む点線によって示さ れる５５０のシングルエンディラドスイッチ５２４を含んでいる。他の有用な実 施例においては図８に示すようなゲート駆動回路をパワースイッチング素子と組 合せて単一のパッケージに収納している。例えば図１５は三端子の集積化駆動パ ワースイッチング素子６００を示し、このパワースイッチング素子６００は例え ばＭＯＳＦＥＴ％　ＩＧＢＴの如きパワースイッチング素子６０４及び図８に示 した如きゲート駆動回路６０２を含んでいる。第１端子６０６はゲート駆動回路 のための入力端子であり、第２端子６０８はパワースイッチング素子の為の第１ 電流伝送端子及び第１端子に供給される電気入力及びゲート制御入力端子Ｖｇの ための基準点の双方の為のものであり、第３端子６１０はパワースイッチング素 子の為の第２電流伝送端子である。応用例においては、図１５の集積化駆動パワ ースイッチング素子は図９Ａに示される別々の集積化ゲート駆動回路２００及び パワースイッチング素子２１８に置換され得る。好ましい実施例において、かか る回路は全モノリシックフォーマットによって形成することもてきる。その際、 ゲート駆動回路及びＭＯＳＦＥＴは単一のダイの上に組合わされる。このような アプローチは全体の大きさ及びコストを低減するに有効であり、ゲート駆動回路 及びＭＯＳＦＥＴの間の接続における寄生インダクタンスを低減せしめるにも好 ましい。他の実施例においては、集積化駆動ＭＯ５ＦＥＴはハイブリッドパッケ ージング及び相互接続技術を用いることにより図８に示されるモノリシック集積 化ゲート駆動回路及び別のパワースイッチング素子（半導体ダイの上に形成され ている）を単一のパッケージに組合わせることによって構成することができる。

他の実施例においては、全体の実効回路インダクタンスの一部はトランスの漏洩 インダクタンスとして組込まれることも出来るし又１又はそれ以上のトランス巻 線に直列な集中インダクタンスとして含まれ得る。例えば、図１６において示し た如く漏洩インダクタンストランスの二次巻線１０８に直列に接続された集中イ ンダクタ５０２である。

同様にして全体の有効回路容量の一部はパワースイ・ンチング素子のゲート端子 間の集中容量として含まれることもある。すなわち図１６において示された集中 キャパシタＣＬ５１０である。

以上、本発明の好ましい実施例を示した説明したが、かかる実施例は単なる例示 に過ぎないことは明らかであり、種々の変形及び置換が当業者にとっては本発明 の要旨を離れることなく考えられる。従って本発明はクレームの精神及び範囲に のみ限定されるのである。

起つ シングル 図１１ｆ

Claims (43)

【特許請求の範囲】
1. １．パワースイッチング素子の実効容量を有する容量性ゲート制御入力を充電し 且つ放電するゲート駆動装置であって、 制御された大きさの実効漏洩インダクタンスを有し、一次巻線及び二次巻線を有 するトランスと、前記一次巻線に直列接続された第一スイッチング素子と、前記 二次巻線に直列接続されて前記スイッチング素子の導通の間導通するような方向 に配列された第１単方向導電素子と、 前記第１単方向導電素子によって導かれるエネルギを前記パワースイッチング素 子の前記ゲート制御入力に伝送するべく接続されたポートと、 前記ポートに接続されて前記ゲート制御入力の実効容量の放電を選択的に許容し たり又は禁止したりする放電回路と、 前記第１スイッチング素子を選択的に閉成及び開放せしめて入力電圧源を前記第 １巻線に接続する制御回路と、前記放電回路を動作させることにより前記実効容 量の放電を選択的に許容したり禁止したりすることによって前記トランスの有効 漏洩インダクタンスを介して前記電圧源から前記ゲート制御入力に量子化された フォワード方向エネルギ転送をなす駆動ロジック回路と、からなることを特徴と するゲート駆動装置。
2. ２．請求項１記載のゲート駆動装置であって、前記放電回路は前記第１単方向導 電素子及び前記二次巻線に直列に接続し、且つ前記ポートに接続した第２スイッ チング素子を含むことを特徴とするゲート駆動装置。
3. ３．請求項２記載のゲート駆動装置であって、前記駆動ロジック回路は、 前記パワースイッチング素子のオン又はオフ状態及び前記第１スイッチング素子 のオープン又はクローズ状態を判別する検知回路と、前記パワースイッチング素 子のオン又はオフ状態及び前記第１スイッチング素子のオープン又はクローズ状 態に応じて前記量子化フォワード方向エネルギ転送をなしかつ前記放電回路を動 作せしめる駆動回路と、を有することを特徴とするゲート駆動装置。
4. ４．請求項３記載のゲート駆動装置であって、前記検知回路は前記パワースイッ チング素子がターンオン状態又はターンオフ状態にあることを示す導電性情報を 検知すべく接続された第１検知入力と、前記第１スイッチング素子がオープン又 はクローズ状態にあることを示す第１スイッチ状態情報を検知すべく接続された 第２検知入力と、からなり、 前記駆動回路は、前記パワースイッチング素子のオフ状態のときの前記第１スイ ッチング素子の閉成に応じて前記第２スイッチング素子を開放せしめ、前記パワ ースイッチング素子をターンオンせしめる手段として前記ゲート制御入力の実効 容量へ前記電源から量子化されたフォワード方向エネルギ転送をなし、前記パワ ースイッチング素子のオン状態における前記第１スイッチング素子の閉成に応答 して前記第２スイッチング素子を閉成せしめて、前記実効容量を放電して前記パ ワースイッチング素子をターンオフせしめることを特徴とするゲート駆動装置。
5. ５．請求項１記載のゲート駆動装置であって、前記制御回路は、量子化フォワー ド方向エネルギ転送サイクルの開始に続く前記二次巻線の電流が零に復帰する最 初の時点において前記第１スイッチング素子を開放するようになされていること を特徴とする装置。
6. ６．請求項１記載のゲート駆動装置であって、前記制御回路は量子化フォワード 方向エネルギ転送サイクルの開始に続く前記二次巻線電流が零になる最初の時点 より遅い時点において前記第１スイッチング素子を開放するようになされている ことを特徴とする装置。
7. ７．請求項１記載のゲート駆動装置であって、前記制御回路は量子化フォワード 方向エネルギ転送サイクルの開始に続く所定時間経過後において前記第１スイッ チング素子を開放せしめるべくなされていることを特徴とする装置。
8. ８．請求項７記載のゲート駆動装置であって、前記所定期間は前記第１スイッチ の閉成と前記二次巻線電流が零に復帰する時点との間の時間間隔の予想される最 大値以上に設定されていることを特徴とする装置。
9. ９．請求項４記載のゲート駆動装置であって、前記導電性情報は前記ゲート制御 入力の両端電圧を示す電気信号であることを特徴とする装置。
10. １０．請求項４記載のゲート駆動装置であって、前記導電性情報は前記パワース イッチング素子によって運ばれる電流の大きさを示す電気信号であることを特徴 とする装置。
11. １１．請求項１記載のゲート駆動装置であって、前記第１スイッチング素子の状 態は前記二次巻線の両端電圧を示す電気信号によって判別されることを特徴とす る装置。
12. １２．請求項４記載のゲート駆動装置であって、前記駆動ロジック回路は、前記 導電性情報が所定の第１閾値より低くかつ前記第１スイッチング素子が開放状態 にあるとき前記第２スイッチング素子をターンオンさせるようになされているこ とを特徴とする装置。
13. １３．請求項１２記載のゲート駆動装置であって、前記導電性情報は前記ゲート 制御入力の両端電圧であり、前記第１閾値はほぼ８ボルトに等しいことを特徴と する装置。
14. １４．請求項１記載のゲート駆動装置であって、更にトランスの磁化電流の効果 を制御する手段を含むことを特徴とする装置。
15. １５．請求項１４記載のゲート駆動装置であって、前記磁化電流制御手段は、第 ２単方向導電素子と抵抗との直列回路からなって、前記二次巻線に並列接続した 抑制回路からなり、前記第２単方向導電素子は前記第１単方向導電素子が導電状 態にあるときに非導通状態となるように極性が向けられていることを特徴とする 装置。
16. １６．請求項１４記載のゲート駆動装置であって、前記単方向導電素子、前記第 ２スイッチ、前記駆動ロジック回路及び前記抑制回路は単一のモノリシック集積 回路によって構成されることを特徴とする装置。
17. １７．請求項１記載のゲート駆動装置であって、更に、前記一次巻線に直列なイ ンダクタンスを有することを特徴とする装置。
18. １８．請求項１記載のゲート駆動装置であって、更に、前記二次巻線に直列なイ ンダクタンスを有することを特徴とする装置。
19. １９．請求項１記載のゲート駆動装置であって、更に、前記容量性制御入力に並 列に接続された集中容量を含むことを特徴とする装置。
20. ２０．請求項１記載のゲート駆動装置であって、前記第１スイッチング素子及び 前記制御回路は前記第１スイッチング素子の閉成に始まって前記第１スイッチン グ素子の開放によって終了する電荷転送サイクルの間に前記二次巻線に接続した 回路に供給される電荷量を選択的に変化させるようになされていることを特徴と する装置。
21. ２１．請求項２０記載のゲート駆動装置であって、前記スイッチング素子及び前 記制御回路は、前記電荷転送サイクルが前記パワースイッチング素子をターンオ フせしめる場合には前記電荷転送サイクルの間に転送される電荷量が第１所定値 より小となるようになされていることを特徴とする装置。
22. ２２．請求項２１記載のゲート駆動装置であって、前記駆動ロジック回路は、も し前記パワースイッチング素子が前記電荷転送サイクルの開始時点においてター ンオフしかつ前記電荷転送サイクルにおいて転送される電荷量が前記第１所定値 より小なるとき、前記電荷転送サイクルの終了時点において、前記第２スイッチ ング素子を閉成せしめるようになされていることを特徴とする装置。
23. ２３．請求項２０記載のゲート駆動装置であって、前記電荷転送サイクルの間に 転送される電荷量の選択的変化は前記スイッチング素子の閉成期間長を変化させ ることによりなされることを特徴とする装置。
24. ２４．請求項２０記載のゲート駆動装置であって、前記第１スイッチング素子は 高抵抗スイッチに並列接続された低抵抗スイッチからなり、前記電荷転送サイク ルの間において転送される電荷量の選択的調整は前記スイッチのいずれかを閉成 及び開放せしめることによってなされることを特徴とする装置。
25. ２５．請求項５，６又は７記載のゲート駆動装置であって、前記量子化フォワー ド方向エネルギ転送サイクルの終端において前記第１スイッチング素子の開放の 際、前記実効容量の両端電圧値は前記バイアス電圧源及び前記トランスによって 形成される反射電源電圧より大であることを特徴とする装置。
26. ２６．請求項１４記載のゲート駆動装置であって、前記トランス、前記第１スイ ッチング素子、前記制御回路、前記第１単方向導電素子、前記第１スイッチング 素子、前記駆動ロジック回路及び前記磁化電流制御手段は５つの端子を少なくと も有する単一の複合素子からなり、前記５つの端子は、 前記パワースイッチング素子がターンオン又はターンオフすべきことを示す電気 信号を前記制御回路に転送するための第１端子と、 前記電源の一端に接続されるべき第２端子と、前記電圧源の他端及び前記電気信 号の信号リターンに接続されるべき第３端子と、 前記パワースイッチング素子の前記ゲート制御入力に接続されるべき第４及び第 ５端子と、からなることを特徴とする装置。
27. ２７．請求項２６記載のゲート駆動装置であって、前記制御回路はモノリシック 集積回路として形成されることを特徴とする装置。
28. ２８．請求項２６記載のゲート駆動装置であって、前記制御回路及び前記スイッ チング素子は単一のモノリシック集積回路として形成されていることを特徴とす る装置。
29. ２９．請求項２６記載のゲート駆動装置であって、前記駆動ロジック回路、前記 第１単方向導電素子、前記第２スイッチング素子及び前記磁化電流制御手段は、 単一のモノリシック集積回路として形成されていることを特徴とする装置。
30. ３０．請求項２６記載のゲート駆動装置であって、前記複合素子はハイブリツド 構成からなることを特徴とする装置。
31. ３１．バイアス電圧源と、一次巻線及び二次巻線を有して制御された大きさの実 効二次漏洩インダクタンスを有するトランスと、前記一次巻線に直列接続された 第１スイッチング素子と、前記第１スイッチング素子を選択的に開閉して、前記 バイアス電圧源を前記一次巻線に接続する制御回路と、に用いられる集積化駆動 パワースイッチング装置であって、 容量性ゲート制御入力を有するパワースイッチング素子と、 前記二次巻線及び前記容量性ゲート制御入力に直列に接続されて前記第１スイッ チング素子による導通の間に導通する方向に向いた第１単方向導電素子と、前記 パワースイッチング素子の前記容量性ゲート制御入力に並列に接続された第２ス イッチング素子と、前記二次巻線に並列に接続された磁化電流制御手段と、前記 第２スイッチング素子を開閉せしめる駆動ロジック回路と、からなり、 前記駆動ロジック回路は第１検知入力及び第２検知入力を有し、前記第１検知入 力は前記パワースイッチング素子がターンオン又はターンオフしたことを示す導 通情報を受け入れ、前記第２検知入力は前記第１スイッチング素子が開放又は閉 成していることを示す第１スイッチ状態情報を受け入れ、 前記パワースイッチング素子がオフの時の前記第１スイッチング素子の閉成に応 答して前記駆動ロジック回路は前記第２スイッチング素子を開放せしめるように なっており、前記パワースイッチング素子をターンオンせしめる手段として前記 バイアス電圧源及び前記ゲート制御入力の実効容量との間に量子化フォワード方 向エネルギ転送をなし、前記パワースイッチング素子がオンのときの前記第１ス イッチング素子の閉成に応答して、前記駆動ロジック回路は前記第２スイッチン グ素子を閉成せしめ、前記実効容量を放電して前記パワースイッチング素子をタ ーンオフせしめるようになされていることを特徴とする装置。
32. ３２．請求項３１記載の集積化駆動パワースイッチング装置であって、更に、少 なくとも３つの端子を有し、前記３つの端子は、 前記集積化駆動パワースイッチング装置を前記二次巻線の一端に接続するための 第１端子と、 前記集積化駆動パワースイッチング装置を前記二次巻線の他端に接続するためで あって、前記パワースイッチング素子の第１電流搬送端子にも接続している第２ 端子と、前記パワースイッチング素子の第２電流搬送端子に接続した第３端子と 、からなることを特徴とする装置。
33. ３３．請求項３１記載の装置であって、前記集積化駆動パワースイッチング装置 は単一のダイ状に設けられたモノリシック集積回路として形成されることを特徴 とする装置。
34. ３４．請求項３１記載の装置であって、前記集積化駆動パワースイッチング素子 は、 前記第１単方向素子、前記第２スイッチング素子、前記磁化電流制御手段及び前 記駆動ロジック回路を含む第１モノリシック集積回路と、 前記パワースイッチング素子を形成したパワースイッチング半導体ダイと、から なり、前記第１モノリシック集積回路及び前記半導体ダイとがハイブリッド構成 及び相互接続技術によって単一のパッケージ内に組合わされていることを特徴と する装置。
35. ３５．実効容量を有する容量性ゲート制御入力を有するパワースイッチング素子 の前記容量性ゲート制御入力を充電し且つ放電する方法であって、前記方法は、 一次巻線及び二次巻線を含み制御された大きさの実効漏洩インダクタンスを有す るように構成されたトランスと、前記一次巻線に直列接続した第１スイッチング 素子と、前記第１スイッチング素子を選択的に開閉して前記一次巻線に電源を接 続する制御回路と、 前記二次巻線に直列接続されて前記第１スイッチング素子による導通の間導通す るような向きに配列された第１単方向導電素子と、 前記ゲート駆動装置を前記パワースイッチング素子の前記ゲート制御入力に結合 するためのポートと、前記実効容量を放電する放電回路と、からなる回路を用い 、前記電源から前記ポートヘの量子化フォワード方向エネルギ転送をなして、前 記ゲート制御入力の実効容量を充電するステップと、 前記実効容量を前記ポートを介して放電すべく前記放電回路を結合するステップ からなることを特徴とする方法。
36. ３６．請求項３５記載の方法であって、更に、前記パワースイッチング素子のオ ン又はオフ状態及び前記第１スイッチング素子のオープン又はクローズ状態を判 別し、 前記パワースイッチング素子のオン又はオフ状態及び前記第１スイッチング素子 のオープン又はクローズ状態に応じて前記量子化フォワードエネルギ転送を実行 して前記放電回路を動作することを特徴とする方法。
37. ３７．請求項４１記載の方法であって、更に、前記パワースイッチング素子がタ ーンオン又はターンオフ状態にあることを示す導通情報を検知するステップを含 むことを特徴とする方法。
38. ３８．請求項４１記載の方法であって、更に、前記パワースイッチング素子のオ フの時に前記第１スイッチング素子の閉成に応答して、第２スイッチング素子を 開放せしめて前記電源から前記パワースイッチング素子のターンオンをなす手段 としての前記ゲート制御入力の実効容量に量子化フォワード方向エネルギ転送を なすステップと、 前記パワースイッチング素子がオンのとき前記第１スイッチング素子の閉成に応 答して前記第２スイッチング素子を閉成せしめて前記実効容量を放電して前記パ ワースイッチング素子をターンオフせしめるステップとを有することを特徴とす る方法。
39. ３９．請求項３５記載の方法であって、前記トランスの一次巻線に単極性の電圧 パルス列を供給して前記単方向電圧パルスの各々によって前記パワースイッチン グ素子を交互にターンオン及びターンオフさせることを特徴とする方法。
40. ４０．請求項３９記載の方法であって、更に、前記第１スイッチが前記パワース イッチング素子をターンオン又はターンオフせしめるために閉成せしめられたこ とに応じて前記第１スイッチング素子の閉成の間において前記二次巻線に接続さ れた回路に転送される電荷量を選択的に変化させることによってパルス同期はず れを回避するステップと、前記第１スイッチング素子の閉成の間に前記実効容量 に供給される電荷が所定閾値よりも低い場合、前記パワースイッチング素子のゲ ート制御入力の実効容量を放電するステップと、からなることを特徴とする方法 。
41. ４１．容量性ゲート制動入力を有するパワースイッチング素子の制御方法であっ て、 制御された量の漏洩インダクタンスを有するトランスを設けるステップと、 前記トランスの二次巻線と前記容量性ゲート制御入力との間に単方向導電性素子 を接続するステップと、第１スイッチング素子を開閉して前記トランスの一次巻 線に電圧源を接続して前記電圧源から前記容量性ゲート制御入力に選択的量子化 エネルギ転送をなして前記パワースイッチング素子をターンオンせしめるステッ プと、前記第１スイッチング素子のオープン状態又はクローズ状態に応答して前 記容量性ゲート制御入力を放電することによって前記パワースイッチング素子を ターンオフさせるステップと、からなることを特徴とする方法。
42. ４２．請求項４１記載の方法であって、前記パワースイッチング素子は前記第１ スイッチング素子がオープンとなった後もオン状態に維持されることを特徴とす る方法。
43. ４３．請求項４１記載の方法であって、前記容量性ゲート制御入力は前記パワー スイッチング素子のオン又はオフ状態に応じて放電されることを特徴とする方法 。