JP2006500890A - コンバータ回路およびその制御方法 - Google Patents

Abstract

既知のコンバータ回路においては、フリーホイーリングダイオードの逆回復電流を原因とするスイッチング損失が発生する。前記スイッチング損失を減少させるために、本発明により、第２スイッチング素子から第１スイッチング素子へのスイッチングの際に、タイミングを制御して、シュートスルー電流およびフリーホイーリングダイオードの導通を、低い値に維持、または、より好ましくは防止するような、スイッチング素子の駆動が提案される。制御メカニズムに関しては、シュートスルー電流が起こった場合には、第１スイッチング素子を、後でターンオンし、フリーホイーリングダイオードの導通が起こった場合には、第１スイッチング素子をより早くターンオンすることが提案される。ここで、両方のスイッチング素子が同時に導通状態となる重複時間を設けてもよい。制御メカニズムのために、スイッチング素子を横断する電圧を、測定入力値として用いることができる。

Description

本発明は、コンバータ回路および制御方法、ならびにコンバータ回路の駆動装置に関する。

コンバータ回路は、入力電圧の出力電圧への変換に用いられる。特に、ＤＣ／ＤＣコンバータ回路のために、複数のトポロジー、すなわち、使用されるスイッチを適宜に駆動して、さまざまな要求を満たす回路、が知られている。

既知のコンバータトポロジーは、同期ステップダウンコンバータ（バックコンバータ）である。前記バックコンバータは、その入力側に、第１スイッチング素子（制御）と第２スイッチング素子（同期）とを有するハーフブリッジを備え、ハーフブリッジは、入力ＤＣ電圧で作動される。スイッチング素子の間に接続されるブリッジアームは、その後ろに負荷が接続されるインダクタを備える。スイッチング素子は、例えばパルス持続時間制御によって、交互に駆動される。バックコンバータは、近年のマイクロプロセッサ向けのＶＲＭ（Voltage Regulator Module）を含む、広範囲の適用に用いられる。

スイッチング素子は、通常、フリーホイーリングダイオードを備える。電界効果トランジスタを、スイッチング素子として用いる場合、フリーホイーリングダイオードは、スイッチング素子の一部、すなわちドレインとソースの間のダイオードである。ハーフブリッジを駆動する場合、通常は、むだ時間を、スイッチング素子のスイッチング動作の間に設定し、スイッチング素子の導通と、結果として生じるシュートスルー電流（シュートスルー）が、同時に起こることを防いでいる。スイッチング素子のターンオフ後に、常に、両方のスイッチング素子がターンオフされているむだ時間が存在する。このむだ時間において、電流を、出力側のインダクタンスのために連続電流とする必要があり、これは、フリーホイーリングダイオードの導通によって維持される。スイッチング素子間のスイッチングに関しては、“ハード”および“ソフト”スイッチング遷移（ソフトスイッチング）を、区別することができる。ハードスイッチングトランジスタの場合、スイッチング素子は、スイッチング素子に電圧が印加されている間、ターンオンされる。ＺＶＳ（Zero Voltage Switching）としても呼ばれる、ソフトスイッチング遷移の場合、前記スイッチング素子がターンオンされると、ゼロまたは非常に小さい電圧のみが、スイッチング素子に印加される。バックコンバータを、インダクタンスを通る負荷電流が極性を変えないように動作（連続動作）させた場合は、“ハード”スイッチング遷移（同期スイッチから制御スイッチへのスイッチング）およびＺＶＳ遷移（制御スイッチから同期スイッチへのスイッチング）が、各スイッチング期間内に生じるような動作が得られる。

コンバータ回路のさらなる小型化および負荷交代への高速な対応を達成するために、高いスイッチング周波数が望ましい。この点で問題となるのは、周波数と共にスイッチング損失が増加することである。これらのスイッチング損失の主な部分は、同期スイッチのフリーホイーリングダイオードの逆電流（逆回復電流）により生じる。同期バックコンバータの場合、前記逆電流は、同期スイッチから制御スイッチへのハードスイッチング遷移を伴う。この問題は、他のコンバータトポロジーにおいても発生する。

米国特許第５，５３９，６３０号において、既知のＤＣ／ＤＣスイッチングコンバータが、それぞれの欠点に関して調査されている。バックコンバータに関しては、逆回復の問題が述べられており、これは、磁気飽和素子を有する回路によって処理する必要がある。

また、米国特許第５，４７９，０８９号は、特にバックおよびブーストコンバータなどの、さまざまなコンバータトポロジーを考察している。コンバータのスイッチング効率を向上させるために、フリーホイーリング、すなわちフリーホイーリングダイオードの導通を減少させる駆動装置が提案されている。同時に、スイッチング素子を互いに対し論理的にロックして、それらを同時に導通できないようにし、これによりシュートスルー電流を防いでいる。

米国特許出願第２００１／００３６０８５号においては、ＤＣ／ＤＣコンバータが記述されている。前記コンバータは、同期バックコンバータであり、これは、“ソフトスイッチング”動作され、すなわち、両方のスイッチング遷移が“ソフト”である。この場合、スイッチング素子のスイッチングの間のむだ時間は、駆動回路内で制御される。同期スイッチング素子を横断する電圧の誘導を考察することにより、むだ時間が、より短く、またはより長く設定され、その結果、“理想的なむだ時間”となる。

米国特許第６，３９６，２５０号において、高い効率を目的とした同期バックコンバータが記述されている。第１および第２スイッチング素子が、変化するむだ時間で駆動される。制御メカニズムが、むだ時間を、最適値として定められた値に設定する。制御のために、第２スイッチング素子を横断する電圧が考察される。前記電圧が、０Ｖとフリーホイーリングダイオードの順方向電圧の間の範囲にある所定のしきい値を超えた場合、より短いむだ時間がカウンタによって設定される。

本発明の目的は、従来技術による解決策に比べて、スイッチング損失のさらなる減少を可能にする、コンバータ回路および駆動装置、ならびにその駆動方法を提供することである。

この目的は、請求項１に記載のコンバータ回路、請求項９に記載の駆動装置、および請求項１１に記載の駆動方法によって達成される。従属請求項は、本発明の有利な実施形態に関するものである。

本発明は、ハードスイッチング遷移の場合において、前記フリーホイーリングダイオードの導通を防止する、または少なくとも実質的に防止することができれば、フリーホイーリングダイオードの逆回復に関わる損失を防止する、または減少することができる、という考察に基づいている。本発明に係る前記考察は、従来技術トポロジーが、常に、正の継続時間のむだ時間を有していたことを示しており、このむだ時間においては、第２スイッチング素子のターンオフの際に、先に前記第２スイッチング素子を流れる電流が、フリーホイーリングダイオードによって引き継がれていた。しかしながら、電流が、代わりに他のスイッチング素子によって引き継がれる場合、フリーホイーリングダイオードの導通は、特定の条件下で完全に防ぐことができる。いずれの場合でも、導通は、回復電流の原因である逆回復時間が大幅に減少するような程度まで、減少させることができる。

したがって、本発明によれば、第２スイッチング素子から第１スイッチング素子へのスイッチング（すなわち、第２スイッチング素子が導通し、第１スイッチング素子が導通しない第１状態から、第１スイッチング素子が導通し、第２スイッチング素子が導通しない第２状態への遷移）の際に、スイッチング素子を駆動するタイミングを制御することが提案される。前記制御は、シュートスルー電流が発生するかどうか、またはフリーホイーリングダイオードが導通するかどうかを判定することにより、行われる。シュートスルー電流が発生した場合、第１スイッチング素子が後でターンオンされるように、駆動が切り替わる。フリーホイーリングダイオードが導通することが判定された場合、第１スイッチング素子がより早くターンオンされるように、駆動が切り替わる。用語“より早く”および“後で”は、第２スイッチング素子のターンオフと関連して解釈される。これらは、スイッチングプロセス（第１スイッチング素子のターンオン、第２スイッチング素子のターンオフ）のいずれが先に生じるかは定義しない。原則的に、小さなむだ時間が可能である（すなわち、第１スイッチング素子のターンオンは、第２スイッチング素子のターンオフの後まで、起こらない）。しかしながら、好ましくは、重複期間が存在する（すなわち、第１スイッチング素子のターンオンが、第２スイッチング素子のターンオフの前に起こる）。

したがって、本発明は、スイッチング素子のターンオフと他のスイッチング素子のターンオンとの間に、常に強制的なむだ時間を含んでいた既知の解決策とは、かけ離れたものである。代わりに、第１（制御）スイッチが、負荷電流を第２（同期）スイッチから引き継ぐ、真のコミュテーションが提案される。タイミングが、ここでは決定的な重要度を有する。本発明に係る制御メカニズムは、前記タイミングを、シュートスルー電流およびフリーホイーリングダイオードの導通を理想的に防止するように、設定することを可能にする。

フリーホイーリングダイオードの導通を、減少または完全に防止することの結果として、逆回復による大きな損失が、生じなくなる。その結果、スイッチング損失の大幅な減少が、達成される。これは特に、高いスイッチング周波数での動作の間、重要である。

本発明は、誘導性素子のフリーホイーリング経路が、並列のフリーホイーリングダイオードを有するスイッチング素子を通っており、スイッチング素子におけるスイッチング遷移が、ハード遷移である、すべてのコンバータトポロジーに、好ましく適用することができる。この点について、“ハードターンオフ”は、スイッチング素子を横断する電圧が、フリーホイーリングダイオードの順方向から逆方向へと切り替わる。ことを意味する、と理解される。誘導性素子のフリーホイーリング経路は、ターンオンにより電流の増加をもたらしたスイッチがターンオフされた後も、誘導性電流を流れ続けさせる電流経路である。当該のトポロジーは、例えば、ハーフブリッジと、フルブリッジとを備え、フルブリッジは２つのハーフブリッジで構成される。このようなトポロジーの例としては、同期バックコンバータに加えて、同期ブーストコンバータ、同期バック−ブーストコンバータ、同期アップ／ダウンコンバータ、およびそれらより得られるトポロジーが挙げられる。実際の回路で用いられるスイッチング素子は、通常、電界効果トランジスタであり、この電界効果トランジスタにおいては、一般に、フリーホイーリングダイオードは、個別の構成要素でなく、例えば、ＭＯＳＦＥＴによる、半導体スイッチの特性である。

本発明のさらなる実施形態によると、第２スイッチング素子から第１スイッチング素子へのスイッチングの際に、両方のスイッチング素子が同時に導通する重複期間を確立するタイミングが、提供される。この点において、ＭＯＳＦＥＴとして実施されるスイッチは、そのゲート電圧がしきい値電圧より上にある場合に、導通状態であると考えられる。重複期間の継続時間は、第２スイッチング素子のターンオフ後に、シュートスルー電流が発生するかどうか、またはフリーホイーリングダイオードの導通が発生するかどうかを判定することにより制御される。シュートスルー電流が発生した場合、重複期間の継続時間が減少される。フリーホイーリングダイオードが導通状態になった場合、重複期間の継続時間が増加される。この制御方法によって、駆動のタイミングが最適化される。

第２スイッチング素子を横断する電圧を、制御のための測定値として用いることができる。第１の提案によると、電圧の変動を用いて、シュートスルー電流またはフリーホイーリングダイオードの導通が起こるかどうかを判定する。これは例えば、この電圧の絶対最小値を、スイッチング間隔内で測定することにより、可能となる。この最小値は、第２スイッチング素子のターンオフ後に発生する。フリーホイーリングダイオードが導通状態である場合、ある期間、電圧が、その順方向電圧に降下する。シュートスルー電流が発生した場合、ターンオフ直後に、電圧極性が変化する。これは、好ましい制御メカニズムにおいて、自己設定する電圧最小値が、スイッチング素子の順方向電圧とフリーホイーリングダイオードの順方向電圧の間の値をとるように、タイミング、例えば重複期間を設定することにより、非常に簡素な方法で考慮に入れることができる。最小電圧の測定は、絶対最小値の検出に関係するため、特に簡潔である。このようなピーク値を測定するために、当業者は、既知の手段を用いることができ、測定は、スイッチング期間内の狭い時間範囲に限定されてはならない。

代わりの提案によると、第２スイッチング素子のターンオフ後に発生し、かつ、スイッチングキャパシタンスの充電スイッチングを原因とする振動が、考察される。この一過性の振動の振幅は、シュートスルー電流およびダイオード導通のどちらも生じない場合には、最小である。好ましくは、スイッチング期間の間の電圧の絶対最大値でもある振動の第１ピーク値が、測定される。ピーク値が最小化されるように重複期間を制御することにより、本発明に係る目的とされる制御を、達成することができる。また、この場合、電圧ピーク値は、簡素な手段を用いて測定することができる。

スイッチング素子を横断する電圧を測定する場合、例えばハウジングインピーダンスにより、ハウジングの外部での測定の正確度が影響される場合がある。したがって、１つまたは複数の追加的な専用の測定ラインが設けられた、スイッチング素子のさらなる実施形態が提案される。大きな電流が、利用可能な接続ラインを流れ、これにより、例えば結合線に生じるようなインダクタンスが、すでに明らかな効果を有する一方で、測定ラインは、ＭＯＳＦＥＴの場合にドレイン−ソース経路を横断する電圧などの、電圧の測定のみを行う。電圧が測定される際に、測定ラインを流れる電流は小さいので、測定結果の誤りは、わずかなものとなる。

本発明のさらなる実施形態によると、タイミング、すなわち例えば重複期間の継続時間は、少なくとも第１スイッチング期間において、コンバータ回路の電気量の測定が行われるように制御され、これに基づいて、重複期間の継続時間が、第１スイッチング期間の後のさらなるスイッチング期間のために設定される。その結果、高い周波数においても、タイミングを設定するための十分な時間がある。この点について、第２スイッチング期間が、第１スイッチング期間の直後にある必要はなく、代わりに、次の期間の後のスイッチング期間、または続くスイッチング期間のうちの１つ、としてもよい。好ましくは、スイッチング期間においてタイミングを設定するために、先に起こる複数のスイッチング期間の測定値が評価される。

本発明に係るコンバータ回路が動作を開始する際、最初に、第２スイッチング素子のターンオフと第１スイッチング素子のターンオンの間で、むだ時間を測定することが望ましい。上述したように、正しいタイミングが重要であるため、動作を、最初に非限界範囲内で、しかし最初は若干高い損失と共に、開始させる。本発明に係る制御により、第１および第２スイッチング素子のスイッチングのタイミングを切り換えて、最初に設定されたむだ時間を、最終的に最適なむだ時間が得られるまで連続的に減少させる。この最適なむだ時間には、必要に応じて、重複期間も設定される。

本発明のさらなる実施形態によると、第２スイッチング素子から第１スイッチング素子へのスイッチングの際に、第１スイッチング素子が、最初に、このスイッチング素子を流れる電流を最大値に限定するように、駆動される。ＭＯＳＦＥＴの場合、これは、減少させたゲート電圧で駆動することにより達成される。このように設定された最大電流値は、コンバータ回路の公称出力電流より上となる。ここで、例えば、公称電流よりわずかに上の範囲で、例えば公称電流のほぼ１．２倍の値を得ることが可能である。また、例えば公称出力電流のほぼ２倍以上の、非常に高い最大値の設定も可能である。最大値は、このように得られる電流の限定が、通常の動作の間に対して何の効果も持たないように選択する必要がある。この限定が、高い損失を伴うためである。

本発明のこれらおよび他の観点は、以下に説明される実施形態により明白となり、それらを参照して明瞭となるであろう。

図１ａ〜図１ｄは、既知のトポロジーに係るコンバータ回路を示しており、それぞれ、バックコンバータ（図１ａ）、ブーストコンバータ（図１ｂ）、バック−ブーストコンバータ（図１ｃ）、およびアップ／ダウンコンバータ（図１ｄ）である。コンバータ回路１０は、それぞれ、出力において、入力電圧Ｖ_ｉを出力電圧Ｖ_０に変換する。コンバータ回路１０は、それぞれ、第１スイッチング素子Ｔ_１と、第２スイッチング素子Ｔ_２と、誘導素子Ｌとを備える。フリーホイーリングダイオードＤ_２は、誘導素子Ｌを通過する電流のためのフリーホイーリング経路の一部である。図１ａ〜図１ｄのスイッチング素子Ｔ_２は、フリーホイーリングダイオードＤ_２に並列に配置され、同期整流器として、すなわちＤ_２に同期して機能し、これらは、ダイオードＤ_２がＴ_２の存在なしに導通する場合に導通し、より大きな順方向電圧の結果として発生する損失を回避する。

図１ａ〜図１ｄにおいてスイッチとして理想的に示されているＴ_１，Ｔ_２は、実際には、通常、ＭＯＳＦＥＴの形をとり、ゲート電圧を印加することによって、ソース−ドレイン接合がスイッチされる。この場合、通常、ダイオードＤ_２は、別個の構成要素ではなく、むしろ、使用されるＭＯＳＦＥＴの内部ダイオードである。

以下、本発明の好適な実施形態を、同期バックコンバータトポロジーに関して、より詳細に説明する。図１ａに示される同期バックコンバータは、第１スイッチング素子Ｔ_１（制御スイッチ）と、第２スイッチング素子Ｔ_２（同期スイッチ）とを備え、これらは、ハーフブリッジ１２の形で入力電圧Ｖ_ｉに接続されている。インダクタンスＬが、ブリッジ１３の中心に接続されており、出力Ｖ_０は、前記インダクタンスの後方に位置している。平滑キャパシタＣ_０が、出力に並列に配置されている。出力に接続された負荷（図示せず）が、Ｃ_０に平行に延びている。動作の連続モードにある図１ａのバックコンバータの機能は、当業者に周知である。スイッチＴ_１，Ｔ_２は、電圧パルス、例えばパルス幅変調電圧により駆動され、これにより、得られる出力電圧Ｖ_０は、入力電圧Ｖ_ｓに対して減少し、この出力電圧は、スイッチの駆動（例えばパルス衝撃係数）を介して制御可能である。

図２は、図１に示されたトポロジーの実施形態であるコンバータ回路２０を示している。Ｔ_１，Ｔ_２は、ゲート接続がそれぞれ駆動回路２２，２４により駆動される、ＭＯＳＦＥＴとして実施される。制御器２６は、ドライバ２２，２４を駆動する。制御器２６は、また、ブリッジ中心１３、およびグラウンドに接続され、第２スイッチング素子を横断する電圧Ｖ_Ｔ２を検出することができる。フリーホイーリングダイオードＤ_２は、スイッチＴ_２の内部ダイオード（ドレイン−ソース）であり、Ｄ_２は、図２においても再び、別個には示されていない。さらに、スイッチＴ_１，Ｔ_２は、寄生スイッチングキャパシタンス（図示せず）を有する。

図３は、スイッチング期間Ｔ内の、回路２０の電気量の時間に対する変化の質的表現である。Ｖ_Ｇ１は、第１スイッチング素子Ｔ_１におけるゲート電圧を示しており、Ｖ_Ｇ２は、第２スイッチング素子Ｔ_２のゲート電圧を示している。図３において、第１スイッチング素子を通る電流Ｉ_Ｔ１、第２スイッチング素子を通る電流Ｉ_Ｔ２、およびフリーホイーリングダイオードＤ_２を通る電流Ｉ_Ｄ２の、時間に対する変化は、これらの量の基本的変化を示すために用いられる質的表現にのみ一致する。現実の回路において測定される変化は、複数の寄生効果のために、異なる場合がある。

図３に示されるように、スイッチＴ_１，Ｔ_２は、それぞれ電圧パルス、例えばパルス幅変調電圧により駆動される。これらの、時間（周波数、パルス衝撃係数）に対する変化は、制御２６の入力信号によって確立され、例えば既知のやり方で出力電圧Ｖ_０を制御する。図３は、連続するスイッチング期間Ｔのうちの１つを示しており、このスイッチング期間は、初めに、スイッチＴ_１がオンすなわち導通状態である範囲を示している。この場合、電流Ｉ_Ｌは、Ｉ_Ｔ１として第１スイッチング素子Ｔ_１を流れる。Ｔ_１からＴ_２へのスイッチングは、第１むだ時間Δｔ１と共に発生し、プロセスＴ_１が最初にターンオフされ、Ｔ_２は、第１むだ時間Δｔ１の終わりまでターンオンされない。インダクタンスＬを通る電流Ｉ_Ｌは、急には減少できないので、第１むだ時間間隔Δｔ１において、フリーホイーリングダイオードＤ_２は、第２スイッチング素子Ｔ_２にて導通状態となる。Ｔ_２がターンオンされた後、Ｔ_２は、電流Ｉ_ＬをＩ_Ｔ２として引き継ぎ、これにより、ダイオードを通る電流Ｉ_Ｄ２は、再度、ゼロに減少する。示されるトポロジーにおいては、このＴ_１からＴ_２への第１スイッチング遷移は、“ソフト”スイッチング遷移であり、Ｔ_２のターンオンが、そのスイッチングキャパシタンスが充電されない間に、発生する。

本発明に関係するＴ_２からＴ_１への第２のスイッチングプロセスを、これより考察する。従来技術（図３）に係る駆動に関しては、第２むだ時間Δｔ２は、常に設けられており、この場合、まず、第２スイッチＴ_２がターンオフされ、第１スイッチは、再び、むだ時間Δｔ２の終了後までターンオンされない。第２スイッチング遷移は、“ハード”スイッチング遷移であり、Ｔ_１のターンオンは、そのスイッチングキャパシタンスがほぼＶ_ｉに充電される時点に、発生する。むだ時間の間は、電流Ｉ_Ｌは、再び、フリーホイーリングダイオードＤ_２を通じて誘導される。しかしながら、Ｔ_１のターンオン後、ダイオードＤ_２は、反対方向に作動される。フリーホイーリングダイオードＤ_２を通る逆電流（逆回復）が、次いで、逆回復時間の間に発生し、前記フリーホイーリングダイオードは、短い時間、逆方向に導通する。このダイオードＤ_２を通る逆電流は、図３において、“ＲＲ”として示されている。しかしながら、この図では、この逆回復電流の振幅および継続時間は、明瞭さのために誇張されている。第１スイッチング素子を通る電流Ｉ_Ｔ１の変化が示すように、逆回復電流は、明確に対称的なＩ_Ｔ１の増加をもたらす。これは、各スイッチングサイクルにおいて、大きな損失をもたらす。

図４は、本発明の第１の実施形態に係る駆動を示している。この駆動により、図２に示されるバックコンバータ２０は、第２スイッチング遷移において、すなわち、第２スイッチング素子Ｔ_２から第１スイッチング素子Ｔ_１へのスイッチングに際して、特別なやり方で駆動される。

図４に示すように、本発明の第１の実施形態に係る駆動が行われる際、第２のむだ時間Δｔ２は、設けられていない。代わりに、ハーフブリッジ１２が、短い重複期間Δｔ_{ｏｖｅｒｌａｐ}にわたって、Ｔ_１とＴ_２の両方が導通するように作動される。図４に示すように、これは、理想的に、Ｉ_Ｔ２からＩ_Ｔ１への電流Ｉ_Ｌのコミュテーションをもたらす。この場合、Ｉ_Ｔ１が増加する範囲が、Ｉ_Ｔ２が減少する範囲に等しければ、図４に示される理想的なケースにおいて、ダイオードＤ_２は導通を開始せず、したがって、電流Ｉ_Ｄ２は、第２スイッチング遷移の間ゼロのままとなる。

図５において、図４の第２スイッチング遷移が、拡大された時間スケールで示されている。この図の目的は、示される量の変化を質的に示すことである。簡素化された前記質的表現は、よりよい理解をもたらす。図４および図５に示される例図において、例えば、スイッチＴ_１，Ｔ_２のスイッチングキャパシタンスの充電スイッチングは、無視されている。実際には、スイッチングキャパシタンスの充電スイッチングを得るために、Ｔ_１は、短い追加の時間にわたって、電流を流さなければならない。

重複時間Δｔ_{ｏｖｅｒｌａｐ}は、両方のスイッチＴ_１，Ｔ_２が同時に導通する、すなわち各ゲート電圧Ｖ_Ｇ１，Ｖ_Ｇ２がＭＯＳＦＥＴのしきい値電圧Ｖ_ｔｈｒの上にある範囲を含む。具体的な実施形態においては、重複時間Δｔ_{ｏｖｅｒｌａｐ}は、非常に短くなり、例えば数ナノ秒である。

図５において、第１スイッチング素子のターンオンの際の、ゲート電圧Ｖ_Ｇ１およびＶ_Ｇ２の変化は、これらの電圧の可能な変化を示している。実際の変化は、多くの要素（例えばゲート−ソースキャパシタンス、ドライバモジュールの性質等）に依存し、異なる場合がある。同様に、２つのスイッチのドレイン−ソース経路のコンダクタンスの、ゲート電圧への依存は、非常に非線形である。各ゲート電圧の変化は、ここでは決定的ではなく、重要なのは、電流Ｉ_Ｔ２，Ｉ_Ｔ１の変化である。理想的なことに、図５に示すように、ダイオードＤ_２を導通状態にせずにＩ_Ｔ２からＩ_Ｔ１への理想的なコミュテーションをもたらすタイミングを、見出すことができる。

本発明の第１の実施形態に係る駆動においては、正確なタイミングが重要である。Ｔ_２からＴ_１へのスイッチングの時間間隔が長すぎる、すなわち、長すぎるむだ時間Δｔ２が選択される、または短すぎる重複期間Δｔ_{ｏｖｅｒｌａｐ}が選択されると、図３に示されるようにダイオードＤ_２が導通状態となり、続いて、逆回復電流が、関連する損失と共に発生する。一方で、長すぎる重複期間Δｔ_{ｏｖｅｒｌａｐ}が選択されると、両方のスイッチＴ_１，Ｔ_２の同時導通が、シュートスルー電流を発生させ、電流が、短絡電流として、入力Ｖ_ｉからスイッチＴ_１，Ｔ_２を通じて直接流れる（シュートスルー電流）。この状況は、図６に示されている。ここで選択される長い重複期間Δｔ_{ｏｖｅｒｌａｐ}は、結果として、第２スイッチング素子Ｔ_２を通るマイナスの電流フローＩ_Ｔ２となる。また、関連するピークが、第１スイッチング素子Ｔ_１を通る大幅に増加した電流Ｉ_Ｔ１として、反転ミラーの形で発生する。このようなシュートスルー電流は、極度に高い損失を生じ、スイッチング素子Ｔ_１，Ｔ_２の損傷を起こす場合がある。

その結果、具体的な実施形態においては、動作が、構成要素の特性や動作状態（負荷、温度等）など、多くの要素に依存するため、予め最適なタイミング（図５）を決定し設定することは、非常に困難である。したがって、図４および図５に示すようにＩ_Ｔ１からＩ_Ｔ２へのコミュテーションを発生させる、最良のタイミングを得るために、制御器２６を用いて、Ｔ_１およびＴ_２のスイッチングのタイミングを制御する。制御器２６は、各スイッチング期間Ｔのためのタイミングを、一方では、ダイオードＤ_２の導通および続く逆電流を防ぐように、他方ではまた、シュートスルー電流を防ぐように、設定する。前記制御は、後でのＴ_１のターンオンを提供し、すなわち、シュートスルー電流が発生した場合にΔｔ_{ｏｖｅｒｌａｐ}を減少させる。第２スイッチング素子Ｔ２から第１スイッチング素子Ｔ_１へのスイッチングの際に、ダイオードＤ_２の導通が検出された場合、Ｔ_１がより早くターンオンされ、すなわち、Δｔ_{ｏｖｅｒｌａｐ}が増加される。

一方の、上述したダイオード導通の場合と、他方の、シュートスルー電流の場合との区別は、第２スイッチング素子Ｔ_２を横断する電圧Ｕ_Ｔ２を考察することにより、行うことができる。この目的のために、制御器２６は、適切な入力を備える。図７において、第２スイッチング素子Ｔ_２のターンオフ後の電圧Ｖ_Ｔ２の変化が、示されている。時間Ａ、ＢおよびＣに関わる３つの変化が示されており、Ｂはシュートスルー電流の発生の際のＶ_Ｔ２の変化であり、Ｃはダイオード導通の場合の電圧変化であり、Ａはダイオード導通およびシュートスルー電流の両方を防ぐことを目的とした変化である。図７の表現は、純粋に、相互関係の基本的な説明の提供を目的とした、質的なアプローチである。

Ｔ_２が導通状態の場合、電圧Ｖ_Ｔ２は、小さいマイナス値を有し、これは、スイッチング素子Ｔ_２の順方向電圧、すなわち、ＭＯＳＦＥＴの場合は例えばほぼ−０．１Ｖに対応する。曲線Ｃに関し、ダイオードＤ_２は、Ｔ_２のターンオフの後に導通を開始する。その結果、電圧Ｔ_２は、ダイオードＤ_２の順方向電圧、例えばほぼ−０．７Ｖへと減少し、これは、ＭＯＳＦＥＴの順方向電圧よりもわずかに高い。スイッチング素子Ｔ_１が、電流Ｉ_Ｌを完全に引き継いだ後、ダイオードＤ_２がブロックされ、電圧Ｖ_Ｔ２が増加する。その結果、Ｔ_２のスイッチングキャパシタンスが充電され、これは、図７に示される、Ｖ_Ｔ２の減衰振動をもたらす（Ｔ_２のスイッチングキャパシタンスが、継続的に利用可能な寄生インダクタンスを有する直列共振回路を形成する）。振動が減衰するので、第１最大Ｖ＾_Ｃは、電圧の最大値となる。この最大値は、ダイオードＤ_２の導通の間は、高すぎる。電圧Ｖ_Ｔ２の最小値および最大値がない状態の、曲線Ｃの場合においては、ダイオードＤ_２のマイナスの順方向電圧に対応するＶ_{ｍｉｎ，Ｃ}が得られ、かつ、比較的高い電圧最大値Ｖ＾_Ｃが得られる。

重複期間Δｔ_{ｏｖｅｒｌａｐ}が長すぎ、結果としてシュートスルー電流が起こる場合には、電圧Ｖ_Ｔ２は、曲線Ｂに示されるように、近接して変化する。スイッチＴ_２のマイナスの順方向電圧からは、先行する減少なしに、電圧が急速に増加する。ここでまた、電圧Ｖ_Ｔ２の減衰振動が発生する。この場合も、第１の最大値Ｖ＾_Ｂの高さは、Ｔ_２のターンオフが起こった瞬間に流れた電流Ｉ_Ｔ２に依存する。この電流は、シュートスルー電流に対応するので、Ｖ＾_Ｂは、このような電流が生じた場合、明らかに過度に高くなっている。曲線Ｂは、このように、Ｔ_２の順方向電圧に対応する電圧最小値Ｖ_{ｍｉｎ，Ｂ}および高い電圧最大値Ｖ＾_Ｂを特徴とする。

制御の補助により達成されるＶ_Ｔ２の目標変化は、曲線Ａにより表わされている。最初のわずかなマイナスの値（Ｔ_２の順方向電圧）から、Ｖ_Ｔ２は、Ｔ_２のターンオフ直後には増加せず（これはシュートスルー電流の徴候である）、むしろ、値Ｖ_{ｍｉｎ，Ａ}へとわずかに減少する。ここから、Ｖ_Ｔ２は増加し、一方でこの場合、減衰振動も発生する。その振幅、および第１最大値Ｖ＾_Ａは、Ｂ（シュートスルー電流）の場合およびＣ（ダイオード導通）の場合よりも実質的に小さい。このように、曲線Ａは、最小値および最大値の観点において、小さなＶ＾_Ａ、およびＴ_２の順方向電圧とダイオードＤ_２の順方向電圧の間に位置するＶ_{ｍｉｎ，Ａ}を特徴としている。

制御器２６の第１の実施形態においては、Ｔ_２のターンオフ後に、自己調整する電圧Ｖ_Ｔ２の最大値が、測定される。制御は、値Ｖ＾_Ｔ２が最小値へと制御されるように設計されており、この最小値は、例えば、図７の曲線Ａに対応することができる。この制御により生じる問題は、Ｖ＾_Ｔ２の値の増加であり、これは、早すぎるタイミング（シュートスルー電流、曲線Ｂ）または遅すぎるタイミング（ダイオード導通、曲線Ｃ）に起因するかどうか、容易に決定することができない。しかしながら、この問題は、常に１つの側から最適のタイミング（Ｖ＾_Ｔ２の最小値）に近づけることにより対処することができる。よって、図２に示すように、タイミングは最初に、例えば、むだ時間Δｔ２と共に開始することができる。前記むだ時間は、Ｖ＾_Ｔ２が最小値に達するまで、徐々に減少される。

第２の好適な実施形態において、Ｔ_２のターンオフ後のＶ＾_Ｔ２の電圧変化を、自己調整する最小値に関して考察する。図７に関連して説明したように、曲線Ａ、ＢおよびＣは、Ｔ_２のターンオフ後に得られるＶ_Ｔ２の最小値によって明確に区別することができる。制御は、Ｖ_Ｔ２の最小値を、Ｄ_２の順方向電圧（Ｖ_{ｍｉｎ，Ｃ}）とＴ_２の順方向電圧（Ｖ_{ｍｉｎ，Ｂ}）の間に位置する、固定値Ｖ_{ｍｉｎ，Ａ}へと調整することを目的としている。ＭＯＳＦＥＴが使用される場合、制御は、例えば−０．３Ｖの、Ｖ_{ｍｉｎ，Ａ}の所定値を目的とすることもできる。前記値より高いＶ_{Ｔ２ｍｉｎ}の値（シュートスルー電流の徴候）が得られた場合、タイミングを、Ｔ_１が後でターンオンされるように切り換える。前記所定値よりも下のＶ_{Ｔ２ｍｉｎ}の値（ダイオード導通の徴候）が得られた場合、タイミングを、Ｔ_１がより早くターンオンされるように切り換える。

上に示した制御２６の２つの実施形態は、例示を目的としている。一方で、図７に質的に表わされた電圧Ｖ_Ｔ２の変化は、シュートスルー電流またはダイオード導通が起こるかどうかを決定するために、異なる方法で測定することができる。他方で、電流Ｉ_Ｔ２などの、回路１０の他の電気量を検出することもでき、このようにして得られたデータから、動作に関する結論を導くことができる。あるいは、Ｖ_Ｔ２の曲線変化を評価するための上述の基準を組み合わせて、確かな判断を行うこともできる。

具体的な制御を実施する場合、制御器２６は、ターンオンされた後、最初に、むだ時間（図３）と共に駆動動作が行われるように動作する。各スイッチング期間Ｔにおいて、回路２０の電気量は、上述したように測定される。１つまたは複数のスイッチング期間における前記測定に基づいて、その後の（またはその後の１つの）スイッチング期間におけるタイミングの特定値が、上述の制御により設定される。この制御は、ターンオン後、最初に大きなむだ時間から開始して、所望の結果、すなわちＴ_２からＴ_１への直接のコミュテーションを伴う最適なタイミングが得られるまで、前記むだ時間を減少させる。この制御の結果は、おそらく、マイナスの継続時間、すなわち短い重複期間Δｔ_{ｏｖｅｒｌａｐ}のむだ時間範囲において達成されるであろう。タイミングは、より一層制御され、動作条件の変化、例えば負荷の変化が、急速な反応をトリガする。

本発明の第３の実施形態においては、第１スイッチング素子Ｔ_１は、ターンオン後の保護期間に、減少されたゲート電圧で駆動される。適切に減少されたゲート電圧で駆動されることにより、ＭＯＳＦＥＴを流れる電流を、最大値に限定することができる。しかしながら、この限定が有効になった場合、すなわち、低いゲート電圧なしに、最大値に対応する電流よりも高い電流が流れた場合、ＭＯＳＦＥＴにおいて、増加する電圧降下および対応する高い電力消失が発生する。したがって、本発明の第３の実施形態では、第１スイッチング素子Ｔ_１を通る結果としての最大電流が、公称動作の間にＴ_ｉを流れる電流Ｉ_Ｎｅｎｎよりも高くなるようなゲート電圧での駆動が提案される。したがって、この種の駆動は、シュートスルー電流に関連して発生する電流Ｉ_Ｔ１の増加を限定する役割を果たす。

図８に、対応する駆動が質的に示されている。Ｔ_１のターンオン時点を含む、短い期間Δｔｐにおいて、第１スイッチング素子Ｔ_１のゲート電圧Ｖ_Ｇ１は、最大値には設定されておらず、減少値Ｖ_Ｇ１，ｐにのみ設定されている。この値Ｖ_Ｇ１，ｐは、高くなるように選択されているので、最大で公称電流Ｉ_Ｎｅｎｎに達することが可能な、よって指定されたしきい値Ｉ_Ｔ１，ｐより下の電流Ｉ_Ｔ２が、影響を受けず、変化した駆動は、図８に示される通常動作への影響を持たない。

しかしながら、図９に示すような、より長い重複期間Δｔ_{ｏｖｅｒｌａｐ}が、大きなシュートスルー電流を発生させた場合、このシュートスルー電流は、減少されたゲート電圧Ｕ_Ｇ１，ｐによって指定された最大値Ｉ_Ｔ１，ｐに限定される。その結果、Ｔ_１に大きな損失が生じる。しかしながら、対応する過度の電流により生じる破壊のリスクは、もはや存在しない。

Ｉ_Ｔ１，ｐの値は、限定が有効となることが可能な限り少ないように指定される。Ｉ_Ｔ１，ｐは、例えば、コンバータ回路の出力において公称電流Ｉ_Ｎｅｎｎの２倍になるように設定することができる。この場合、第３の実施形態に係る駆動は、保護メカニズムとして機能し、上述の制御が、例えば負荷変更または他の効果のために、過剰な電流を効果的に防止できない場合に、回路を破壊から保護する。

しかしながら、Ｉ_Ｔ１，ｐのより低い値を、例えば公称電流Ｉ_Ｎｅｎｎのほぼ１．２〜１．５倍に設定することも可能である。これは、過剰な電流による損傷からの保護に加えて、例えば、Ｖ_ｔ２の振動の振幅を減少させ、よって電磁的影響の放射を減少させることを可能にする。

上述した本発明の実施形態は、同期バックコンバータを参照して説明した。しかしながら、駆動のモード、制御方法および電流の限定は、他のコンバータトポロジー（図１ｂ〜図１ｄ）における任意の所望の組合せに適用することもできる。すべてのトポロジーにおいて、スイッチの駆動を設定する制御器２６は、一方で、既知の方法で出力電圧を制御することができ、他方で、スイッチング損失が最小となるように、スイッチングのタイミングを設定することもできる。

図１ａは、同期バックコンバータの基本配線図を示している。 図１ｂは、同期ブーストコンバータの基本配線図を示している。 図１ｃは、同期バック−ブーストコンバータの基本スイッチング図を示している。 図１ｄは、同期アップ／ダウンコンバータの基本配線図を示している。 図２は、図１ａに示されるバックコンバータの実施形態の配線図を示している。 図３は、（従来技術に係る）むだ時間を有する駆動における、図２の回路の電流および電圧の変化を表わす概略図を示している。 図４は、理想的な重複時間を有する駆動における、図２に示される回路の電流および電圧の変化を表わす模式図を示している。 図５は、図４の第２遷移を拡大して示している。 図６は、長すぎる重複期間と共に、シュートスルー電流の存在下で駆動が行われる、図２に示される回路の電流および電圧の変化を表わす模式図を示している。 図７は、図２に示される第２スイッチング素子を横断する電圧の変化を表わす概略図を示している。 図８は、より低いゲート電圧で駆動が行われる、図１に示される回路の電流および電圧の変化を表わす概略図を示している。 図９は、より小さいゲート電圧によって駆動が行われ、かつ、シュートスルー電流が限定されている、図１に示される回路の電流および電圧の変化を表わす概略図を示している。

Claims (11)

1. 少なくとも、第１スイッチング素子と、第２スイッチング素子と、誘導素子と、を備え、
   電流が、前記誘導素子を流れるように、前記スイッチング素子を交互にスイッチする、制御デバイスが設けられ、
   少なくとも、前記第２スイッチング素子に、フリーホイーリングダイオードが設けられ、前記フリーホイーリングダイオードは、前記第１スイッチング素子のターンオフ後に、前記誘導素子を流れる前記電流を導通することが可能であり、
   前記制御デバイスは、前記第２スイッチング素子から前記第１スイッチング素子へのスイッチングの際に、シュートスルー電流が発生するかどうか、または前記フリーホイーリングダイオードが導通状態であるかどうか、を判定することにより、前記スイッチング素子を駆動するタイミングを制御し、
   シュートスルー電流の場合は、前記第１スイッチング素子のターンオンが、前記第２スイッチング素子のターンオフの時点に対し、後に起こるように、駆動が切り換えられ、
   前記フリーホイーリングダイオードが導通状態である場合には、前記第１スイッチング素子のターンオンが、前記第２スイッチング素子のターンオフの時点に対し、より早く起こるように、駆動が切り換えられる、ことを特徴とするコンバータ回路。
2. 前記スイッチング素子は、重複期間の間に、同時に導通するように駆動され、
   前記制御デバイスは、前記重複期間の継続時間を、シュートスルー電流が発生するかどうか、または前記フリーホイーリングダイオードが導通状態であるかどうか、の判定に関連して制御し、
   シュートスルー電流の場合は、前記重複期間の継続時間を減少させ、
   前記フリーホイーリングダイオードが導通状態である場合は、前記重複期間の継続時間を増加させる、ことを特徴とする請求項１に記載のコンバータ回路。
3. 前記制御デバイスは、前記第２スイッチング素子を横断する電圧を測定するための手段を備え、前記電圧は、少なくとも前記第２スイッチング素子のターンオフ後に測定され、
   シュートスルー電流が発生するかどうか、または前記フリーホイーリングダイオードが導通状態であるかどうかを、前記電圧変化によって判定する、ことを特徴とする請求項１または請求項２に記載のコンバータ回路。
4. 前記第２スイッチング素子は、ハウジング内のＭＯＳＦＥＴであり、
   すくなくとも、ドレイン、ソースおよびゲートの接続線が、前記ハウジングから外部へと導出されており、
   前記ドレインと前記ソースの間の、前記電圧を測定するための、１つまたは複数の追加的な測定ラインが設けられている、ことを特徴とする請求項３に記載のコンバータ回路。
5. 前記第２スイッチング素子のターンオフ後に得られる振動電圧のピーク値が、測定され、
   前記スイッチング素子の駆動のタイミングを、前記ピーク値が最小となるように、設定する、ことを特徴とする請求項３または請求項４に記載のコンバータ回路。
6. 前記第２スイッチング素子を横断する前記電圧の最小値が、測定され、
   前記スイッチング素子を駆動するタイミングを、前記最小値が前記第２スイッチング素子の順方向電圧と前記フリーホイーリングダイオードの順方向電圧の間に位置するように、設定する、ことを特徴とする請求項３または請求項４に記載のコンバータ回路。
7. 前記制御デバイスは、前記コンバータ回路のすくなくとも１つの電気量を測定するための手段を備え、
   少なくとも第１スイッチング期間の間に、少なくとも１回の測定が行われ、
   前記測定を使用して、第２スイッチング期間における、前記スイッチング素子を駆動するタイミングを設定する、ことを特徴とする請求項１ないし請求項６のいずれかに記載のコンバータ回路。
8. 動作の開始において、前記第２スイッチング素子から前記第１スイッチング素子へのスイッチングの際に、前記第２スイッチング素子のターンオフと、前記第１スイッチング素子のターンオンとの間に、むだ時間をおく、ことを特徴とする請求項１ないし請求項７のいずれかに記載のコンバータ回路。
9. 前記第２スイッチング素子から、前記第１スイッチング素子へのスイッチングの際に、
   前記第１スイッチング素子は、少なくとも前記第２スイッチング素子のターンオフまで継続する保護期間にわたって、前記第１スイッチング素子を通る電流が、しきい値を超えることができないように駆動され、
   前記しきい値は、前記コンバータ回路の公称出力電流より上にある、ことを特徴とする請求項１ないし請求項８のいずれかに記載のコンバータ回路。
10. 請求項１ないし請求項９のいずれかに記載のコンバータ回路のための駆動装置であって、
    少なくとも第１スイッチング素子と第２スイッチング素子を、交互に駆動するためのデバイスと、
    シュートスルー電流が発生するかどうか、またはフリーホイーリングダイオードが導通状態であるかどうか、を判定するためのデバイスと、を備え、
    前記第２スイッチング素子から前記第１スイッチング素子へのスイッチングの際に、前記スイッチング素子を駆動するタイミングを制御して、
    シュートスルー電流の場合は、前記第１スイッチング素子のターンオンが、前記第２スイッチング素子のターンオフの時点に対し、後に起こるように、駆動が切り換えられ、
    前記フリーホイーリングダイオードが導通状態である場合には、駆動を、前記第１スイッチング素子のターンオンが、前記第２スイッチング素子のターンオフの時点に対し、より早く起こるように、駆動が切り換えられる、ことを特徴とする駆動装置。
11. 第１および第２スイッチング素子を有する、少なくとも１つのハーフブリッジを備え、少なくとも前記第２スイッチング素子に、フリーホイーリングダイオードが設けられたコンバータスイッチ、の駆動方法であって、
    前記第２スイッチング素子から前記第１スイッチング素子へのスイッチングの際に、前記スイッチング素子のスイッチングのタイミングを制御し、
    前記フリーホイーリングダイオードが導通状態であるかどうか、またはシュートスルー電流が発生するかどうかを判定し、
    シュートスルー電流の場合には、前記第１スイッチング素子のターンオンが、前記第２スイッチング素子のターンオフの時点に対し、後に起こり、
    前記フリーホイーリングダイオードが導通状態である場合には、前記第１スイッチング素子のターンオンが、前記第２スイッチング素子のターンオフの時点に対し、より早く起こる、ことを特徴とする駆動方法。

Images