JPH0648825B2 - 通信インターフエイス - Google Patents
通信インターフエイスInfo
- Publication number
- JPH0648825B2 JPH0648825B2 JP1318989A JP31898989A JPH0648825B2 JP H0648825 B2 JPH0648825 B2 JP H0648825B2 JP 1318989 A JP1318989 A JP 1318989A JP 31898989 A JP31898989 A JP 31898989A JP H0648825 B2 JPH0648825 B2 JP H0648825B2
- Authority
- JP
- Japan
- Prior art keywords
- start bit
- reception
- signal
- clock
- reception signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、２線式伝送において、逆接続しても正常な通
信を可能とする通信インターフェイスに関するものであ
る。
信を可能とする通信インターフェイスに関するものであ
る。
最近、建物，ビルディング，プラント等の各種システム
において、第３図に示すように、親局１より伸びた２線
式の伝送線Ｌ１，Ｌ２に通信インターフェイス２を接続
し、通信インターフェイス２にて、伝送線Ｌ１，Ｌ２を
介して親局１よりマンチェスターコードにて供与される
受信々号を、その受信々号に対して所定のロックタイミ
ングで発生する受信クロックを再生することにより、そ
の受信クロックの例えば立ち上がりエッジ毎に読み取っ
てコード化し、この読み取った受信コードに基づき各種
の制御を行なうようにしたものがある。
において、第３図に示すように、親局１より伸びた２線
式の伝送線Ｌ１，Ｌ２に通信インターフェイス２を接続
し、通信インターフェイス２にて、伝送線Ｌ１，Ｌ２を
介して親局１よりマンチェスターコードにて供与される
受信々号を、その受信々号に対して所定のロックタイミ
ングで発生する受信クロックを再生することにより、そ
の受信クロックの例えば立ち上がりエッジ毎に読み取っ
てコード化し、この読み取った受信コードに基づき各種
の制御を行なうようにしたものがある。
しかしながら、上述した従来の通信インターフェイスに
よると、伝送線Ｌ１，Ｌ２に対して図示点線で示す如く
通信インターフェイス２を逆接続した場合、受信々号の
「Ｌ」，「Ｈ」レベルが反転してしまうので、正しい受
信コードを得ることができないという問題があった。
よると、伝送線Ｌ１，Ｌ２に対して図示点線で示す如く
通信インターフェイス２を逆接続した場合、受信々号の
「Ｌ」，「Ｈ」レベルが反転してしまうので、正しい受
信コードを得ることができないという問題があった。
すなわち、２線式の伝送線に対する通信インターフェイ
スの接続工事の煩雑さを解消するためには、その極性に
関係なく接続してもよいことが望ましく、すなわち逆接
続しても正常な通信を行い得ることが望ましく、従来の
通信インターフェイスではこのような逆接続ができない
点で、接続工事が煩雑となるものであった。
スの接続工事の煩雑さを解消するためには、その極性に
関係なく接続してもよいことが望ましく、すなわち逆接
続しても正常な通信を行い得ることが望ましく、従来の
通信インターフェイスではこのような逆接続ができない
点で、接続工事が煩雑となるものであった。
本発明はこのような課題を解決するためになされたもの
で、２線式の伝送線を介して供与される受信々号を入力
としその受信々号に対して所定のロックタイミングで発
生する受信クロックを再生する受信クロック再生手段
と、受信々号を入力としその受信々号の上記伝送線に対
する正接続時において規定されるスタートビットを検出
する第１のスタートビット検出手段と、受信々号を入力
としその受信々号の上記伝送線に対する逆接続時におい
て規定されるスタートビットを検出する第２のスタート
ビット検出手段とを設け、第２のスタートビット検出手
段によりスタートビットが検出された場合、以降の受信
々号を反転出力して受信データとすると共に、以降の受
信クロックの位相を１８０°ずらすようにしたものであ
る。
で、２線式の伝送線を介して供与される受信々号を入力
としその受信々号に対して所定のロックタイミングで発
生する受信クロックを再生する受信クロック再生手段
と、受信々号を入力としその受信々号の上記伝送線に対
する正接続時において規定されるスタートビットを検出
する第１のスタートビット検出手段と、受信々号を入力
としその受信々号の上記伝送線に対する逆接続時におい
て規定されるスタートビットを検出する第２のスタート
ビット検出手段とを設け、第２のスタートビット検出手
段によりスタートビットが検出された場合、以降の受信
々号を反転出力して受信データとすると共に、以降の受
信クロックの位相を１８０°ずらすようにしたものであ
る。
したがってこの発明によれば、スタートビットの検出後
において、正接続時の受信データと逆接続時の受信デー
タとが合致するものとなり、かつ正接続時の受信データ
に対する受信クロックの発生タイミングと逆接続時の受
信データに対する受信クロックの発生タイミングとが合
致するものとなる。
において、正接続時の受信データと逆接続時の受信デー
タとが合致するものとなり、かつ正接続時の受信データ
に対する受信クロックの発生タイミングと逆接続時の受
信データに対する受信クロックの発生タイミングとが合
致するものとなる。
以下、本発明に係る通信インターフェイスを詳細に説明
する。
する。
第１図はこの通信インターフェイスにおいてその要部を
なす無極性通信回路の一実施例を示すブロック回路構成
図である。同図において、１１は入力端子１０-1に供与
される親局からの受信々号を入力としその受信々号に対
して所定のロックタイミングで発生する受信クロックを
発生するＤＰＬＬ（ディジタル・フェーズ・ロック・ル
ープ）、１２はＤＰＬＬ１１の再生する受信クロックお
よび入力端子１０-1に供与される親局からの受信々号を
入力としその受信々号に対して所定のロックタイミング
で発生する受信クロックを再生するＤＰＬＬ（ディジタ
ル・フェーズ・ロック・ループ）、１２はＤＰＬＬ１１
の再生する受信クロックおよび入力端子１０-1に供与さ
れる親局からの受信々号を入力とし、その受信々号の伝
送線に対する正接続時において規定されるスタートビッ
トを検出する第１のスタートビット検出回路、１３はＤ
ＰＬＬ１１の再生する受信クロックおよび入力端子１０
-1に供与される親局からの受信々号を入力とし、その受
信々号の伝送線に対する逆接続時において規定されるス
タートビットを検出する第２のスタートビット検出回
路、１４は入力端子１０-1に供与される親局からの受信
々号を入力とし第２のスタートビット検出回路１３の送
出するスタートビット検出信号に促されて以降の受信々
号を反転出力する反転回路、１１-1は第２のスタートビ
ット検出回路１３の送出するスタートビット検出信号に
促されてＤＰＬＬ１１の再生する以降の受信クロックの
位相を１８０°ずらす位相調整回路であり、反転回路１
４を通過する受信々号は受信データとして出力端子１０
-2に出現し、ＤＰＬＬ１１の再生する受信クロックは出
力端子１０-3に出現し、第１のスタートビット検出回路
１２および第２のスタートビット検出回路１３の送出す
るスタートビット検出信号は、オアゲート１５を介して
出力端子１０-4に出現するものとして構成されている。
なす無極性通信回路の一実施例を示すブロック回路構成
図である。同図において、１１は入力端子１０-1に供与
される親局からの受信々号を入力としその受信々号に対
して所定のロックタイミングで発生する受信クロックを
発生するＤＰＬＬ（ディジタル・フェーズ・ロック・ル
ープ）、１２はＤＰＬＬ１１の再生する受信クロックお
よび入力端子１０-1に供与される親局からの受信々号を
入力としその受信々号に対して所定のロックタイミング
で発生する受信クロックを再生するＤＰＬＬ（ディジタ
ル・フェーズ・ロック・ループ）、１２はＤＰＬＬ１１
の再生する受信クロックおよび入力端子１０-1に供与さ
れる親局からの受信々号を入力とし、その受信々号の伝
送線に対する正接続時において規定されるスタートビッ
トを検出する第１のスタートビット検出回路、１３はＤ
ＰＬＬ１１の再生する受信クロックおよび入力端子１０
-1に供与される親局からの受信々号を入力とし、その受
信々号の伝送線に対する逆接続時において規定されるス
タートビットを検出する第２のスタートビット検出回
路、１４は入力端子１０-1に供与される親局からの受信
々号を入力とし第２のスタートビット検出回路１３の送
出するスタートビット検出信号に促されて以降の受信々
号を反転出力する反転回路、１１-1は第２のスタートビ
ット検出回路１３の送出するスタートビット検出信号に
促されてＤＰＬＬ１１の再生する以降の受信クロックの
位相を１８０°ずらす位相調整回路であり、反転回路１
４を通過する受信々号は受信データとして出力端子１０
-2に出現し、ＤＰＬＬ１１の再生する受信クロックは出
力端子１０-3に出現し、第１のスタートビット検出回路
１２および第２のスタートビット検出回路１３の送出す
るスタートビット検出信号は、オアゲート１５を介して
出力端子１０-4に出現するものとして構成されている。
次に、このように構成された無極性通信回路１０の動作
について、第２図のタイムチャートを参照しながら説明
する。
について、第２図のタイムチャートを参照しながら説明
する。
例えば、今、第３図に示すように、この無極性通信回路
１０を備えた通信インターフェイス２′が、伝送線
Ｌ１，Ｌ２に対して正接続されているものとする。この
とき、伝送線Ｌ１，Ｌ２を介してマンチェスターコード
にて親局１より第２図(a)に示すような受信々号が入力
端子１０-1へ供与されるものとすると、この受信々号に
対し所定のロックタイミングで発生する受信クロック
が、ＤＰＬＬ１１にて同図(b)に示すように再生され
る。この再生された受信クロックは出力端子１０-3に出
現すると共に、第１のスタートビット検出回路１２およ
び第２のスタートビット検出回路１３へ供与される。第
１のスタートビット検出回路１２および第２のスタート
ビット検出回路１３では、入力される受信クロックの立
ち上がりエッジ毎に、入力端子１０-1を介して供与され
る受信々号の「Ｌ」，「Ｈ」レベルを調べる。この場
合、通信インターフェイス２′が伝送線Ｌ１，Ｌ２に対
して正接続されていることから、その受信々号の供与領
域IIにて、第１のスタートビット検出回路１２が規定の
スタートビットを検出する。すなわち、第１のスタート
ビット検出回路１２が第２図(f)に示すｔ１点にて
「Ｈ」レベルのスタートビット検出信号を送出し、この
スタートビット検出信号がオアゲート１５を介して出力
端子１０-4に出現するものとなる。一方、入力端子１０
-1に供与された受信々号は反転回路１４へ与えられる
が、この場合、第２のスタートビット検出回路１３から
はスタートビット検出信号が送出されないので、供与さ
れた受信々号は反転回路１４にて反転されることなく通
過し、受信データとして出力端子１０-2に出現する。
１０を備えた通信インターフェイス２′が、伝送線
Ｌ１，Ｌ２に対して正接続されているものとする。この
とき、伝送線Ｌ１，Ｌ２を介してマンチェスターコード
にて親局１より第２図(a)に示すような受信々号が入力
端子１０-1へ供与されるものとすると、この受信々号に
対し所定のロックタイミングで発生する受信クロック
が、ＤＰＬＬ１１にて同図(b)に示すように再生され
る。この再生された受信クロックは出力端子１０-3に出
現すると共に、第１のスタートビット検出回路１２およ
び第２のスタートビット検出回路１３へ供与される。第
１のスタートビット検出回路１２および第２のスタート
ビット検出回路１３では、入力される受信クロックの立
ち上がりエッジ毎に、入力端子１０-1を介して供与され
る受信々号の「Ｌ」，「Ｈ」レベルを調べる。この場
合、通信インターフェイス２′が伝送線Ｌ１，Ｌ２に対
して正接続されていることから、その受信々号の供与領
域IIにて、第１のスタートビット検出回路１２が規定の
スタートビットを検出する。すなわち、第１のスタート
ビット検出回路１２が第２図(f)に示すｔ１点にて
「Ｈ」レベルのスタートビット検出信号を送出し、この
スタートビット検出信号がオアゲート１５を介して出力
端子１０-4に出現するものとなる。一方、入力端子１０
-1に供与された受信々号は反転回路１４へ与えられる
が、この場合、第２のスタートビット検出回路１３から
はスタートビット検出信号が送出されないので、供与さ
れた受信々号は反転回路１４にて反転されることなく通
過し、受信データとして出力端子１０-2に出現する。
これに対し、通信インターフェイス２′が伝送線Ｌ１，
Ｌ２に対して逆接続されたとすると、親局１より供与さ
れる受信々号は正接続時の場合に対し反転した信号、す
なわち第２図(c)に示すような信号として入力端子１０-
1へ与えられる。そして、この供与される受信々号に対
し所定のロックタイミングで発生する受信クロックが、
ＤＰＬＬ１１にて同図(d)に示すように再生される。こ
の再生された受信クロックは出力端子１０-3に出現する
と共に、第１のスタートビット検出回路１２および第２
のスタートビット検出回路１３へ供与される。第１のス
タートビット検出回路１２および第２のスタートビット
検出回路１３では、入力される受信クロックの立ち上が
りエッジ毎に、入力端子１０-1を介して供与される受信
々号の「Ｌ」，「Ｈ」レベルを調べる。この場合、通信
インターフェイス２′が伝送線Ｌ１，Ｌ２に対して逆接
続されていることから、その受信々号の供与領域IIに
て、第２のスタートビット検出回路１３が規定のスター
トビットを検出する。すなわち、第２のスタートビット
検出回路１３が第２図(g)に示すｔ１点にて「Ｈ」レベ
ルのスタートビット検出信号を送出し、このスタートビ
ット検出信号が、オアゲート１５を介して出力端子１０
-4に出現すると共に、反転回路１４およびＤＰＬＬ１１
における位相調整回路１１-1へ供与されるものとなる。
そして、反転回路１４は第２のスタートビット検出回路
１３の送出するスタートビット検出信号に促されて、以
降の受信々号を第２図(e)に示す如く反転出力し、出力
端子１０-2に生ずる受信データとする。また、位相調整
回路１１-1は第２のスタートビット検出回路１３の送出
するスタートビット検出信号に促されて、ＤＰＬＬ１１
の再生する以降の受信クロックの位相を第２図(d)に示
す如く１８０°ずらす。
Ｌ２に対して逆接続されたとすると、親局１より供与さ
れる受信々号は正接続時の場合に対し反転した信号、す
なわち第２図(c)に示すような信号として入力端子１０-
1へ与えられる。そして、この供与される受信々号に対
し所定のロックタイミングで発生する受信クロックが、
ＤＰＬＬ１１にて同図(d)に示すように再生される。こ
の再生された受信クロックは出力端子１０-3に出現する
と共に、第１のスタートビット検出回路１２および第２
のスタートビット検出回路１３へ供与される。第１のス
タートビット検出回路１２および第２のスタートビット
検出回路１３では、入力される受信クロックの立ち上が
りエッジ毎に、入力端子１０-1を介して供与される受信
々号の「Ｌ」，「Ｈ」レベルを調べる。この場合、通信
インターフェイス２′が伝送線Ｌ１，Ｌ２に対して逆接
続されていることから、その受信々号の供与領域IIに
て、第２のスタートビット検出回路１３が規定のスター
トビットを検出する。すなわち、第２のスタートビット
検出回路１３が第２図(g)に示すｔ１点にて「Ｈ」レベ
ルのスタートビット検出信号を送出し、このスタートビ
ット検出信号が、オアゲート１５を介して出力端子１０
-4に出現すると共に、反転回路１４およびＤＰＬＬ１１
における位相調整回路１１-1へ供与されるものとなる。
そして、反転回路１４は第２のスタートビット検出回路
１３の送出するスタートビット検出信号に促されて、以
降の受信々号を第２図(e)に示す如く反転出力し、出力
端子１０-2に生ずる受信データとする。また、位相調整
回路１１-1は第２のスタートビット検出回路１３の送出
するスタートビット検出信号に促されて、ＤＰＬＬ１１
の再生する以降の受信クロックの位相を第２図(d)に示
す如く１８０°ずらす。
ここで、そのスタートビットの検出後において、正接続
時の受信データと逆接続時の受信データとを比較してみ
るに、その受信データは両者とも合致している。また、
そのスタートビットの検出後において、正接続時の受信
データに対する受信クロックの発生タイミングと、逆接
続時の受信データに対する受信クロックの発生タイミン
グとを比較してみるに、その発生タイミングは両者とも
合致している。
時の受信データと逆接続時の受信データとを比較してみ
るに、その受信データは両者とも合致している。また、
そのスタートビットの検出後において、正接続時の受信
データに対する受信クロックの発生タイミングと、逆接
続時の受信データに対する受信クロックの発生タイミン
グとを比較してみるに、その発生タイミングは両者とも
合致している。
すなわち、本実施例による無極性通信回路１０によれ
ば、伝送線Ｌ１，Ｌ２に対して通信インターフェイス
２′を逆接続したとしても、スタートビットを検出した
後は、正接続時と同一の正しい受信コードを得ることが
でき、伝送線Ｌ１，Ｌ２に対する通信インターフェイス
２′の接続工事の煩雑さを解消することができるように
なる。
ば、伝送線Ｌ１，Ｌ２に対して通信インターフェイス
２′を逆接続したとしても、スタートビットを検出した
後は、正接続時と同一の正しい受信コードを得ることが
でき、伝送線Ｌ１，Ｌ２に対する通信インターフェイス
２′の接続工事の煩雑さを解消することができるように
なる。
以上説明したように本発明による通信インターフェイス
によると、２線式の伝送線を介して供与される受信々号
を入力としその受信々号に対して所定のロックタイミン
グで発生する受信クロックを再生する受信クロック再生
手段と、受信々号を入力としその受信々号の上記伝送線
に対する正接続時において規定されるスタートビットを
検出する第１のスタートビット検出手段と、受信々号を
入力としその受信々号の上記伝送線に対する逆接続時に
おいて規定されるスタートビットを検出する第２のスタ
ートビット検出手段とを設け、第２のスタートビット検
出手段によりスタートビットが検出された場合、以降の
受信々号を反転出力して受信データとすると共に、以降
の受信クロックの位相を１８０°ずらすようにしたの
で、スタートビットの検出後において、正接続時の受信
データと逆接続時の受信データとが合致するものとな
り、かつ正接続時の受信データに対する受信クロックの
発生タイミングと逆接続時の受信データに対する受信ク
ロックの発生タイミングとが合致するものとなり、逆接
続したとしても正常な通信を可能として、伝送線に対す
る接続工事の煩雑さを解消することができるようにな
る。
によると、２線式の伝送線を介して供与される受信々号
を入力としその受信々号に対して所定のロックタイミン
グで発生する受信クロックを再生する受信クロック再生
手段と、受信々号を入力としその受信々号の上記伝送線
に対する正接続時において規定されるスタートビットを
検出する第１のスタートビット検出手段と、受信々号を
入力としその受信々号の上記伝送線に対する逆接続時に
おいて規定されるスタートビットを検出する第２のスタ
ートビット検出手段とを設け、第２のスタートビット検
出手段によりスタートビットが検出された場合、以降の
受信々号を反転出力して受信データとすると共に、以降
の受信クロックの位相を１８０°ずらすようにしたの
で、スタートビットの検出後において、正接続時の受信
データと逆接続時の受信データとが合致するものとな
り、かつ正接続時の受信データに対する受信クロックの
発生タイミングと逆接続時の受信データに対する受信ク
ロックの発生タイミングとが合致するものとなり、逆接
続したとしても正常な通信を可能として、伝送線に対す
る接続工事の煩雑さを解消することができるようにな
る。
第１図は本発明に係る通信インターフェイスにおいてそ
の要部をなす無極性通信回路の一実施例を示すブロック
回路構成図、第２図はこの無極性通信回路の動作を説明
するためのタイムチャート、第３図は従来および本発明
に係る通信インターフェイスの２線式伝送線への接続状
態を示す図である。 Ｌ１，Ｌ２……伝送線、２′……通信インターフェイ
ス、１０……無極性通信回路、１１……ＤＰＬＬ、１１
-1……位相調整回路、１２……第１のスタートビット検
出回路、１３……第２のスタートビット検出回路、１４
……反転回路。
の要部をなす無極性通信回路の一実施例を示すブロック
回路構成図、第２図はこの無極性通信回路の動作を説明
するためのタイムチャート、第３図は従来および本発明
に係る通信インターフェイスの２線式伝送線への接続状
態を示す図である。 Ｌ１，Ｌ２……伝送線、２′……通信インターフェイ
ス、１０……無極性通信回路、１１……ＤＰＬＬ、１１
-1……位相調整回路、１２……第１のスタートビット検
出回路、１３……第２のスタートビット検出回路、１４
……反転回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 勝亦 敦 神奈川県藤沢市川名１丁目12番２号 山武 ハネウエル株式会社藤沢工場内 (72)発明者 木村 徹男 東京都渋谷区幡ケ谷１丁目11番６号 ニツ タン株式会社内 (72)発明者 岸村 勝弘 東京都渋谷区幡ケ谷１丁目11番６号 ニツ タン株式会社内 (72)発明者 大内 浩司 東京都渋谷区幡ケ谷１丁目11番６号 ニツ タン株式会社内 (72)発明者 雨宮 秀人 東京都渋谷区幡ケ谷１丁目11番６号 ニツ タン株式会社内 (56)参考文献 特開 昭60−106253（ＪＰ，Ａ) 特開 平１−288133（ＪＰ，Ａ)
Claims (1)
- 【請求項１】２線式の伝送線を介して供与される受信々
号を入力としその受信々号に対して所定のロックタイミ
ングで発生する受信クロックを再生する受信クロック再
生手段と、 前記受信々号を入力としその受信々号の前記伝送線に対
する正接続時において規定されるスタートビットを検出
する第１のスタートビット検出手段と、 前記受信々号を入力としその受信々号の前記伝送線に対
する逆接続時において規定されるスタートビットを検出
する第２のスタートビット検出手段と、 前記受信々号を入力とし、前記第２のスタートビット検
出手段によりスタートビットが検出された場合、以降の
前記受信々号を反転出力して受信データとする受信々号
反転手段と、 前記第２のスタートビット検出手段によりスタートビッ
トが検出された場合、以降の前記受信クロックの位相を
１８０°ずらす位相調整手段と を備えてなる通信インターフェイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1318989A JPH0648825B2 (ja) | 1989-12-11 | 1989-12-11 | 通信インターフエイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1318989A JPH0648825B2 (ja) | 1989-12-11 | 1989-12-11 | 通信インターフエイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03192853A JPH03192853A (ja) | 1991-08-22 |
| JPH0648825B2 true JPH0648825B2 (ja) | 1994-06-22 |
Family
ID=18105251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1318989A Expired - Lifetime JPH0648825B2 (ja) | 1989-12-11 | 1989-12-11 | 通信インターフエイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648825B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2947074B2 (ja) * | 1994-06-02 | 1999-09-13 | 岩崎通信機株式会社 | フレーム同期検出回路 |
| JP5979517B1 (ja) * | 2015-10-22 | 2016-08-24 | パナソニックＩｐマネジメント株式会社 | 子機、親機、モニタおよび通信方法 |
| JP6176507B1 (ja) * | 2016-06-24 | 2017-08-09 | パナソニックＩｐマネジメント株式会社 | ドアホンシステムおよび通信方法 |
| JP6226211B1 (ja) * | 2016-06-30 | 2017-11-08 | パナソニックＩｐマネジメント株式会社 | ドアホンシステムおよびその通信方法 |
| JP5979518B1 (ja) * | 2015-11-24 | 2016-08-24 | パナソニックＩｐマネジメント株式会社 | 子機、親機、モニタおよび通信方法 |
| JP5979520B1 (ja) * | 2015-12-03 | 2016-08-24 | パナソニックＩｐマネジメント株式会社 | 子機、親機、モニタおよび通信方法 |
| JP6531991B2 (ja) * | 2016-02-05 | 2019-06-19 | パナソニックＩｐマネジメント株式会社 | 子機、親機、モニタおよび通信方法 |
| JP6531992B2 (ja) * | 2016-04-25 | 2019-06-19 | パナソニックＩｐマネジメント株式会社 | 子機、親機、モニタおよび通信方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60106253A (ja) * | 1983-11-15 | 1985-06-11 | Fujitsu Ltd | デイジタル信号受信回路 |
| JPH01288133A (ja) * | 1988-05-16 | 1989-11-20 | Mitsubishi Heavy Ind Ltd | 信号伝送装置 |
-
1989
- 1989-12-11 JP JP1318989A patent/JPH0648825B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03192853A (ja) | 1991-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1083225A (en) | Apparatus for establishing communication between a first radio transmitter and receiver and a second radio transmitter and receiver | |
| US4805197A (en) | Method and apparatus for recovering clock information from a received digital signal and for synchronizing that signal | |
| JPS60217734A (ja) | マンチエスタデコ−ダ | |
| US5040193A (en) | Receiver and digital phase-locked loop for burst mode data recovery | |
| US4606050A (en) | System for detecting and recovering a transmitted signal | |
| JP2701789B2 (ja) | 全２重伝送回路 | |
| JPH0648825B2 (ja) | 通信インターフエイス | |
| US3903504A (en) | Binary phase digital decoding system | |
| JP2867814B2 (ja) | デジタルデータ受信回路 | |
| JP3058997B2 (ja) | ユニポーラ／バイポーラ変換装置 | |
| JP3394279B2 (ja) | データ受信装置 | |
| JP2576539B2 (ja) | 入出力信号監視回路 | |
| JPS6324581B2 (ja) | ||
| SU1180912A1 (ru) | Устройство дл подключени абонентов к общей магистрали | |
| JPS6390070A (ja) | 同期信号検出方式 | |
| JPH0644757B2 (ja) | フレ−ム同期方式 | |
| JPH0221183B2 (ja) | ||
| JPH0141056B2 (ja) | ||
| JPH0331025B2 (ja) | ||
| JPS5810915B2 (ja) | 時分割多重通信式静止画像伝送装置 | |
| JPS63152238A (ja) | ｍＢ１Ｐ符号の誤り検出回路 | |
| GB2198016A (en) | Manchester decoders | |
| JPH0326083A (ja) | 受信クロック再生方式 | |
| JPH03220840A (ja) | データ受信方式 | |
| JPS62264742A (ja) | タイミング抽出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 16 |