JPH0646351B2 - アクティブマトリクス型液晶表示装置の駆動方法 - Google Patents
アクティブマトリクス型液晶表示装置の駆動方法Info
- Publication number
- JPH0646351B2 JPH0646351B2 JP59250164A JP25016484A JPH0646351B2 JP H0646351 B2 JPH0646351 B2 JP H0646351B2 JP 59250164 A JP59250164 A JP 59250164A JP 25016484 A JP25016484 A JP 25016484A JP H0646351 B2 JPH0646351 B2 JP H0646351B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- gate
- transistor
- period
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブマトリクス型液晶表示装置の駆動
方法に関する。
方法に関する。
従来は第２図に示すように、トランジスタのゲートライ
ンに印加される信号がトランジスタを導通状態にする期
間と非導通状態にする期間があり、非導通状態にする期
間の電位が常に一定であるアクティブマトリクス型表示
装置の駆動方法があった。
ンに印加される信号がトランジスタを導通状態にする期
間と非導通状態にする期間があり、非導通状態にする期
間の電位が常に一定であるアクティブマトリクス型表示
装置の駆動方法があった。
更に、アクティブマトリクス型液晶表示装置の欠陥の中
にトランジスタの不良を原因とする画素単位の欠陥すな
わち点欠陥がある。欠陥のモードは大別して２種あり、
それは画素上の液晶に電圧が常に加わらなくなり白表示
となる白い点欠陥と、画素上の液晶に電圧が常時加わり
黒表示となる黒い点欠陥である。黒い点欠陥の原因は、
(i)トランジスタのショートモード不良と(ii)ソースラ
インと画素電極のパターン不良によるショートが主なも
のである。又白い点欠陥は、(iii)トランジスタのオー
プンモードの不良と(iv)静電気やパターン不良等でゲー
トとトランジスタのドレイン又はソースがショートした
場合、ライン状に欠陥が出るので、この時にはトランジ
スタをソースラインと切り放してこのライン状欠陥を点
欠陥に変える。この様な状態のもとで白い点欠陥が発生
する場合がある。欠陥の量という点では、黒い点欠陥は
(ii)のモード、白い点欠陥は、(iv)のモードで発生する
割合が大きい。
にトランジスタの不良を原因とする画素単位の欠陥すな
わち点欠陥がある。欠陥のモードは大別して２種あり、
それは画素上の液晶に電圧が常に加わらなくなり白表示
となる白い点欠陥と、画素上の液晶に電圧が常時加わり
黒表示となる黒い点欠陥である。黒い点欠陥の原因は、
(i)トランジスタのショートモード不良と(ii)ソースラ
インと画素電極のパターン不良によるショートが主なも
のである。又白い点欠陥は、(iii)トランジスタのオー
プンモードの不良と(iv)静電気やパターン不良等でゲー
トとトランジスタのドレイン又はソースがショートした
場合、ライン状に欠陥が出るので、この時にはトランジ
スタをソースラインと切り放してこのライン状欠陥を点
欠陥に変える。この様な状態のもとで白い点欠陥が発生
する場合がある。欠陥の量という点では、黒い点欠陥は
(ii)のモード、白い点欠陥は、(iv)のモードで発生する
割合が大きい。
前記黒い点欠陥と白い点欠陥とを比較すると、黒い点欠
陥より白い点欠陥が目立ち易く、白い点欠陥では、一つ
でもあるとはっきりと見えるが、黒い点欠陥は、数個存
ってもわからない程見た時の差がある。従って点欠陥の
うちで最も目立ち易い白い点欠陥の中でも最も発生する
割合の多い、前記(iv)のタイプ、すなわちゲートとドレ
イン（又はソース）とのショートであり、かつソースラ
インとトランジスタ部を切り離した形の欠陥が白い点欠
陥として目立たなくする事が出来れば、点欠陥を無くし
たのと同等の価値がある。
陥より白い点欠陥が目立ち易く、白い点欠陥では、一つ
でもあるとはっきりと見えるが、黒い点欠陥は、数個存
ってもわからない程見た時の差がある。従って点欠陥の
うちで最も目立ち易い白い点欠陥の中でも最も発生する
割合の多い、前記(iv)のタイプ、すなわちゲートとドレ
イン（又はソース）とのショートであり、かつソースラ
インとトランジスタ部を切り離した形の欠陥が白い点欠
陥として目立たなくする事が出来れば、点欠陥を無くし
たのと同等の価値がある。
第２図は、従来のゲートラインに加わる信号を、示した
もので、Ｎチャンネルトランジスタを例に表している。
ゲート信号はトランジスタのソースとドレインの間が導
通状態になる期間２と非導通状態になる期間３に分ける
事が出来る。非導通状態になる期間３は、各フィールド
２９，６で同電位である。第３図は、各画素の電気的な
等価回路を示したもので、トランジスタ１０がゲート線
１５とショートし、かつソースライン１７と切り離され
た場合、画素１１には、ゲート信号３１が印加される。
上側基板の電極１６の電位は、第２図の８で表わされ
る。又ゲート信号３１を実効値で表わすと３０で示され
るので、絶縁膜１２と液晶層１３，１４に印加される実
効電圧は、第２図の８と３０の差となる。この電圧が絶
縁膜１２と液晶層１３，１４で分割されるが、絶縁膜の
抵抗値が液晶層の抵抗値より高くとっている為、液晶層
には、ほとんど電圧が印加されず常時白い表示、すなわ
ち白い点欠陥となってしまい非常に目だち易い欠陥とな
っていた。また、トランジスタのゲートと、ソースまた
はドレインがショートしてしまい、トランジスタのゲー
ト電極にかかるはずの信号が、直接液晶にかかってしま
う場合に、液晶に直流電圧がかかってしまうため、液晶
が破壊されてしまうという欠点があった。
もので、Ｎチャンネルトランジスタを例に表している。
ゲート信号はトランジスタのソースとドレインの間が導
通状態になる期間２と非導通状態になる期間３に分ける
事が出来る。非導通状態になる期間３は、各フィールド
２９，６で同電位である。第３図は、各画素の電気的な
等価回路を示したもので、トランジスタ１０がゲート線
１５とショートし、かつソースライン１７と切り離され
た場合、画素１１には、ゲート信号３１が印加される。
上側基板の電極１６の電位は、第２図の８で表わされ
る。又ゲート信号３１を実効値で表わすと３０で示され
るので、絶縁膜１２と液晶層１３，１４に印加される実
効電圧は、第２図の８と３０の差となる。この電圧が絶
縁膜１２と液晶層１３，１４で分割されるが、絶縁膜の
抵抗値が液晶層の抵抗値より高くとっている為、液晶層
には、ほとんど電圧が印加されず常時白い表示、すなわ
ち白い点欠陥となってしまい非常に目だち易い欠陥とな
っていた。また、トランジスタのゲートと、ソースまた
はドレインがショートしてしまい、トランジスタのゲー
ト電極にかかるはずの信号が、直接液晶にかかってしま
う場合に、液晶に直流電圧がかかってしまうため、液晶
が破壊されてしまうという欠点があった。
本発明は以上の問題点を解決するためのになされたもの
であり、 （１）一対の基板間に液晶が封入され、前記一対の基板
のうち一方の基板上に複数のゲートラインと複数の信号
ラインがマトリクス状に配列され、当該配列の各交点部
分で、該ゲートラインにゲートが接続され、該信号ライ
ンと該液晶との間に接続されたトランジスタを有する画
素を配置してなるアクティブマトリクス型液晶表示装置
の駆動方法において、前記ゲートラインにより前記トラ
ンジスタのゲートに印加されるゲート信号は該トランジ
スタを導通状態にする第１の期間と非導通状態にする第
２の期間を有し、該第２の期間の前記ゲート信号の電位
は少なくとも２レベル以上あり、前記第２の期間の前記
ゲート信号のレベルはフィールドごとに切り替えられる
ことを特徴とする。
であり、 （１）一対の基板間に液晶が封入され、前記一対の基板
のうち一方の基板上に複数のゲートラインと複数の信号
ラインがマトリクス状に配列され、当該配列の各交点部
分で、該ゲートラインにゲートが接続され、該信号ライ
ンと該液晶との間に接続されたトランジスタを有する画
素を配置してなるアクティブマトリクス型液晶表示装置
の駆動方法において、前記ゲートラインにより前記トラ
ンジスタのゲートに印加されるゲート信号は該トランジ
スタを導通状態にする第１の期間と非導通状態にする第
２の期間を有し、該第２の期間の前記ゲート信号の電位
は少なくとも２レベル以上あり、前記第２の期間の前記
ゲート信号のレベルはフィールドごとに切り替えられる
ことを特徴とする。
（２）一対の基板間に液晶が封入され、前記一対の基板
のうち一方の基板上に複数のゲートラインと複数の信号
ラインがマトリクス状に配列され、当該配列の各交点部
分で、該ゲートラインにゲートが接続され、該信号ライ
ンと該液晶との間に接続されたトランジスタを有する画
素を配置してなるアクティブマトリクス型液晶表示装置
の駆動方法において、前記ゲートラインにより前記トラ
ンジスタのゲートに印加されるゲート信号は該トランジ
スタを導通状態にする第１の期間と非導通状態にする第
２の期間を有し、該第２の期間の前記ゲート信号の電位
は少なくとも２レベル以上あり、前記第２の期間の前記
ゲート信号のレベルはフィールドごとに切り替えられ、
前記第２の期間のゲート信号の電位の中で最も高い電位
と最も低い電位の差は、前記液晶のスレッシュホールド
電圧の２倍以上であることを特徴とする。
のうち一方の基板上に複数のゲートラインと複数の信号
ラインがマトリクス状に配列され、当該配列の各交点部
分で、該ゲートラインにゲートが接続され、該信号ライ
ンと該液晶との間に接続されたトランジスタを有する画
素を配置してなるアクティブマトリクス型液晶表示装置
の駆動方法において、前記ゲートラインにより前記トラ
ンジスタのゲートに印加されるゲート信号は該トランジ
スタを導通状態にする第１の期間と非導通状態にする第
２の期間を有し、該第２の期間の前記ゲート信号の電位
は少なくとも２レベル以上あり、前記第２の期間の前記
ゲート信号のレベルはフィールドごとに切り替えられ、
前記第２の期間のゲート信号の電位の中で最も高い電位
と最も低い電位の差は、前記液晶のスレッシュホールド
電圧の２倍以上であることを特徴とする。
第１図は、本発明の実施例であり、ゲートラインの信号
の時間変化を示している。ゲートラインの信号のうちト
ランジスタを非導通状態にする期間の電位が２レベル以
上あるものである。フレーム周期の半分の期間６ごとに
非導通状態期間３，７の電位４，５が変化している。そ
のため、トランジスタのゲートと、ソースまたはドレイ
ンがショートしてしまい、トランジスタのゲートにかか
るはずの信号が、直接液晶にかかってしまう場合におい
ても、トランジスタを非導通状態にする期間の信号の電
位が常に振幅しているため液晶が交流駆動されることと
なる。第４図は、液晶の電圧−コントラスト特性を示し
グラフである。縦軸はパネルの光透過率、横軸は印加電
圧を示す。液晶に全く電圧を印加しない時のパネルの透
過率を１００％とし、充分大きな電圧２４を印加した時
の透過率を０％とし、透過率が９０％の点１９を与える
電圧１８を液晶のスレシュホールド電圧という。先に記
載したゲート信号の非導通状態期間３，７の電位４と５
の差が、この液晶のスレシュホールド電位の２倍以上と
なっているのは、第３図における１３、１４で表わされ
る液晶層と絶縁膜１２との間にかかるＤＣカットをした
コモン電位３２と、ゲート信号１の電位差が液晶のスレ
シュホールド電位以上となるように行なっている。それ
によって液晶は、スレッシュホールド電圧以上の電圧で
交流駆動される。ノーマリーホワイトタイプの液晶では
欠陥画素を目だちにくい黒または灰色にすることができ
る。
の時間変化を示している。ゲートラインの信号のうちト
ランジスタを非導通状態にする期間の電位が２レベル以
上あるものである。フレーム周期の半分の期間６ごとに
非導通状態期間３，７の電位４，５が変化している。そ
のため、トランジスタのゲートと、ソースまたはドレイ
ンがショートしてしまい、トランジスタのゲートにかか
るはずの信号が、直接液晶にかかってしまう場合におい
ても、トランジスタを非導通状態にする期間の信号の電
位が常に振幅しているため液晶が交流駆動されることと
なる。第４図は、液晶の電圧−コントラスト特性を示し
グラフである。縦軸はパネルの光透過率、横軸は印加電
圧を示す。液晶に全く電圧を印加しない時のパネルの透
過率を１００％とし、充分大きな電圧２４を印加した時
の透過率を０％とし、透過率が９０％の点１９を与える
電圧１８を液晶のスレシュホールド電圧という。先に記
載したゲート信号の非導通状態期間３，７の電位４と５
の差が、この液晶のスレシュホールド電位の２倍以上と
なっているのは、第３図における１３、１４で表わされ
る液晶層と絶縁膜１２との間にかかるＤＣカットをした
コモン電位３２と、ゲート信号１の電位差が液晶のスレ
シュホールド電位以上となるように行なっている。それ
によって液晶は、スレッシュホールド電圧以上の電圧で
交流駆動される。ノーマリーホワイトタイプの液晶では
欠陥画素を目だちにくい黒または灰色にすることができ
る。
第５図は、トランジスタのゲート電圧リーク電流の関係
を示したグラフである。横軸は、ソースとゲートの間の
電圧、縦軸は、トランジストのソースとドレインの間を
流れる電流を示している。ゲートに加えられる信号のう
ちトランジスタを導通状態にする期間の電位は、グラフ
上では２８で表わされる。又第１図の電位４，５に対応
する電位は、グラフ上では２７，２６で表わされ、２
７，２６の両方ともトランジスタは、リークせず、画素
の信号を充分保持出来るので表示状態は、従来のゲート
信号の場合と変わらない。
を示したグラフである。横軸は、ソースとゲートの間の
電圧、縦軸は、トランジストのソースとドレインの間を
流れる電流を示している。ゲートに加えられる信号のう
ちトランジスタを導通状態にする期間の電位は、グラフ
上では２８で表わされる。又第１図の電位４，５に対応
する電位は、グラフ上では２７，２６で表わされ、２
７，２６の両方ともトランジスタは、リークせず、画素
の信号を充分保持出来るので表示状態は、従来のゲート
信号の場合と変わらない。
以上述べた様に、トランジスタを非導通状態にする期間
の信号の電位がフィールドごとに切り替えられる。その
結果、トランジスタのゲートと、ソースまたはドレイン
がショートしてしまい、トランジスタのゲートラインに
かかるはずの信号が、直接液晶にかかってしまう場合に
おいても、トランジスタを非導通状態にする期間の信号
の電位が常に振幅しているため液晶が交流駆動されるこ
ととなる。したがって、液晶に直接電圧がかからなくな
り、液晶が破壊されにくくなって、液晶の寿命が長くな
るという効果を有する。
の信号の電位がフィールドごとに切り替えられる。その
結果、トランジスタのゲートと、ソースまたはドレイン
がショートしてしまい、トランジスタのゲートラインに
かかるはずの信号が、直接液晶にかかってしまう場合に
おいても、トランジスタを非導通状態にする期間の信号
の電位が常に振幅しているため液晶が交流駆動されるこ
ととなる。したがって、液晶に直接電圧がかからなくな
り、液晶が破壊されにくくなって、液晶の寿命が長くな
るという効果を有する。
また、非導通時ゲート信号の電位の中で最も高い電位と
最も低い電位の差は、前記液晶のしきい値電圧の２倍以
上であるので、トランジスタのゲートラインにかかるは
ずの信号が、直接液晶にかかってしまい液晶パネルに欠
陥が生じてしまう場合があるがこの場合においても、液
晶には、つねにしきい値以上の電圧がかるので、目だち
易い白い欠陥をなくし、目だちにくい黒または灰色の欠
陥にすることができるという効果を有する。
最も低い電位の差は、前記液晶のしきい値電圧の２倍以
上であるので、トランジスタのゲートラインにかかるは
ずの信号が、直接液晶にかかってしまい液晶パネルに欠
陥が生じてしまう場合があるがこの場合においても、液
晶には、つねにしきい値以上の電圧がかるので、目だち
易い白い欠陥をなくし、目だちにくい黒または灰色の欠
陥にすることができるという効果を有する。
第１図は、本発明の実施例を示すもので、トランジスタ
のゲートに印加される信号の時間変化を示したものであ
る。 第２図は、従来のゲート信号の時間変化を示したもので
ある。 第３図は、アクティブマトリクス液晶パネルの一画素の
電気的等価回路を示したものである。 第４図は、液晶パネルの印加電圧に対する透過率を示し
たものである。 第５図は、各画素のトランジスタの特性を示したもの
で、横軸は、ソースに対するゲート電圧を示し、縦軸
は、ソース・ドレイン間を流れる電流を表わしている。 １……ゲートライン信号 ２……トランジスタを導通状態になる期間 ３……トランジスタが非導通状態になる期間 ４……期間３のゲートライン信号の電位 ５……期間７のゲートライン信号の電位 ６……フレーム周期の半分の期間、フィールド ７……トランジスタが非導通状態になる期間 ８……上側基板の電極電位 ９……トランジスタが非導通状態になる期間の電位 １０……トランジスタ １１……画素 １２……絶縁膜 １３……液晶層の容量分 １４……液晶層の抵抗分 １５……ゲートライン １６……上側基板の電極 １７……ソースライン １８……液晶のスレシュホールド電圧 １９……透過率９０％の点 ２０……透過率１０％を与える電圧、サチュレート電圧 ２１……透過率１０％の点 ２２……液晶に充分電圧を加えた時の透過率 ２３……液晶に電圧を加えない時の透過率 ２４……充分高い電圧 ２５……トランジスタの電圧−電流特性 ２６……５に対応した電位 ２７……４に対応した電位 ２８……トランジスタが導通状態の期間のゲートライン
電位 ２９……フィールド周期 ３０……ゲート信号の実効電圧 ３１……従来例のゲート信号 ３２……ＤＣカットしたコモン電位
のゲートに印加される信号の時間変化を示したものであ
る。 第２図は、従来のゲート信号の時間変化を示したもので
ある。 第３図は、アクティブマトリクス液晶パネルの一画素の
電気的等価回路を示したものである。 第４図は、液晶パネルの印加電圧に対する透過率を示し
たものである。 第５図は、各画素のトランジスタの特性を示したもの
で、横軸は、ソースに対するゲート電圧を示し、縦軸
は、ソース・ドレイン間を流れる電流を表わしている。 １……ゲートライン信号 ２……トランジスタを導通状態になる期間 ３……トランジスタが非導通状態になる期間 ４……期間３のゲートライン信号の電位 ５……期間７のゲートライン信号の電位 ６……フレーム周期の半分の期間、フィールド ７……トランジスタが非導通状態になる期間 ８……上側基板の電極電位 ９……トランジスタが非導通状態になる期間の電位 １０……トランジスタ １１……画素 １２……絶縁膜 １３……液晶層の容量分 １４……液晶層の抵抗分 １５……ゲートライン １６……上側基板の電極 １７……ソースライン １８……液晶のスレシュホールド電圧 １９……透過率９０％の点 ２０……透過率１０％を与える電圧、サチュレート電圧 ２１……透過率１０％の点 ２２……液晶に充分電圧を加えた時の透過率 ２３……液晶に電圧を加えない時の透過率 ２４……充分高い電圧 ２５……トランジスタの電圧−電流特性 ２６……５に対応した電位 ２７……４に対応した電位 ２８……トランジスタが導通状態の期間のゲートライン
電位 ２９……フィールド周期 ３０……ゲート信号の実効電圧 ３１……従来例のゲート信号 ３２……ＤＣカットしたコモン電位
Claims (2)
- 【請求項１】一対の基板間に液晶が封入され、前記一対
の基板のうち一方の基板上に複数のゲートラインと複数
の信号ラインがマトリクス状に配列され、当該配列の各
交点部分で、該ゲートラインにゲートが接続され、該信
号ラインと該液晶との間に接続されたトランジスタを有
する画素を配置してなるアクティブマトリクス型液晶表
示装置の駆動方法において、前記ゲートラインにより前
記トランジスタのゲートに印加されるゲート信号は該ト
ランジスタを導通状態にする第１の期間と非導通状態に
する第２の期間を有し、該第２の期間の前記ゲート信号
の電位は少なくとも２レベル以上あり、前記第２の期間
の前記ゲート信号のレベルはフィールドごとに切り替え
られることを特徴とするアクティブマトリクス型液晶表
示装置の駆動方法。 - 【請求項２】一対の基板間に液晶が封入され、前記一対
の基板のうち一方の基板上に複数のゲートラインと複数
の信号ラインがマトリクス状に配列され、当該配列の各
交点部分で、該ゲートラインにゲートが接続され、該信
号ラインと該液晶との間に接続されたトランジスタを有
する画素を配置してなるアクティブマトリクス型液晶表
示装置の駆動方法において、前記ゲートラインにより前
記トランジスタのゲートに印加されるゲート信号は該ト
ランジスタを導通状態にする第１の期間と非導通状態に
する第２の期間を有し、該第２の期間の前記ゲート信号
の電位は少なくとも２レベル以上あり、前記第２の期間
の前記ゲート信号のレベルはフィールドごとに切り替え
られ、前記第２の期間のゲート信号の電位の中で最も高
い電位と最も低い電位の差は、前記液晶のスレッシュホ
ールド電圧の２倍以上であることを特徴とするアクティ
ブマトリクス型液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250164A JPH0646351B2 (ja) | 1984-11-27 | 1984-11-27 | アクティブマトリクス型液晶表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250164A JPH0646351B2 (ja) | 1984-11-27 | 1984-11-27 | アクティブマトリクス型液晶表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61128291A JPS61128291A (ja) | 1986-06-16 |
| JPH0646351B2 true JPH0646351B2 (ja) | 1994-06-15 |
Family
ID=17203770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59250164A Expired - Lifetime JPH0646351B2 (ja) | 1984-11-27 | 1984-11-27 | アクティブマトリクス型液晶表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646351B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273235A (ja) * | 1985-09-27 | 1987-04-03 | Hitachi Ltd | 表示装置の駆動方法 |
| JP3150365B2 (ja) * | 1991-07-22 | 2001-03-26 | 株式会社東芝 | 液晶表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172692A (ja) * | 1982-04-01 | 1983-10-11 | セイコーエプソン株式会社 | アクテイブ・マトリツクスパネルの駆動方法 |
-
1984
- 1984-11-27 JP JP59250164A patent/JPH0646351B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61128291A (ja) | 1986-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289174A (en) | Liquid crystal display device | |
| US5909035A (en) | Thin film transistor array having a static electricity preventing circuit | |
| US20050225688A1 (en) | Liquid crystal display | |
| US6864871B1 (en) | Active-matrix liquid crystal display apparatus and method for driving the same and for manufacturing the same | |
| US5469025A (en) | Fault tolerant active matrix display device | |
| JP2001109018A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3205155B2 (ja) | 液晶表示装置 | |
| JPH0830823B2 (ja) | 液晶表示装置 | |
| KR200287286Y1 (ko) | 액정표시장치용전극 | |
| JP2001281626A (ja) | 液晶表示装置 | |
| JPH0646351B2 (ja) | アクティブマトリクス型液晶表示装置の駆動方法 | |
| KR20010009747A (ko) | 액정 표시 장치 | |
| KR100476623B1 (ko) | 액정표시장치 | |
| US7439946B2 (en) | Liquid crystal display device with controlled positive and negative gray scale voltages | |
| JPH01291216A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2517842B2 (ja) | 表示装置 | |
| JPH09244044A (ja) | 液晶表示装置 | |
| JP3332106B2 (ja) | 液晶表示装置 | |
| JPH05119742A (ja) | 液晶パネル駆動方法 | |
| JPH04318523A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP2796247B2 (ja) | 電気光学素子 | |
| JPS62100737A (ja) | 液晶表示装置 | |
| JP3448879B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP2909280B2 (ja) | 液晶表示素子 | |
| JPH05341316A (ja) | 液晶表示装置とその欠陥修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |