JPH0645321A - 酸化物分離領域の製造方法 - Google Patents

酸化物分離領域の製造方法

Info

Publication number
JPH0645321A
JPH0645321A JP4229522A JP22952292A JPH0645321A JP H0645321 A JPH0645321 A JP H0645321A JP 4229522 A JP4229522 A JP 4229522A JP 22952292 A JP22952292 A JP 22952292A JP H0645321 A JPH0645321 A JP H0645321A
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
opening
region
pad oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4229522A
Other languages
English (en)
Inventor
Robert L Hodges
エル． ホッジ ロバート
Frank R Bryant
アール． ブライアント フランク
Fusen E Chen
イー． チェン フーセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH0645321A publication Critical patent/JPH0645321A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 集積回路を分離する際に形成されるフィール
ド酸化物分離領域のバードビーク区域を減少させる。 【構成】 基板上の一部にパッド酸化物層１２を形成
し、該層上に第一窒化シリコン層１４を形成する。その
上にポリＳｉバッファ層１６を形成した上に第二窒化シ
リコン層１８を形成する。第二窒化シリコン層上にホト
レジスト層を形成し、パターニングする。該第二窒化シ
リコン層とＳｉバッファ層を貫通して開口２０をエッチ
ング形成し、第一窒化シリコン層１４の一部を露出させ
る。次いで、該開口により露出されたポリシリコンバッ
ファ層１６の端部上に第三窒化シリコン領域２４を形成
する。前記開口内で第一窒化シリコン層１４をエッチン
グした後、該開口内でフィールド酸化物領域２６を熱成
長させる。ポリＳｉバッファ層を窒化シリコン内に閉込
めることにより、酸化物領域の成長期間中ポリＳｉの酸
化が妨がれ、バードビーク区域が減少する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
及びその製造方法に関するものであって、更に詳細に
は、集積回路の酸化物分離領域及びその製造方法に関す
るものである。
【０００２】
【従来の技術】サブミクロンの特徴寸法を達成するため
及び集積回路上に製造するデバイスの数を増加させるた
めに半導体集積回路を小型化する技術動向はデバイス間
における分離区域を一層小型のものとすることを必要と
している。デバイスを構成する活性区域は、フィールド
酸化物として知られる酸化物層により分離される。しか
しながら、活性区域を分離するために使用される技術
は、益々小型化するデバイスの幾何学的形状と歩調を合
わせたものではない。
【０００３】分離技術は、多様な条件を満足するもので
なければならない。第一に、活性区域は密接して近接し
たものでなければならない。第二に、「バードビーク」
として知られる活性区域内への横方向エンクローチメン
ト（侵入）即ち活性区域内へのフィールド酸化物の食込
みは最小なものとせねばならない。第三に、活性区域間
のリーク電流は無視可能なものでなければならない。第
四に、フィールド酸化物領域を製造するプロセス即ち方
法は、標準的な集積回路製造プロセスの流れに対して容
易に適合可能なものであって且つデバイスパラメータに
悪影響を与えるものであってはならない。
【０００４】過去において、デバイスを分離する場合に
フィールド酸化物領域のバードビークを減少させるため
の多くの方法が提案されている。デバイスを分離するこ
のような方法の一つであるＬＯＣＯＳ即ちシリコンの局
所酸化技術は、デバイス間に絶縁性の二酸化シリコン領
域を形成するものである。ＬＯＣＯＳプロセスは、分離
領域に対して必要とされる面積を減少させ且つ寄生容量
を減少する上での顕著な技術的革新であった。
【０００５】ＬＯＣＯＳにおいては、応力緩和用パッド
酸化物層上に窒化シリコンを付着形成し且つパターン形
成する。該窒化シリコン層を更なる酸化を所望すること
のない箇所の区域にわたり残存させる。従って、該窒化
シリコンはエッチングされて、フィールド酸化物を成長
させるべき箇所において前記パッド酸化物の一部を露出
させるためにエッチングされる。フィールド酸化物領域
を形成するために露出されたパッド酸化物を熱酸化した
後に、該窒化シリコン層を除去する。
【０００６】しかしながら、ＬＯＣＯＳ技術に関しては
幾つかの問題点が存在している。元のＬＯＣＯＳ形態で
の熱酸化は、常に窒化シリコンマスクの下側に成長する
活性区域内へ食込むフィールド酸化物の横方向エンクロ
ーチンメント、即ちバードビーク現象が発生する。この
バードビーク現象は活性区域を著しく犠牲にするもので
あり、それは１．５ミクロン以下の特徴寸法の場合に顕
著なものとなる。活性区域は、初期寸法の窒化物層より
も小さなものとなる。
【０００７】ＬＯＣＯＳにおけるこのバードビーク現象
を抑圧するための試み、例えば一層厚い窒化物層を形成
すること等が、シリコン基板と窒化シリコン層との間の
熱膨張係数における差異に起因して近くの基板内に応力
に関係した欠陥を発生させていた。このような応力に関
連した欠陥を回避する試みにおいては処理の複雑性も著
しく増加した。サブミクロンの幾何学的形状を得るため
には、バードビーク現象の場合に発生するような活性区
域の物理的なロスが殆ど又は全く発生するものであって
はならない。
【０００８】バードビーク現象を減少させるために、１
９８３年１０月４日付けで発行された米国特許４，４０
７，６９６号（Ｈａｎ ｅｔ ｅｌ．）に記載される如
く、窒化物層とパッド酸化物層との間にポリシリコン層
を使用することが提案されている。ポリバッファ型ＬＯ
ＣＯＳ又はＰＢＬＯＣＯＳとして知られるこのＬＯＣＯ
Ｓプロセスにおいてポリシリコン層を使用する技術は、
シリコン基板と該基板の上側に存在する厚い窒化シリコ
ン層との間の熱膨張係数差により発生される応力から発
生する酸化誘発型積層欠陥を減少させるために使用され
る。Ｔｉｎ−ｈｗｉｎｇ Ｌｉｎ ｅｔ ｅｌ．著「Ｐ
ＢＬＯＣＯＳにおけるツイン−ホワイト−リボン効果及
びピット形成メカニズム（Ｔｗｉｎ−Ｗｈｉｔｅ−Ｒｉ
ｂｂｏｎｅｆｆｅｃｔ ａｎｄ Ｐｉｔ Ｆｏｒｍａｔ
ｉｏｎ Ｍｅｃｈａｎｉｓｍ ｉｎ ＰＢＬＯＣＯ
Ｓ」）、ジャーナル・エレクトロケミカル・ソサエテ
ィ、Ｖｏｌ．１３８．Ｎｏ７．１９９１年７月の文献に
記載される如く、ポリシリコン層は窒化シリコンにより
発生される過剰な応力を吸収し、且つオキシダントの横
方向エンクローチメントを防止し、従ってバードビーク
現象を減少させる。
【０００９】従って、ポリバッファ型ＬＯＣＯＳを使用
して成長させたフィールド酸化物層は、シリコン基板か
ら派生した酸化物と、パッド酸化物層の一部と、ポリシ
リコン層から派生した酸化物とを有している。その後
に、窒化物層と、ポリシリコン層と、パッド酸化物とを
エッチングする。ポリバッファ型ＬＯＣＯＳプロセス
は、標準的なＬＯＣＯＳと比較してバードビーク区域を
減少させ、窒化物マスク下側において活性区域内へ食込
むフィールド酸化物の部分のエンクローチメントはより
少ないものとなる。しかしながら、ポリシリコン層の酸
化に起因してバードビーク現象は未だに残存している。
更に、その構成を得るためのプロセスの複雑性は著しく
増加している。
【００１０】ポリバッファ型ＬＯＣＯＳ技術を使用して
バードビーク区域を更に減少させるために、本発明で
は、ポリシリコン層を窒化シリコンで取囲んでいる。標
準的なポリバッファ型ＬＯＣＯＳの場合における如く、
薄いパッド酸化物上の厚い窒化物層とシリコン基板との
間に発生する応力は、ポリシリコン層の付加により減少
されている。本発明においては、窒化シリコン内にポリ
シリコンを閉込めることによりバードビーク現象を更に
減少させている。ポリシリコンの酸化は減少されるか又
は取除かれている。従って、該ポリシリコンは熱成長さ
れるフィールド酸化物の一部を形成するものではない。
従って、結果的に発生するバードビーク現象は実質的に
減少されている。
【００１１】
【課題を解決するための手段】本発明は、酸化物の分離
領域を形成することにより、集積回路の製造方法及びそ
の際に製造される集積回路内に組込むことが可能であ
る。基板の一部の上に保護層を形成する。それを貫通す
る開口を具備するポリシコンバッファ層を該保護層上に
形成し且つ窒化シリコン内に閉込める。該保護層を該開
口内においてエッチングする。次で、該開口内において
フィールド酸化物領域を形成する。
【００１２】
【実施例】以下に説明する処理ステップ及び構成体は、
集積回路を製造するための完全な処理の流れを構成する
ものではない。本発明は、当該技術分野において現在使
用されている集積回路製造技術に関連して実施すること
が可能なものであり、従って本発明の重要な点を理解す
るのに必要な処理ステップについてのみ説明を行う。
尚、添付の図面は、製造過程における集積回路の各段階
における一部の概略断面を示したものであるが、それは
縮尺通りに描いたものではなく、本発明の重要な特徴を
よりよく理解することを可能とするために適宜縮尺して
示してある。
【００１３】図１を参照すると、シリコン基板１０上に
集積回路を形成すべき状態が示されている。基板１０上
に応力緩和用パッド酸化物層１２を成長させる。このパ
ッド酸化物層１２は、典型的に、約１０乃至３００Åの
間の厚さを有している。酸化物層１２上に第一窒化シリ
コン層（Ｓｉ3 Ｎ4 ）１４を形成する事が可能である。
層１４は、典型的に、約１０乃至２００Åの間の厚さを
有している。層１４は、当該技術分野において公知の如
く、ＣＶＤによるか、又は酸化物層１２の迅速熱窒化物
化（ＲＴＮ）により形成することが可能である。該酸化
物層のＲＴＮは、第一窒化シリコン層１４下側により小
さなパッド酸化物層１２が得られる。
【００１４】次いで、約５０乃至１，０００Åの間の厚
さを持ったポリシリコンバッファ層１６を第一窒化シリ
コン層１４の上に付着形成する。ポリシリコンバッファ
層１６の上に第二窒化シリコン層１８を付着形成する。
この第二窒化シリコン層１８は、約５００乃至３，００
０Åの間の厚さを有している。
【００１５】図２Ａを参照すると、第二窒化シリコン層
１８及びポリシリコン層１６を貫通して開口２０をエッ
チング形成し、フィールド酸化物領域即ち分離領域を形
成すべき区域を画定する。該開口は、更に、第一窒化シ
リコン層１４及び酸化物層１２を貫通してエッチング形
成させることが可能である。しかしながら、少なくとも
酸化物層１２を残存させる上で一つの利点が存在してお
り、即ち、それは第二窒化シリコン層１８及びポリシリ
コン層１６に対するエッチストップとして作用するとい
う点である。
【００１６】この段階において、第一窒化物層１４もエ
ッチング除去するか、又は層１４及び酸化物層１２がエ
ッチング除去されるべき場合には、シリコン基板１０内
への注入を行ってチャンネルストップを形成することが
可能である。矢印２３で表わした如く注入を行うと、そ
のイオンはシリコン基板１０内へ浸透するのに十分なエ
ネルギを有しているが、第二窒化物層１８に浸透するの
に十分なエネルギは有しておらず、従ってその注入は開
口２０を介してのみ発生する。次いで、開口２０内に露
出された少なくともポリシリコンバッファ層１６の上に
第三窒化シリコン層２２を形成する。図２Ａに示した如
く、第三窒化シリコン層２２は、第二窒化シリコン層１
８の上及び開口２０内に形成すべく付着形成することが
可能であり、且つ、典型的には、約３０乃至５００Åの
間の厚さを有している。
【００１７】図２Ｂを参照すると、該第三窒化シリコン
層は、別法として、開口内のポリシリコン層１６の露出
部分の迅速熱窒化物化（ＲＴＮ）により形成することが
可能である。ポリシリコン層１６の露出部分のＲＴＮは
窒化シリコン領域２４を形成させる。第一窒化シリコン
層１４を開口２０の形成期間中にエッチング除去した場
合には、このＲＴＮプロセスは、酸化物層１２の上表面
上に窒化シリコンを形成する。同様に、酸化物層１２が
開口２０の形成期間中にエッチング除去されている場合
には、このＲＴＮプロセスは、シリコン基板１０の表面
上に窒化シリコン層を形成する。
【００１８】図２Ａから続いて図３Ａを参照すると、開
口２０内において第三窒化シリコン層２２と、第一窒化
シリコン層１４と、パッド酸化物層１２とをエッチング
除去して、シリコン基板１０を露出させる。別法とし
て、酸化物層１２を開口２０内に残存させることが可能
である。この段階において、以前にチャンネルストップ
を形成するための注入を実施していない場合には、矢印
２３により示した如く注入を行うことが可能である。次
いで、シリコン基板１０の一部を包含する開口２０にお
いてフィールド酸化物領域２６を熱成長させる。酸化物
層１２がエッチング除去されていない場合には、そのフ
ィールド酸化物領域２６は、開口２０内に酸化物層１２
を包含する。
【００１９】図２Ｂから続く図３Ｂを参照すると、窒化
シリコン領域２４と、第一窒化シリコン層１４と、酸化
物層１２とが開口２０内においてエッチング除去され
る。ポリシリコン層１６の内に凹設された窒化シリコン
領域２４は、残存し、従ってポリシリコン層１４を窒化
シリコン内に閉込めた状態とさせる。再度、酸化物層１
２を残存させ、且つチャンネルストップを注入させるこ
とが可能である。次いで、開口２０内においてフィール
ド酸化物領域２６を熱成長させる。
【００２０】ポリシリコン層１６は窒化シリコンにより
閉込められている。第一窒化シリコン層１４がポリシリ
コン層１６の下側に形成されている。一層厚い第二窒化
シリコン層１８がポリシリコン層１６の上側に形成され
ており、且つ第三窒化シリコン層２２が開口２０内に露
出されたポリシリコン層１６の端部上に形成されてい
る。ポリシリコンバッファ層１６を窒化シリコン内に閉
込めることにより、フィールド酸化物領域２６を成長す
る期間中に、ポリシリコンが酸化することを防止してい
る。第一窒化シリコン層１４は十分に薄いものであり、
従って何等付加的な応力がシリコン基板に発生されるこ
とはなく、ポリシリコン層１６は、より厚い窒化物層１
８とシリコン基板１０との間の応力を緩和すべく作用す
る。該ポリシリコン層は、更に、より厚い窒化物層１８
がシリコン基板内に欠陥を誘起することを防止してい
る。
【００２１】更に、窒化物層１４の下側に成長される酸
化物の食込みが減少される。従って、フィールド酸化物
領域の成長過程におけるポリシリコンが酸化することが
不可能であるために、バードビーク区域が著しく減少さ
れている。次いで、窒化物層及びポリシリコンバッファ
層を除去して下側の活性区域を露出させることが可能で
ある。
【００２２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明に基づいて半導体装置構成体を製造す
る一段階における状態を示した概略断面図。
【図２Ａ】 本発明に基づいて半導体装置構成体を製造
する一段階における状態を示した概略断面図。
【図２Ｂ】 本発明に基づいて半導体装置構成体を製造
する一段階における状態を示した概略断面図。
【図３Ａ】 本発明に基づいて半導体装置構成体を製造
する一段階における状態を示した概略断面図。
【図３Ｂ】 本発明に基づいて半導体装置構成体を製造
する一段階における状態を示した概略断面図。
【符号の説明】
１０ シリコン基板 １２ 応力緩和用パッド酸化物層 １４ 第一窒化シリコン層 １６ ポリシリコンバッファ層 １８ 第二窒化シリコン層 ２０ 開口 ２２ 第三窒化シリコン層 ２４ 窒化シリコン領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランク アール． ブライアント アメリカ合衆国， テキサス 76201， デントン， クレストウッド 2125 (72)発明者 フーセン イー． チェン アメリカ合衆国， テキサス 75287， ダラス， ミッドウエイ ロード 18175, ナンバー 227

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の酸化物分離領域の製造方法に
    おいて、基板の一部の上に保護層を形成し、前記保護層
    上に配設してポリシリコンバッファ層を形成し、その際
    に前記ポリシリコン層を窒化シリコン内に閉込める箇所
    において前記ポリシリコンバッファ層を貫通して開口を
    設け、前記開口内の前記保護層をエッチングし、前記開
    口内にフィールド酸化物領域を形成する、上記各ステッ
    プを有することを特徴とする方法。
  2. 【請求項２】 請求項１において、前記保護層がパッド
    酸化物層であることを特徴とする方法。
  3. 【請求項３】 請求項１において、前記保護層がパッド
    酸化物層上に配設した第一窒化シリコン層であり、且つ
    前記第一窒化シリコン層が前記基板に対する応力を防止
    するのに十分に薄い厚さを有していることを特徴とする
    方法。
  4. 【請求項４】 請求項３において、前記保護層が前記第
    一窒化シリコン層を介してのみエッチングし前記パッド
    酸化物層を露出することを特徴とする方法。
  5. 【請求項５】 請求項３において、前記保護層が完全に
    エッチングされ前記開口内において前記基板を露出させ
    ることを特徴とする方法。
  6. 【請求項６】 請求項３において、前記保護層が前記パ
    ッド酸化物上に窒化シリコンを付着形成することにより
    形成することを特徴とする方法。
  7. 【請求項７】 請求項３において、前記保護層が前記パ
    ッド酸化物層の上部部分の迅速熱窒化物化により形成さ
    れることを特徴とする方法。
  8. 【請求項８】 請求項１おいて、前記閉込めたポリシリ
    コンバッファ層を形成するステップが、更に、前記ポリ
    シリコンバッファ層上に第二窒化シリコン層を付着形成
    し、前記開口内に露出された前記ポリシリコン層の端部
    において第三シリコン領域を形成する上記各ステップを
    有することを特徴とする方法。
  9. 【請求項９】 請求項８において、前記第三窒化シリコ
    ン領域が、前記第二窒化シリコン層上で且つ前記開口内
    において約３０乃至５００Åの窒化シリコンを付着形成
    することにより形成することを特徴とする方法。
  10. 【請求項１０】 請求項８において、前記第三窒化シリ
    コン領域が、前記開口内に露出されたポリシリコンバッ
    ファ層の迅速熱窒化物化により形成されることを特徴と
    する方法。
  11. 【請求項１１】 請求項１において、前記フィールド酸
    化物層の厚さが約２，０００乃至８，０００Åの間であ
    ることを特徴とする方法。
  12. 【請求項１２】 請求項１において、更に、前記保護層
    をエッチングするステップの後に前記開口内において前
    記基板内にチャンネルストップを形成するためにドーパ
    ントを注入するステップを有することを特徴とする方
    法。
  13. 【請求項１３】 集積回路の酸化物分離領域を製造する
    ステップにおいて、基板の一部の上にパッド酸化物層を
    形成し、前記パッド酸化物層上に第一窒化シリコン層を
    形成し、前記第一窒化シリコン層上にポリシリコンバッ
    ファ層を形成し、前記ポリシリコンバッファ層上に第二
    窒化シリコン層を形成し、前記第二窒化シリコン層上に
    ホトレジスト層を形成すると共にパターニングし、前記
    第一窒化シリコン層の一部を露出させるために前記第二
    窒化シリコン層及びポリシリコンバッファ層を貫通して
    開口をエッチング形成し、前記開口内に露出された少な
    くとも前記ポリシリコンバッファ層上に第三窒化シリコ
    ン領域を形成し、前記開口内の前記第一窒化シリコン層
    をエッチングし、前記開口内にフィールド酸化物領域を
    形成する、上記各ステップを有することを特徴とする方
    法。
  14. 【請求項１４】 請求項１３において、前記パッド酸化
    物層の厚さが約１０乃至３００Åの間であることを特徴
    とする方法。
  15. 【請求項１５】 請求項１３において、前記第一窒化シ
    リコン層が約１０乃至２００Åの間の厚さを有している
    ことを特徴とする方法。
  16. 【請求項１６】 請求項１５において、前記第一窒化シ
    リコン層がＣＶＤにより形成することを特徴とする方
    法。
  17. 【請求項１７】 請求項１５において、前記第一窒化シ
    リコン層が、前記パッド酸化物層の上部部分の迅速熱窒
    化物化により形成することを特徴とする方法。
  18. 【請求項１８】 請求項１３において、前記ポリリシコ
    ンバッファ層が約５０乃至１，０００Åの間であること
    を特徴とする方法。
  19. 【請求項１９】 請求項１３において、前記第二窒化シ
    リコン層の厚さが約５００乃至３，０００Åの間である
    ことを特徴とする方法。
  20. 【請求項２０】 請求項１３において、前記第二窒化シ
    リコン層がＣＶＤにより形成することを特徴とする方
    法。
  21. 【請求項２１】 請求項１３において、前記第三窒化シ
    リコン領域を、前記開口内において且つ前記第二窒化シ
    リコン層上に約３０乃至１００Åの間の窒化シリコンを
    付着形成することにより形成することを特徴とする方
    法。
  22. 【請求項２２】 請求項１３において、前記第三窒化シ
    リコン領域が、前記開口内に露出された前記ポリシリコ
    ンバッファ層の迅速熱窒化物化により形成することを特
    徴とする方法。
  23. 【請求項２３】 請求項１３において、更に、前記開口
    をエッチングするステップ期間中に前記第一窒化シリコ
    ン層をエッチングして前記開口内において前記パッド酸
    化物層を露出させるステップを有しており、前記第三窒
    化シリコン領域を前記開口内に露出された前記ポリシリ
    コンバッファ層及びパッド酸化物層の迅速熱窒化物化に
    より形成することにを特徴とする方法。
  24. 【請求項２４】 請求項１３において、更に、前記開口
    をエッチングするステップ期間中に前記第一窒化シリコ
    ン層及びパッド酸化物層をエッチングして前記開口内に
    前記基板を露出させるステップを有しており、且つ前記
    第三窒化シリコン領域を前記開口内に露出された前記ポ
    リシリコンバッファ層及び基板の迅速熱窒化物化により
    形成することを特徴とする方法。
  25. 【請求項２５】 請求項１３において、前記フィールド
    酸化物領域の厚さが約２，０００乃至８，０００Åの間
    であることを特徴とする方法。
  26. 【請求項２６】 半導体集積回路の一部を構成する構成
    体において、基板が設けられており、前記基板の選択し
    た部分の上にパッド酸化物層が配設されており、前記パ
    ッド酸化物層の上に第一窒化シリコン層が配設されてお
    り、実質的にバードビークが減少されたフィールド酸化
    物領域が前記パッド酸化物層により被覆されていない前
    記基板の一部の上に配設されており、前記フィールド酸
    化物により被覆された領域においてそれを貫通する開口
    を有しており前記第一窒化シリコン層上に配設してポリ
    シリコンバッファ層が設けられており、前記ポリシリコ
    ン層は前記開口内の側部上及び上表面上に窒化シリコン
    内に閉込められていることを特徴とする構成体。
  27. 【請求項２７】 集積回路の酸化物分離領域の製造方法
    において、基板の一部の上に保護層を形成し、前記保護
    層上にポリシリコンバッファ層を形成し、前記ポリシリ
    コンバッファ層上に第一窒化シリコン層を形成し、前記
    保護層の一部を露出させるために前記第一窒化シリコン
    層及びポリシリコンバッファ層を貫通して開口をエッチ
    ング形成し、前記開口内に露出された少なくとも前記ポ
    リシリコンバッファ層上に第二窒化シリコン領域を形成
    し、前記開口内における前記保護層をエッチングし、前
    記開口内にフィールド酸化物領域を形成する、上記各ス
    テップを有することを特徴とする方法。
  28. 【請求項２８】 請求項２７において、前記保護層がパ
    ッド酸化物層であることを特徴とする方法。
  29. 【請求項２９】 請求項２７において、前記保護層が前
    記基板に対する応力を防止するのに十分に薄い厚さを持
    ったパッド酸化物層上に配設した第三窒化シリコン層で
    あることを特徴とする方法。
  30. 【請求項３０】 請求項２９において、前記保護層を前
    記パッド酸化物上に窒化シリコンを付着形成することに
    より形成することを特徴とする方法。
  31. 【請求項３１】 請求項２９において、前記保護層を前
    記第三窒化シリコン層を介してのみエッチングし前記パ
    ッド酸化物層を露出させることを特徴とする方法。
  32. 【請求項３２】 請求項２９において、前記保護層を完
    全にエッチングして前記開口内に前記基板を露出させる
    ことを特徴とする方法。
  33. 【請求項３３】 請求項２９において、前記保護層を前
    記パッド酸化物層の上部部分の迅速熱窒化物化により形
    成することを特徴とする方法。
  34. 【請求項３４】 請求項２７において、前記第二窒化シ
    リコン領域を、前記開口内において且つ前記第二窒化シ
    リコン層上に約３０乃至５００Åの間の窒化シリコンを
    付着形成することにより形成することを特徴とする方
    法。
  35. 【請求項３５】 請求項３１において、前記第二窒化シ
    リコン領域を、前記開口内における露出されたポリシリ
    コンバッファ層の迅速熱窒化物化により形成することを
    特徴とする方法。
  36. 【請求項３６】 請求項３２において、前記第二窒化シ
    リコン領域を前記開口内に露出された前記基板及び前記
    ポリシリコンバッファ層の迅速熱窒化物化により形成す
    ることを特徴とする方法。
JP4229522A 1991-08-30 1992-08-28 酸化物分離領域の製造方法 Pending JPH0645321A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US755508 1985-07-15
US07/755,508 US5260229A (en) 1991-08-30 1991-08-30 Method of forming isolated regions of oxide

Publications (1)

Publication Number Publication Date
JPH0645321A true JPH0645321A (ja) 1994-02-18

Family

ID=25039432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4229522A Pending JPH0645321A (ja) 1991-08-30 1992-08-28 酸化物分離領域の製造方法

Country Status (3)

Country Link
US (2) US5260229A (ja)
EP (1) EP0540149A1 (ja)
JP (1) JPH0645321A (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371035A (en) * 1993-02-01 1994-12-06 Motorola Inc. Method for forming electrical isolation in an integrated circuit device
JPH06291181A (ja) * 1993-03-30 1994-10-18 Nippon Steel Corp 半導体装置の製造方法
KR970003893B1 (ko) * 1993-10-25 1997-03-22 삼성전자 주식회사 반도체 장치의 소자 분리 방법
DE4336869C2 (de) * 1993-10-28 2003-05-28 Gold Star Electronics Verfahren zum Herstellen eines MOS-Transistors
US5472906A (en) * 1993-12-08 1995-12-05 Matsushita Electric Industrial Co., Ltd. Method of forming isolation
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US6284584B1 (en) 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
US5927992A (en) * 1993-12-22 1999-07-27 Stmicroelectronics, Inc. Method of forming a dielectric in an integrated circuit
US5543343A (en) * 1993-12-22 1996-08-06 Sgs-Thomson Microelectronics, Inc. Method fabricating an integrated circuit
KR0136518B1 (en) * 1994-04-01 1998-04-24 Hyundai Electroncis Ind Co Ltd Method for forming a field oxide layer
JPH0851105A (ja) * 1994-05-31 1996-02-20 Samsung Electron Co Ltd 半導体装置の素子分離膜形成方法
US5795810A (en) * 1995-03-29 1998-08-18 Texas Instruments Incorporated Deep mesa isolation in SOI
JP2679683B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置の製造方法
US6313034B1 (en) 1995-08-03 2001-11-06 Chartered Semiconductor Manufacturing Method for forming integrated circuit device structures from semiconductor substrate oxidation mask layers
US5702976A (en) 1995-10-24 1997-12-30 Micron Technology, Inc. Shallow trench isolation using low dielectric constant insulator
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit
US5789306A (en) * 1996-04-18 1998-08-04 Micron Technology, Inc. Dual-masked field isolation
KR100204796B1 (ko) * 1996-05-03 1999-06-15 문정환 소자 격리 산화막 제조 방법
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
US5863826A (en) * 1996-08-02 1999-01-26 Micron Technology, Inc. CMOS isolation utilizing enhanced oxidation of recessed porous silicon formed by light ion implantation
US5902128A (en) * 1996-10-17 1999-05-11 Micron Technology, Inc. Process to improve the flow of oxide during field oxidation by fluorine doping
US5966621A (en) * 1996-11-14 1999-10-12 Micron Technology, Inc. Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate
US5891788A (en) * 1996-11-14 1999-04-06 Micron Technology, Inc. Locus isolation technique using high pressure oxidation (hipox) and protective spacers
US5952707A (en) * 1997-12-05 1999-09-14 Stmicroelectronics, Inc. Shallow trench isolation with thin nitride as gate dielectric
US6949448B2 (en) * 2003-04-01 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Local oxidation of silicon (LOCOS) method employing graded oxidation mask
US20050054158A1 (en) * 2003-09-08 2005-03-10 International Business Machines Corporation Bulk contact mask process
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) * 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7229895B2 (en) * 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
CN114429983A (zh) * 2022-04-01 2022-05-03 北京芯可鉴科技有限公司 高压横向双扩散金属氧化物半导体场效应管及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965445A (ja) * 1982-10-05 1984-04-13 Matsushita Electronics Corp 半導体素子分離領域の形成方法
US4407696A (en) * 1982-12-27 1983-10-04 Mostek Corporation Fabrication of isolation oxidation for MOS circuit
JPS59161837A (ja) * 1983-03-07 1984-09-12 Nec Corp 半導体装置の製造方法
DE3329074A1 (de) * 1983-08-11 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen
US4891092A (en) * 1986-01-13 1990-01-02 General Electric Company Method for making a silicon-on-insulator substrate
US4755477A (en) * 1987-03-24 1988-07-05 Industrial Technology Research Institute Overhang isolation technology
JPS63293850A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体装置の製造方法
JPH0744214B2 (ja) * 1988-06-29 1995-05-15 三菱電機株式会社 半導体装置の製造方法
US5159428A (en) * 1988-09-15 1992-10-27 Texas Instruments Incorporated Sidewall-sealed poly-buffered LOCOS isolation
EP0424018A3 (en) * 1989-10-17 1991-07-31 American Telephone And Telegraph Company Integrated circuit field isolation process

Also Published As

Publication number Publication date
EP0540149A1 (en) 1993-05-05
US5420453A (en) 1995-05-30
US5260229A (en) 1993-11-09

Similar Documents

Publication Publication Date Title
JPH0645321A (ja) 酸化物分離領域の製造方法
US4746630A (en) Method for producing recessed field oxide with improved sidewall characteristics
EP0526212B1 (en) Method of forming isolated regions of oxide
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
KR100278729B1 (ko) 집적 회로에서의 전기적 분리 구조체 형성 방법
KR970003893B1 (ko) 반도체 장치의 소자 분리 방법
US5937310A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
US5397732A (en) PBLOCOS with sandwiched thin silicon nitride layer
JPH05267446A (ja) トレンチ分離領域
JPH05102292A (ja) アイソプレーナ分離型活性領域の製造方法
US5506440A (en) Poly-buffered LOCOS process
US5962914A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
US5977607A (en) Method of forming isolated regions of oxide
EP0547908A2 (en) Method of forming an improved poly-buffered locos process
KR100303438B1 (ko) 반도체장치의소자분리방법
KR100232883B1 (ko) 소자격리 산화막 형성방법
KR940004252B1 (ko) 로컬폴리 산화물을 이용한 격리의 제조방법
KR960014450B1 (ko) 반도체 소자 격리방법
KR100364418B1 (ko) 반도체소자제조방법
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR0167675B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100223758B1 (ko) 반도체 소자의 소자 분리 산화막 형성방법
KR20010019280A (ko) 얕은 트렌치 소자분리 방법
KR20000065984A (ko) 반도체 장치의 트렌치 소자분리 방법
KR0154140B1 (ko) 반도체소자의 소자분리막 제조방법