JPH0638590B2 - 双方向中継器 - Google Patents
双方向中継器Info
- Publication number
- JPH0638590B2 JPH0638590B2 JP21798185A JP21798185A JPH0638590B2 JP H0638590 B2 JPH0638590 B2 JP H0638590B2 JP 21798185 A JP21798185 A JP 21798185A JP 21798185 A JP21798185 A JP 21798185A JP H0638590 B2 JPH0638590 B2 JP H0638590B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- detection
- transmission
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、単一の伝送ラインに複数の端末が接続され双
方向伝送をおこなう伝送システムにおける双方向中継器
に関するものである。
方向伝送をおこなう伝送システムにおける双方向中継器
に関するものである。
（従来の技術） 従来、伝送ラインを用いて長距離のデータ伝送を行なう
場合、伝送ラインの静電容量成分や直流抵抗分により伝
送信号のレベルが低下したり、波形歪みが発生したりす
るため、受信側において誤受信をおこす可能性があっ
た。そのため、信号の増幅や歪みの補正を行なうための
中継器が必要となる。さらに、１本の伝送路で双方向の
伝送を行なう場合は、中継器は２組使用するか又は双方
向中継可能な双方向中継器が必要であった。
場合、伝送ラインの静電容量成分や直流抵抗分により伝
送信号のレベルが低下したり、波形歪みが発生したりす
るため、受信側において誤受信をおこす可能性があっ
た。そのため、信号の増幅や歪みの補正を行なうための
中継器が必要となる。さらに、１本の伝送路で双方向の
伝送を行なう場合は、中継器は２組使用するか又は双方
向中継可能な双方向中継器が必要であった。
比較的伝送距離が短く、１本の伝送路で双方向の伝送を
行なうローカルエリアネットワーク（以下ＬＡＮ）にお
いて伝送距離を延長する場合にも中継器を用いるが、比
較的距離が短く歪みが小さい場合は、伝送ライン系のコ
ストを低くおさえるために歪みを補正する回路を持たな
い信号増幅だけの中継器が一般的であった。
行なうローカルエリアネットワーク（以下ＬＡＮ）にお
いて伝送距離を延長する場合にも中継器を用いるが、比
較的距離が短く歪みが小さい場合は、伝送ライン系のコ
ストを低くおさえるために歪みを補正する回路を持たな
い信号増幅だけの中継器が一般的であった。
第２図及び第３図は、従来からＬＡＮに用いられている
双方向中継器のブロック図の例である。第２図は信号増
幅機能だけの双方向中継器である。20,21 は双方向伝送
ライン、22,23 は20,21 の双方向伝送ラインの信号を検
出すると、受信信号をレシーバ24ａ又は24ｂに送出しか
つ、切替信号26により反対側の伝送ラインにドライバ25
ａ又は25ｂを接続する切替回路である。第３図は歪みを
補正する回路を持った双方向中継器である。30ａ，30ｂ
はタイミングクロック抽出回路であり、受信信号より受
信信号を復調及び変調するためのクロックを抽出する。
31ａ，31ｂは受信信号を前記タイミングクロックで復調
を行なう復調回路、32ａ，32ｂは復調されたデータを再
び前記タイミングクロックにて変調する変調回路であ
る。22,23 は第２図の22,23 とそれぞれ同じ機能をもっ
た切替回路であり、伝送ライン20又は21の信号を検出す
ると、受信信号をレシーバ24ａ又は24ｂに送出しかつ反
対側の切替回路に接続されているドライバ25ａ又は25ｂ
を伝送ラインに接続する。
双方向中継器のブロック図の例である。第２図は信号増
幅機能だけの双方向中継器である。20,21 は双方向伝送
ライン、22,23 は20,21 の双方向伝送ラインの信号を検
出すると、受信信号をレシーバ24ａ又は24ｂに送出しか
つ、切替信号26により反対側の伝送ラインにドライバ25
ａ又は25ｂを接続する切替回路である。第３図は歪みを
補正する回路を持った双方向中継器である。30ａ，30ｂ
はタイミングクロック抽出回路であり、受信信号より受
信信号を復調及び変調するためのクロックを抽出する。
31ａ，31ｂは受信信号を前記タイミングクロックで復調
を行なう復調回路、32ａ，32ｂは復調されたデータを再
び前記タイミングクロックにて変調する変調回路であ
る。22,23 は第２図の22,23 とそれぞれ同じ機能をもっ
た切替回路であり、伝送ライン20又は21の信号を検出す
ると、受信信号をレシーバ24ａ又は24ｂに送出しかつ反
対側の切替回路に接続されているドライバ25ａ又は25ｂ
を伝送ラインに接続する。
以上のように、切替回路からの受信信号をタイミングク
ロック抽出回路で得たタイミングクロックにて変調し、
再び復調することにより歪みを補正して反対側の伝送ラ
インへ送出する。
ロック抽出回路で得たタイミングクロックにて変調し、
再び復調することにより歪みを補正して反対側の伝送ラ
インへ送出する。
（発明が解決しようとする問題点） しかし、歪みの小さい場合に用いる補正機能なしの双方
向中継器においては双方向中継器の数に比例して歪みが
大きくなるため、多数の中継ができなかったり、信号以
外のノイズを検出して中継方向を切り替えてしまう欠点
があった。また、歪みに対する補正機能を持った双方向
中継器においては一装置内に２組の歪みを補正する回路
があるため、ハード量が大きくコスト高になる欠点があ
った。さらに、切替回路が信号を受信し、中継方向を切
り替えてからタイミングクロックを抽出し、歪み補正を
行なっていたため、受信を開始してから歪みを補正し反
対側の伝送ラインへ送信するまでの時間が長いという欠
点があった。
向中継器においては双方向中継器の数に比例して歪みが
大きくなるため、多数の中継ができなかったり、信号以
外のノイズを検出して中継方向を切り替えてしまう欠点
があった。また、歪みに対する補正機能を持った双方向
中継器においては一装置内に２組の歪みを補正する回路
があるため、ハード量が大きくコスト高になる欠点があ
った。さらに、切替回路が信号を受信し、中継方向を切
り替えてからタイミングクロックを抽出し、歪み補正を
行なっていたため、受信を開始してから歪みを補正し反
対側の伝送ラインへ送信するまでの時間が長いという欠
点があった。
本発明は以上述べた一装置に補正を行なう回路が２組必
要なため、ハード量が大きく、コスト高になるという問
題点と、方向切替動作がノイズにより誤動作しやすいと
いう欠点を除去し、少ないハード量で受信開始から反対
側に中継を開始するまでの時間が短い双方向中継装置を
提供することを目的とする。
要なため、ハード量が大きく、コスト高になるという問
題点と、方向切替動作がノイズにより誤動作しやすいと
いう欠点を除去し、少ないハード量で受信開始から反対
側に中継を開始するまでの時間が短い双方向中継装置を
提供することを目的とする。
（問題点を解決するための手段） 本発明の双方向中継器は、 複数の端末が単一の伝送ラインに直列に接続され、前記
伝送ラインを介して双方向の伝送を行なう伝送システム
における双方向中継器において、 前記伝送ラインを介する第１の伝送方向からの信号を受
信する第１のレシーバと、 前記伝送ラインを介する前記第１の伝送方向と逆の第２
の伝送方向からの信号を受信する第２のレシーバと、 前記伝送ラインを介して前記第１の伝送方向へ信号を送
出する第１のドライバと、 前記伝送ラインを介して前記第２の伝送方向へ信号を送
出する第２のドライバと、 前記第１のレシーバから出力される信号が所定の時間以
上継続したときに第１の検出信号を発生する第１の検出
回路、及び前記第２のレシーバから出力される信号が前
記所定の時間以上継続したときに第２の検出信号を発生
する第２の検出回路を有し、前記第１の検出信号により
前記第１のドライバを動作させ、前記第２の検出信号に
より前記第２のドライバを動作させると共に、前記第１
の検出信号により前記第２の検出回路の入力を禁止する
ように接続し、かつ前記第２の検出信号により前記第１
の検出回路の入力を禁止すように接続した中継方向切替
回路と、 前記中継方向切替回路の前記第１及び第２の検出信号が
付勢されていない状態のときは前記第１及び第２のレシ
ーバからの信号間の論理和信号を、前記第１及び第２の
レシーバからの信号のうちのいずれかが付勢された状態
になったときは付勢されたその信号を、入力される信号
からタイミングクロックを抽出するタイミングクロック
抽出回路に供給するようにした第１のゲート、及び前記
第１及び第２の検出信号のいずれかが付勢されたとき
は、その付勢に対応する前記第１又は第２の伝送方向か
ら受信する信号を復調するように復調回路に導く第２の
ゲートを含むゲート回路と 前記復調回路の出力を前記タイミングクロック抽出回路
からのクロックに基づき前記伝送ラインに送出するため
の信号に変調する変調回路と を備え、前記変調回路の変調出力を前記第１及び第２の
ドライバの入力側に供給することを特徴とする双方向中
継器。
伝送ラインを介して双方向の伝送を行なう伝送システム
における双方向中継器において、 前記伝送ラインを介する第１の伝送方向からの信号を受
信する第１のレシーバと、 前記伝送ラインを介する前記第１の伝送方向と逆の第２
の伝送方向からの信号を受信する第２のレシーバと、 前記伝送ラインを介して前記第１の伝送方向へ信号を送
出する第１のドライバと、 前記伝送ラインを介して前記第２の伝送方向へ信号を送
出する第２のドライバと、 前記第１のレシーバから出力される信号が所定の時間以
上継続したときに第１の検出信号を発生する第１の検出
回路、及び前記第２のレシーバから出力される信号が前
記所定の時間以上継続したときに第２の検出信号を発生
する第２の検出回路を有し、前記第１の検出信号により
前記第１のドライバを動作させ、前記第２の検出信号に
より前記第２のドライバを動作させると共に、前記第１
の検出信号により前記第２の検出回路の入力を禁止する
ように接続し、かつ前記第２の検出信号により前記第１
の検出回路の入力を禁止すように接続した中継方向切替
回路と、 前記中継方向切替回路の前記第１及び第２の検出信号が
付勢されていない状態のときは前記第１及び第２のレシ
ーバからの信号間の論理和信号を、前記第１及び第２の
レシーバからの信号のうちのいずれかが付勢された状態
になったときは付勢されたその信号を、入力される信号
からタイミングクロックを抽出するタイミングクロック
抽出回路に供給するようにした第１のゲート、及び前記
第１及び第２の検出信号のいずれかが付勢されたとき
は、その付勢に対応する前記第１又は第２の伝送方向か
ら受信する信号を復調するように復調回路に導く第２の
ゲートを含むゲート回路と 前記復調回路の出力を前記タイミングクロック抽出回路
からのクロックに基づき前記伝送ラインに送出するため
の信号に変調する変調回路と を備え、前記変調回路の変調出力を前記第１及び第２の
ドライバの入力側に供給することを特徴とする双方向中
継器。
（作用） 本発明は、前記構成によって、当該双方向中継器が前記
所定の期間以内に、検出した前記信号が終結したとき
は、当該信号は正常な伝送における信号でない雑音と判
断して前記タイミングクロック抽出回路及び前記復調回
路を作動させることなく、即ち当該双方向中継器として
応答しないようにすることにより、その動作を安定化さ
せると共に、前記伝送ラインの信号が前記所定の期間以
内に検出されたときは、中継方向を判断するまでの間、
前記伝送ラインの双方向からの信号を前記ゲート回路を
介して前記タイミングクロック抽出回路に供給させるこ
とにより、前記伝送ラインの信号に対する前記タイミン
グクロック抽出回路の同期確立を速くさせる。
所定の期間以内に、検出した前記信号が終結したとき
は、当該信号は正常な伝送における信号でない雑音と判
断して前記タイミングクロック抽出回路及び前記復調回
路を作動させることなく、即ち当該双方向中継器として
応答しないようにすることにより、その動作を安定化さ
せると共に、前記伝送ラインの信号が前記所定の期間以
内に検出されたときは、中継方向を判断するまでの間、
前記伝送ラインの双方向からの信号を前記ゲート回路を
介して前記タイミングクロック抽出回路に供給させるこ
とにより、前記伝送ラインの信号に対する前記タイミン
グクロック抽出回路の同期確立を速くさせる。
（実施例） 以下、本発明を一実施例に基づき図面を参照して詳細に
説明する。
説明する。
第１図は、本発明の一実施例を示すブロック図である。
同図において、１，２は伝送ライン、３ａ，３ｂはドラ
イバ、４ａ，４ｂはレシーバ、５は中継方向切替回路、
６ａ，６ｂ，６ｃ，６ｄはＡＮＤゲート、７ａ，７ｂは
ＯＲゲート、８はタイミングクロック抽出回路、９は復
調回路、10は変調回路である。
同図において、１，２は伝送ライン、３ａ，３ｂはドラ
イバ、４ａ，４ｂはレシーバ、５は中継方向切替回路、
６ａ，６ｂ，６ｃ，６ｄはＡＮＤゲート、７ａ，７ｂは
ＯＲゲート、８はタイミングクロック抽出回路、９は復
調回路、10は変調回路である。
レシーバ４ａ，４ｂは伝送ライン１，２上の伝送信号を
ＴＴＬ信号に信号変換する。中継方向切替回路５は、受
信信号12ａ又は12ｂにより中継方向を決定し、ＡＮＤゲ
ート６ｃ又は６ｄのどちらか一方を有効にしかつＡＮＤ
ゲート６ａ又は６ｂのどちらか一方をマスクすることに
より有効な受信信号をタイミングクロック抽出回路及び
復調回路９に供給し、さらに復調回路９及び変調回路10
で波形整形された受信信号を送出すべき中継方向にある
伝送ライン上のドライバ３ａ又は３ｂを有効にする。タ
イミングクロック抽出回路８は、受信信号に同期したク
ロック（以下、タイミングクロックという）を抽出する
もので、既存技術で構成されるＰＬＬ回路やタンク回路
等を用いて構成される。復調回路９はＯＲゲート７ｂの
出力である受信信号をタイミングクロックにて復調を行
なう。変調回路10はタイミングクロックにて変調を行な
う。
ＴＴＬ信号に信号変換する。中継方向切替回路５は、受
信信号12ａ又は12ｂにより中継方向を決定し、ＡＮＤゲ
ート６ｃ又は６ｄのどちらか一方を有効にしかつＡＮＤ
ゲート６ａ又は６ｂのどちらか一方をマスクすることに
より有効な受信信号をタイミングクロック抽出回路及び
復調回路９に供給し、さらに復調回路９及び変調回路10
で波形整形された受信信号を送出すべき中継方向にある
伝送ライン上のドライバ３ａ又は３ｂを有効にする。タ
イミングクロック抽出回路８は、受信信号に同期したク
ロック（以下、タイミングクロックという）を抽出する
もので、既存技術で構成されるＰＬＬ回路やタンク回路
等を用いて構成される。復調回路９はＯＲゲート７ｂの
出力である受信信号をタイミングクロックにて復調を行
なう。変調回路10はタイミングクロックにて変調を行な
う。
第４図は中継方向切替回路５の詳細なブロック図、第５
図は第４図の回路の動作タイムチャートである。一般的
に、単一の伝送ラインを用いて双方向通信を行なう場合
は、送信しようとする局（端末）は伝送ライン上に信号
が無いことを確認してから送信を行なうキャリア・セン
ス・マルチプル・アクセス（ＣＳＭＡ）方式を用いるこ
とが多い。よって、ここでは伝送ライン上で電文の衝突
のない場合でかつ伝送ライン１から伝送ライン２へ信号
を中継する場合を例にとって第１図、第４図及び第５図
を用いて詳細に説明する。
図は第４図の回路の動作タイムチャートである。一般的
に、単一の伝送ラインを用いて双方向通信を行なう場合
は、送信しようとする局（端末）は伝送ライン上に信号
が無いことを確認してから送信を行なうキャリア・セン
ス・マルチプル・アクセス（ＣＳＭＡ）方式を用いるこ
とが多い。よって、ここでは伝送ライン上で電文の衝突
のない場合でかつ伝送ライン１から伝送ライン２へ信号
を中継する場合を例にとって第１図、第４図及び第５図
を用いて詳細に説明する。
第４図において、51ａ，51ｂはワンショット時間Ｔ51の
ワンショット回路、52ａ，52ｂはワンショット時間Ｔ52
のワンショット回路であり、Ｔ52＜Ｔ51＜最短電文長の
時間関係をもたせてある。54ａ，54ｂはそれぞれ53ａ，
53ｂのＡＮＤゲートと同じ遅延時間をもつ遅延回路であ
り、レシーバからの受信信号が同時にワンショット回路
51ａと52ａ又は51ｂと52ｂをオンさせるため用いる。56
ａ，56ｂはＤ型フリップフロップ（以下、Ｆ／Ｆとい
う）である。50ａ，50ｂ，53ａ，53ｂ，55ａ，55ｂはＡ
ＮＤゲートである。
ワンショット回路、52ａ，52ｂはワンショット時間Ｔ52
のワンショット回路であり、Ｔ52＜Ｔ51＜最短電文長の
時間関係をもたせてある。54ａ，54ｂはそれぞれ53ａ，
53ｂのＡＮＤゲートと同じ遅延時間をもつ遅延回路であ
り、レシーバからの受信信号が同時にワンショット回路
51ａと52ａ又は51ｂと52ｂをオンさせるため用いる。56
ａ，56ｂはＤ型フリップフロップ（以下、Ｆ／Ｆとい
う）である。50ａ，50ｂ，53ａ，53ｂ，55ａ，55ｂはＡ
ＮＤゲートである。
次に、動作を説明する。
第４図において、レシーバ４ａからの受信信号12ａは一
方はＡＮＤゲート50ａ，53ａを介してワンショット回路
51ａをオンさせる（第４図(f)）。他方は遅延回路54ａ
を通り(g) 、ワンショット回路52ａをオンさせる(h,i)
。ここで、ワンショット回路51ａ，51ｂ，52ａ，52
ｂ，はそれぞれオフの場合は出力Ｑはローレベル、出力
はハイレベルを保ち、オンの場合はワンショット時間
だけ出力をオフ状態より反転させる。そして、ワンショ
ット時間内に再びオンするとこの状態を保持する。ワン
ショット回路51ａ，52ａがオンすると、ワンショット回
路51ａの出力がローレベルになり、時間Ｔ51だけＡＮ
Ｄゲート55ａをマスクする(f) 。ワンショット回路52ａ
は出力Ｑがハイレベルになり(h) 、検出信号57ａをハイ
レベルとするがＡＮＤゲート55ａにより時間Ｔ51だけマ
スクされる。さらにワンショット回路52ａの出力はロ
ーレベルとなり(i) 、ＡＮＤゲート53ａをマスクしワン
ショット回路51ａへの信号入力をマスクする。ここで、
もし受信信号が時間Ｔ52よりも短いノイズ等の信号（第
４図(c) の信号Ｓ１）であれば、先にワンショット回路
52ａがオフし、(h,i) 、次にワンショット回路51ａがオ
フするため(f) 、Ｆ／Ｆ56ａの入力は変化せず(j) 、中
継方向切替回路５は外部に対して動作しない。
方はＡＮＤゲート50ａ，53ａを介してワンショット回路
51ａをオンさせる（第４図(f)）。他方は遅延回路54ａ
を通り(g) 、ワンショット回路52ａをオンさせる(h,i)
。ここで、ワンショット回路51ａ，51ｂ，52ａ，52
ｂ，はそれぞれオフの場合は出力Ｑはローレベル、出力
はハイレベルを保ち、オンの場合はワンショット時間
だけ出力をオフ状態より反転させる。そして、ワンショ
ット時間内に再びオンするとこの状態を保持する。ワン
ショット回路51ａ，52ａがオンすると、ワンショット回
路51ａの出力がローレベルになり、時間Ｔ51だけＡＮ
Ｄゲート55ａをマスクする(f) 。ワンショット回路52ａ
は出力Ｑがハイレベルになり(h) 、検出信号57ａをハイ
レベルとするがＡＮＤゲート55ａにより時間Ｔ51だけマ
スクされる。さらにワンショット回路52ａの出力はロ
ーレベルとなり(i) 、ＡＮＤゲート53ａをマスクしワン
ショット回路51ａへの信号入力をマスクする。ここで、
もし受信信号が時間Ｔ52よりも短いノイズ等の信号（第
４図(c) の信号Ｓ１）であれば、先にワンショット回路
52ａがオフし、(h,i) 、次にワンショット回路51ａがオ
フするため(f) 、Ｆ／Ｆ56ａの入力は変化せず(j) 、中
継方向切替回路５は外部に対して動作しない。
ノイズではない正常な電文の場合、受信信号が連続的に
入力する（第４図(c) の信号Ｓ２）ため、ワンショット
回路52ａはオン状態を保ち(h,i) 、時間Ｔ51後ワンショ
ット回路51ａがオフ状態となり(f) 、ＡＮＤゲート55ａ
のマスクを解除し(j) 、Ｆ／Ｆ56ａにて検出信号がサン
プリングされると信号線13ａ，15ａがオンとなり、第１
図のＡＮＤゲート６ｃのマスクを解除し、復調部９に受
信信号を導くと同時に伝送ライン２のドライバ３ｂを有
効にする。また信号線14ｂはオフになり、第４図のＡＮ
Ｄゲート50ｂ，Ｆ／Ｆ56ｂを無効にし、伝送ライン２側
の信号検出をマスクし、かつ第１図のＡＮＤゲート６ｂ
をマスクすることにより現在受信中の信号のみをタイミ
ングクロック抽出回路８に導く。ここで、従来構成のタ
イミングクロック抽出回路８において信号入力からタイ
ミングクロックを得るまでにかかる時間Ｔｓは前記Ｔ51
よりも短い時間である。よって、レシーバ４ａの受信開
始する第５図Ｂ点から中継が終了する第５図Ｃ点まで同
一方向からの受信信号がタイミングクロック抽出回路８
に入力されることになり、かつ中継方向が決定する第５
図Ｂ点までに正しいタイミングクロックの抽出動作の確
立が完了している。
入力する（第４図(c) の信号Ｓ２）ため、ワンショット
回路52ａはオン状態を保ち(h,i) 、時間Ｔ51後ワンショ
ット回路51ａがオフ状態となり(f) 、ＡＮＤゲート55ａ
のマスクを解除し(j) 、Ｆ／Ｆ56ａにて検出信号がサン
プリングされると信号線13ａ，15ａがオンとなり、第１
図のＡＮＤゲート６ｃのマスクを解除し、復調部９に受
信信号を導くと同時に伝送ライン２のドライバ３ｂを有
効にする。また信号線14ｂはオフになり、第４図のＡＮ
Ｄゲート50ｂ，Ｆ／Ｆ56ｂを無効にし、伝送ライン２側
の信号検出をマスクし、かつ第１図のＡＮＤゲート６ｂ
をマスクすることにより現在受信中の信号のみをタイミ
ングクロック抽出回路８に導く。ここで、従来構成のタ
イミングクロック抽出回路８において信号入力からタイ
ミングクロックを得るまでにかかる時間Ｔｓは前記Ｔ51
よりも短い時間である。よって、レシーバ４ａの受信開
始する第５図Ｂ点から中継が終了する第５図Ｃ点まで同
一方向からの受信信号がタイミングクロック抽出回路８
に入力されることになり、かつ中継方向が決定する第５
図Ｂ点までに正しいタイミングクロックの抽出動作の確
立が完了している。
以上のようにして選択された受信信号はタイミングクロ
ックを用いて復調回路９にて復調され、さらにこのタイ
ミングクロックにて再び変調回路10にて変調され、送信
信号としてドライバ３ｂより伝送ライン２へ送信され
る。受信完了すると、ワンショット回路52ａが時間Ｔ52
だけ遅れてオフになり(h,i) 、Ｆ／Ｆ56ａもオフになる
(k,l) 。よって、信号線13ａ，15ａが無効になり、信号
線14ａがマスクを解削し、伝送ライン１，２からの受信
待状態にもどる。
ックを用いて復調回路９にて復調され、さらにこのタイ
ミングクロックにて再び変調回路10にて変調され、送信
信号としてドライバ３ｂより伝送ライン２へ送信され
る。受信完了すると、ワンショット回路52ａが時間Ｔ52
だけ遅れてオフになり(h,i) 、Ｆ／Ｆ56ａもオフになる
(k,l) 。よって、信号線13ａ，15ａが無効になり、信号
線14ａがマスクを解削し、伝送ライン１，２からの受信
待状態にもどる。
ここで、伝送ライン１及び２より同時に信号を受信した
場合は、以上の説明よりＡＮＤゲート55ａ，55ｂは同時
に検出信号を出力するが、Ｆ／Ｆ56ａのクロックＣＬＫ
０とＦ／Ｆ56ｂのクロックＣＬＫ１が同じ周波数で位相
が１８０゜異なるように、即ち互いに逆相関係となるよ
うに選択することにより、どちらか一方が先にサンプル
された反対側のＦ／Ｆを信号線14ａ又は14ｂにてクリア
にいくため、常にどちらか一方に切り替えられる。ま
た、このときタイミングクロック抽出回路８には中継方
向が決定されるまで、12ａ，12ｂ両方の受信信号が入力
され、中継方向が決定後どちらか一方の受信信号が入力
し、この時点より再びタイミングクロックを抽出する動
作を開始するため、片方の伝送ラインからのみ信号を受
信した場合に比べ多くの時間を要することになるが、実
際上ＣＳＭＡ方式を用いた場合衝突することは少なく実
用上、この時間的遅れは問題にならない。
場合は、以上の説明よりＡＮＤゲート55ａ，55ｂは同時
に検出信号を出力するが、Ｆ／Ｆ56ａのクロックＣＬＫ
０とＦ／Ｆ56ｂのクロックＣＬＫ１が同じ周波数で位相
が１８０゜異なるように、即ち互いに逆相関係となるよ
うに選択することにより、どちらか一方が先にサンプル
された反対側のＦ／Ｆを信号線14ａ又は14ｂにてクリア
にいくため、常にどちらか一方に切り替えられる。ま
た、このときタイミングクロック抽出回路８には中継方
向が決定されるまで、12ａ，12ｂ両方の受信信号が入力
され、中継方向が決定後どちらか一方の受信信号が入力
し、この時点より再びタイミングクロックを抽出する動
作を開始するため、片方の伝送ラインからのみ信号を受
信した場合に比べ多くの時間を要することになるが、実
際上ＣＳＭＡ方式を用いた場合衝突することは少なく実
用上、この時間的遅れは問題にならない。
（発明の効果） 以上説明したように、一定時間以内の連続性のない信
号、たとえばノイズなどは削除され双方向中継器の誤動
作が防止でき、かつノイズの伝播を防ぐことが可能とな
る。さらに、レシーバからの受信信号を中継方向が決定
する以前からタイミングクロック抽出回路に入力するた
め、前記一定時間後中継方向が決定した時点で安定した
タイミングクロックを得ることができ、従来の中継方向
を決定後、受信信号をタイミングクロック抽出回路に入
力していた第３図の中継器に比べてタイミングクロック
にて受信信号をサンプリング開始するまでの時間を短縮
することが可能となる。また、従来の回路ではタイミン
グ抽出回路、復調回路及び変調回路を２組必要であった
が、本発明では１組でよいためハード量を少なくするこ
とが可能である。さらに、双方向中継器が信号を受信し
てから中継を開始するまでの時間が短いため、短いプリ
アンブルで電文を伝送することが可能である。
号、たとえばノイズなどは削除され双方向中継器の誤動
作が防止でき、かつノイズの伝播を防ぐことが可能とな
る。さらに、レシーバからの受信信号を中継方向が決定
する以前からタイミングクロック抽出回路に入力するた
め、前記一定時間後中継方向が決定した時点で安定した
タイミングクロックを得ることができ、従来の中継方向
を決定後、受信信号をタイミングクロック抽出回路に入
力していた第３図の中継器に比べてタイミングクロック
にて受信信号をサンプリング開始するまでの時間を短縮
することが可能となる。また、従来の回路ではタイミン
グ抽出回路、復調回路及び変調回路を２組必要であった
が、本発明では１組でよいためハード量を少なくするこ
とが可能である。さらに、双方向中継器が信号を受信し
てから中継を開始するまでの時間が短いため、短いプリ
アンブルで電文を伝送することが可能である。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の双方向中継器の一構成例のブロック図、第３図は
従来の双方向中継器の他の構成例のブロック図、第４図
は第１図に示す中継方向切替回路の具体的構成を示すブ
ロック図、及び第５図は第４図に示す中継方向切替回路
の動作タイムチャートである。 １，２……伝送ライン、３ａ，３ｂ……ドライバ、 ４ａ，４ｂ……レシーバ、 ５……中継方向切替回路、 ６ａ，６ｂ，６ｃ，６ｄ……ＡＮＤゲート、 ７ａ，７ｂ……ＯＲゲート、 ８……タイミングクロック抽出回路、 ９……復調回路、10……変調回路、 50a,50b,53a,53b,55a,55b……ＡＮＤゲート、 51a,51b,52a,52b……ワンショット回路、 54ａ，54ｂ……遅延回路、 56ａ，56ｂ……フリップフロップ。
従来の双方向中継器の一構成例のブロック図、第３図は
従来の双方向中継器の他の構成例のブロック図、第４図
は第１図に示す中継方向切替回路の具体的構成を示すブ
ロック図、及び第５図は第４図に示す中継方向切替回路
の動作タイムチャートである。 １，２……伝送ライン、３ａ，３ｂ……ドライバ、 ４ａ，４ｂ……レシーバ、 ５……中継方向切替回路、 ６ａ，６ｂ，６ｃ，６ｄ……ＡＮＤゲート、 ７ａ，７ｂ……ＯＲゲート、 ８……タイミングクロック抽出回路、 ９……復調回路、10……変調回路、 50a,50b,53a,53b,55a,55b……ＡＮＤゲート、 51a,51b,52a,52b……ワンショット回路、 54ａ，54ｂ……遅延回路、 56ａ，56ｂ……フリップフロップ。
Claims (1)
- 【請求項１】複数の端末が単一の伝送ラインに直列に接
続され、前記伝送ラインを介して双方向の伝送を行なう
伝送システムにおける双方向中継器において、 前記伝送ラインを介する第１の伝送方向からの信号を受
信する第１のレシーバ(4a)と、 前記伝送ラインを介する前記第１の伝送方向と逆の第２
の伝送方向からの信号を受信する第２のレシーバ(4b)
と、 前記伝送ラインを介して前記第１の伝送方向へ信号を送
出する第１のドライバ(3b)と、 前記伝送ラインを介して前記第２の伝送方向へ信号を送
出する第２のドライバ(3a)と、 前記第１のレシーバから出力される信号(12a) が所定の
時間(T51) 以上継続したときに第１の検出信号(13a、15
a) を発生する第１の検出回路(50a〜56a) 、及び前記第
２のレシーバから出力される信号(12b) が前記所定の時
間以上継続したときに第２の検出信号(13b、15b) を発生
する第２の検出回路(50b〜56b) を有し、前記第１の検
出信号(13a) により前記第１のドライバ(3b)を動作さ
せ、前記第２の検出信号(13b) により前記第２のドライ
バ(3a)を動作させると共に、前記第１の検出信号により
前記第２の検出回路の入力を禁止するように接続し、か
つ前記第２の検出信号により前記第１の検出回路の入力
を禁止するように接続した中継方向切替回路(5) と、 前記中継方向切替回路(5) の前記第１及び第２の検出信
号が付勢されていない状態のときは前記第１及び第２の
レシーバからの信号(12a、12b) 間の論理和信号を、前記
第１及び第２のレシーバからの信号(12a、12b) のうちの
いずれかが付勢された状態になったときは付勢されたそ
の信号を、入力される信号からタイミングクロックを抽
出するタイミングクロック抽出回路(8) に供給するよう
にした第１のゲート(6a、6b、7a)、及び前記第１及び第２
の検出信号(15a、15b) のいずれかが付勢されたときは、
その付勢に対応する前記第１又は第２の伝送方向から受
信する信号(12a、12b) を復調するように復調回路(9) に
導く第２のゲート(6c、6d、7b)を含むゲート回路と 前記復調回路の出力を前記タイミングクロック抽出回路
からのクロックに基づき前記伝送ラインに送出するため
の信号に変調する変調回路と を備え、前記変調回路の変調出力を前記第１及び第２の
ドライバの入力側に供給することを特徴とする双方向中
継器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21798185A JPH0638590B2 (ja) | 1985-10-02 | 1985-10-02 | 双方向中継器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21798185A JPH0638590B2 (ja) | 1985-10-02 | 1985-10-02 | 双方向中継器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6278924A JPS6278924A (ja) | 1987-04-11 |
| JPH0638590B2 true JPH0638590B2 (ja) | 1994-05-18 |
Family
ID=16712753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21798185A Expired - Lifetime JPH0638590B2 (ja) | 1985-10-02 | 1985-10-02 | 双方向中継器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638590B2 (ja) |
-
1985
- 1985-10-02 JP JP21798185A patent/JPH0638590B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6278924A (ja) | 1987-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161634A (en) | Count-down addressing system | |
| HU216563B (hu) | Többprotokollos, infravörös kommunikációs vezérlő eljárás és -rendszer | |
| JPS6236413B2 (ja) | ||
| US20060045097A1 (en) | Method for allocating a device address to a substation in a network as well as a substation and a main station for a network | |
| US4593399A (en) | Method and apparatus for maximizing efficiency in satellite communications | |
| JPH0638590B2 (ja) | 双方向中継器 | |
| JP2004336642A (ja) | 電力線通信ブリッジ装置 | |
| JP3967436B2 (ja) | 再生中継装置 | |
| JP3059970B2 (ja) | 電力線搬送通信制御装置 | |
| JPH08256164A (ja) | 通信システム | |
| JPH0313774B2 (ja) | ||
| JPH0683196B2 (ja) | 位相差吸収伝送方式 | |
| JP2513701B2 (ja) | 送信要求信号制御方式 | |
| JPS6319111B2 (ja) | ||
| JPH05327739A (ja) | リング伝送装置 | |
| JP2001186200A (ja) | デジタル信号中継伝送装置 | |
| JP2579025B2 (ja) | リモートループバックテスト方式及びそれに使用されるデータ変復調装置 | |
| JPS6352543A (ja) | デ−タ伝送方式 | |
| JP3116427B2 (ja) | 変復調装置およびその自動等化方法 | |
| JPS63133730A (ja) | 通信装置 | |
| JPS6236412B2 (ja) | ||
| JPS624903B2 (ja) | ||
| JPH11266191A (ja) | 伝送方法および伝送装置 | |
| JPS6199427A (ja) | 移動無線中継局のト−ン検出装置 | |
| JPH0613984A (ja) | 不正信号防止法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |