JPH0638233B2 - デ−タ処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はパイプライン処理を行なうデータ処理装置に
関するものである。

〔従来の技術〕

第４図はこの種のデータ処理装置の構成を、メモリ装置
と併せて示したブロツク図で、図中(1)はメモリ装置、
(2)はデータ処理装置である。そして、データ処理装置
(2)は、メモリ装置(1)からの読出しデータを保持するメ
モリリードデータレジスタ(3)と、読出されたデータを
処理するパイプライン演算部(4)と、メモリ装置(1)への
書込みデータを保持するメモリライトデータレジスタ
(5)と、データ処理装置(2)を制御する命令レジスタ(6)
と、この命令レジスタの指令によつてリード、ライト信
号を上記メモリリードデータレジスタ(3)およびメモリ
ライトデータレジスタに与えるメモリリクエスト制御部
(7)とを備えている。

上記のように構成されたデータ処理装置の動作を以下に
説明する。

先ず、メモリリードデータレジスタ(3)およびメモリラ
イトデータレジスタ(5)はそれぞれメモリリクエスト制
御部(7)の命令によつてメモリ装置(1)からの読出しデー
タの保持およびメモリ装置(1)への書込みデータの保持
を行なう。ここで、パイプライン演算部(4)が３つのス
テージＳＴ１，ＳＴ２，ＳＴ３に分割されており、処理
データ数ｍが７であるとすれば、メモリ装置のデータを
読出すメモリリード、ステージＳＴ１，ＳＴ２，ＳＴ３
での処理、メモリ装置へデータを書込むメモリライトお
よびメモリリクエスト制御部(7)の命令は第５図のタイ
ムチヤートで示す関係にある。

すなわち、メモリ装置(1)から読出されたデータがパイ
プライン演算部(4)で処理されて再びメモリ処理装置(1)
に書込まれるまでは、ステージＳＴ１，ＳＴ２，ＳＴ３
を経過するだけの時間が必要である。このためメモリリ
クエスト制御部(7)の命令としてはデータをリードする
パイプライン前処理、データをリード／ライトするパイ
プライン処理、およびデータをライトするパイプライン
後処理が必要になる。

〔発明が解決しようとする問題点〕

パイプライン処理を行なう従来のデータ処理装置は以上
のように構成されているので、パイプライン演算部のパ
イプライン段数が増加すればするほど、前処理、後処理
に要する命令数が増加する。

従つて、パイプライン演算の命令を書く際に、パイプラ
インの前処理および後処理に多くの命令が必要になると
いう問題点があつた。

特に、パイプライン後処理命令の増加は、メモリ装置に
対して必要数以上のリードを要求する虞れがあり、その
要求を行つた場合には、不正アドレス（メモリ未完成）
等のエラーになるという問題点があつた。

この発明はかかる問題点を解決するためになされたもの
で、パイプラインの後処理を不要化し得、これによつて
命令ワード数の減少およびプログラム組込みの効率化を
図り得るデータ処理装置の提供を目的とする。

〔問題点を解決するための手段〕

この発明に係るデータ処理装置は、メモリ装置に対する
読出し開始に合わせてプリセットすると共に読出し動作
毎に内容を更新し、その内容が所定値になった時点で動
作命令を出力するプリセットカウンタと、動作命令に従
ってメモリ装置の読出し動作を禁止する読出し禁止手段
とを設けたものである。

〔作用〕

この発明においては、プリセットカウンタの計数値が所
定値になった時点より、読出し動作禁止手段は読出し動
作を禁止することにより、パイプライン処理およびパイ
プライン後処理の命令の共通化を図ると共に、プログラ
ム組込みの効率化を図る。

〔実施例〕

第１図はこの発明の一実施例の構成を示すブロツク図で
あり、図中(1)〜(6)は上記従来装置と全く同一のもので
ある。そして、これ以外の(8)はメモリ装置(1)に対する
読出し開始に合わせてプリセツトすると共に読出し動作
毎に内容をデクリメントする機能を有するプリセットカ
ウンタとしてのメモリリード抑止カウンタである。（７
Ａ）は本実施例におけるメモリリクエスト制御部（読出
し動作禁止手段）であり、メモリリード抑止カウンタ
（８）より出力された動作命令に従ってメモリ装置
（１）の読出し動作を禁止する。

上記構成において、パイプライン演算部(4)が３つのス
テージを有し、処理データ数ｍが７であるとき、メモリ
リード抑止カウンタ(8)を「７」にブリセツトする。一
方、メモリリクエスト制御部(7A)はパイプライン前処理
命令であるリードと、パイプライン処理命令であるリー
ド／ライトを出力する。

ここで、メモリリード抑止カウンタ(8)の値はリード起
動されるごとに１づつデクリメントされ、その内容がゼ
ロになつたときメモリリード起動を無効にする。

第２図は第５図に対応してメモリリード、ステージＳＴ
１，ＳＴ２，ＳＴ３の処理、メモリライトおよびメモリ
リクエスト制御部の関係を示し、さらにこれに併わせて
メモリリード抑止カウンタ(8)の状態を示したものであ
り、メモリリード抑止カウンタ(8)の値が「７」，
「６」…「１」である期間、すなわち、「０」以外の期
間はリード起動を有効とし、「０」になるとリード起動
を抑止する。しかして、メモリリクエスト制御部(7A)の
命令としてはパイプライン前処理とパイプライン処理と
が必要であり、第５図に示したパイプライン後処理が不
要化される。

ところで、メモリリクエスト制御部(7A)の実際の命令は
第３図のフローチャートで示すように、処理する要素の
数によつて決定されるループカウントでループさせるこ
とができ、パイプライン処理およびパイプライン後処理
に共用することが可能で、その分だけプログラムの作成
が容易化される。

なお、上記実施例ではパイプラインの段数を３、データ
数を７としたが、本発明はこれに限定されるものではな
く、任意の値のパイプライン処理も上述したと同様な構
成で行ない得る。

また、上記実施例ではメモリリード抑止カウンタとして
デクリメント方式のカウンタを用いたが、インクリメン
ト方式のカウンタを用いても上述したと同様な動作を行
なわせ得ることは明らかであり、要はメモリ装置に対す
る読出し開始に合わせてプリセツトすると共に、読出し
動作毎に内容を更新し、その値が所定値になつた時点よ
り読出し動作を禁止するプリセツトカウンタを備えてお
ればよい。

なおまた、上記実施例では命令レベルでの制御を考えた
が、マイクロ命令レベルの制御に置き換えて実行しても
よい。

〔発明の効果〕

以上のようにこの発明によればプリセツトカウンタによ
つて所定の回数だけリード動作をしたことを計数し、こ
れ以後メモリリード起動を抑止するように構成したの
で、パイプライン処理とパイプライン後処理とのプログ
ラムを共用化し得、これによつて命令ワード数の減少お
よびプログラム組込みの効率化を図ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロツク図、
第２図は同実施例の動作を説明するためのタイムチヤー
ト、第３図は同実施例の動作を説明するためのフローチ
ヤート、第４図は従来のデータ処理装置の構成を示すブ
ロツク図、第５図はこの装置の動作を説明するためのタ
イムチヤートである。 (1)：メモリ装置、(2)：データ処理装置 (3)：メモリリードデータレジスタ (4)：メモリライトデータレジスタ (5)：パイプライン演算部 (6)：命令レジスタ (7A)：メモリリクエスト制御部 (8)：メモリリード抑止カウンタ なお、各図中同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. 【請求項１】メモリ装置のデータを読出してパイプライ
   ン演算し、このパイプライン演算によって得られたデー
   タを再び前記メモリ装置に書込むデータ処理処置におい
   て、前記メモリ装置に対する読出し開始に合わせてプリ
   セットすると共に読出し動作毎に内容を更新し、その内
   容が所定値になった時点で動作命令を出力するプリセッ
   トカウンタと、前記動作命令に従って前記メモリ装置の
   読出し動作を禁止する読出し禁止手段とを備えたことを
   特徴とするデータ処理装置。
2. 【請求項２】前記プリセットカウンタは、メモリ装置の
   前記読出し動作毎に内容が減少するものからなり、その
   内容がゼロになった時点より前記動作命令を出力するこ
   とを特徴とする特許請求の範囲第１項記載のデータ処理
   装置。