JPH0637204A - 凹部付き回路内蔵型セラミックス多層配線基板の配線構造 - Google Patents

Abstract

(57)【要約】 【目的】 半導体チップ等の電子部品を収納するための
凹部を有する回路内蔵型セラミックス多層配線基板の焼
成後の反りや歪みを低減する。 【構成】 凹部底面４より上の回路面６に形成される回
路配線の平均面密度と、凹部底面４より下の回路面７に
形成される回路配線の平均面密度とのそれぞれのパーセ
ント表示による差を３０％以内とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子等の電子部
品を収納するための凹部を有する回路内蔵型セラミック
ス多層配線基板を製造する際に発生する反りや歪みを低
減するための配線構造に関する。

【０００２】

【従来の技術】従来の半導体素子等を収納するための凹
部を有する回路内蔵型セラミックス多層配線基板の配線
構造は一定しておらず、回路設計者や回路設計プログラ
ム（ＣＡＤ）等により変化していた。通常、総配線長を
極力短くし、また回路をブロックごとにまとめるように
配慮されるが、凹部底面より上の回路面に形成される回
路配線の平均面密度と凹部底面より下の回路面に形成さ
れる回路配線の平均面密度との関係が考慮されたことは
なかった。

【０００３】

【発明が解決しようとする課題】通常、回路内蔵型セラ
ミックス多層配線基板をつくる場合、セラミックグリー
ンシートに回路配線となる材料を印刷または塗布してお
き、それらを重ねてプレスした後に焼成するのが一般的
である。ところが、このような基板に、例えばＩＣベア
チップといった半導体素子などの電子部品を収納するた
めの凹部を形成しておくと、焼成したときに基板全体の
反りや歪みが生じることが多かった。

【０００４】

【課題を解決するための手段】発明者らは、反り・歪み
の起こる原因を追求し、凹部を備えたセラミックス基板
の場合、凹部底面より上の層の回路配線の平均面密度と
凹部底面より下の層の平均面密度との差が大きいと反り
や歪みが生じやすいことを見出し、更に研究を進めて本
発明に至った。

【０００５】すなわち本発明は、凹部底面より上の回路
面に形成される回路配線の平均面密度と、凹部底面より
下の回路面に形成される回路配線の平均面密度との、そ
れぞれパーセント表示による差が３０％以内であること
を特徴とする、電子部品を収納するための凹部を有する
回路内蔵型セラミックス多層配線基板の配線構造を要旨
とする。以下に本発明を更に詳細に説明する。

【０００６】本発明における回路配線とは、導体、抵
抗、コンデンサなど電気回路を形成するためのものを指
し、基板内部において基板を形成するセラミックスとは
異質なものの全てを意味する。本明細書において定義さ
れる回路配線の面密度とは、回路が形成されている面の
全体面積に対する回路配線部分の面積の割合である。ま
た平均面密度とは、複数の回路面についての回路配線の
面密度の単純平均値をいい、パーセントで表示する。ま
た、回路面とは、基板内部にある回路配線を含む面を主
に意味する。ただし、焼成前に基板の上下表面に回路配
線を形成しておく場合には、そのような回路配線を含ん
だ基板の上面または下面も、ここでいう回路面に含まれ
る。

【０００７】凹部底面より上の回路面の回路配線の平均
面密度（パーセント表示）と凹部底面より下の回路面の
回路配線の平均面密度（パーセント表示）との差は小さ
いほど好ましい。ここで、凹部底面と同一面内にある回
路面は、平均面密度の計算に含めない。また、グリーン
シートを積層した状態の基板の上表面または下表面に回
路配線を形成しておいて焼成する場合には、これらの回
路配線の面密度も上記平均面密度の計算に含まれる。た
だし、基板の上下表面の回路配線が焼成後形成される場
合には、その面密度は計算に含まない。このようなパー
セント表示による平均面密度の差が３０パーセント以内
であれば実用上問題ない反り・歪みの範囲に収まる。３
０パーセントを越えると、反り・歪みの量は実用上問題
となり、修正を必要とするようになる。なお、ここでい
う実用上問題のない反り・歪みの量とは、３インチ角の
基板で約０．１５ｍｍ以下であり、当業者間において一
般に許容される数値である。

【０００８】凹部底面より上の回路面と下の回路面の回
路配線のパーセント表示による平均面密度を３０パーセ
ント以内にする方法は、できるだけ均一な密度になるよ
うに回路を設計することである。このとき、それぞれの
回路面の回路の面密度が自動的に算出できる装置（ＣＡ
Ｄ）があればそれを活用し、修正フィードバックをかけ
ながら設計すればよい。このような装置がない場合に
は、書き終えた図面を画像処理して（例えば回路部分を
黒く、それ以外の基板部分を白く２値化したのち）、そ
の面積比率を計算させればよい。画像処理もできない場
合には、該図面の重量を測定した後、回路部分を切り抜
いてその重量を測定し、その重量比をもって面密度とす
ることができる。いずれにせよ本発明の構造は設計段階
で決定される。

【０００９】本発明において用いられるセラミックス
は、アルミナ、窒化アルミニウム、ガラス−セラミック
スなど、絶縁体であれば特に限定されない。導体、抵
抗、コンデンサなどからなる回路の形成は、焼成により
導体、抵抗、コンデンサ等となるペースト状の材料を、
スクリーン印刷法や直接描画法などによりグリーンシー
ト上に印刷し、基板とともに焼成するのが一般的であ
る。もちろん、本発明は、他の方法により形成された回
路であっても有効であるし、導体のみによって回路が形
成されている場合も有効である。

【００１０】

【作用】従来の回路内蔵型セラミックス多層配線基板が
ＩＣベアチップといった半導体素子を含む電子部品を収
納するための凹部を有していると、焼成後、反り・歪み
が生じやすい。その理由として、積層プレス時にかかる
圧力が、上部の回路面と下部の回路面で異なるからでは
ないかと考えられる。通常は凹部に適合するような凸部
を有する金型を用いてプレスするので、理屈の上では上
部の回路面と下部の回路面の圧力は等しい。ところが凹
部底面より上と下の配線回路の平均面密度に差がある
と、圧力の伝達の程度や内部での圧力緩和の程度が異な
り、凹部底面を境にグリーンシートの焼き縮み量が変化
するものと考えられる。従って、焼成したときに焼き縮
み量が異なるために反り・歪みが発生すると考えられ
る。

【００１１】本発明の構造によれば、凹部底面より上の
回路面と下の回路面の配線回路の平均面密度の差が３０
パーセント以内と少ないために、積層プレス時の圧力伝
達または圧力緩和の程度がほぼ同じとなり、凹部底面を
境にしたグリーンシートの焼き縮み量の差がほとんどな
くなり、焼成後の反り・歪みが抑えられるものと考えら
れる。

【００１２】

【実施例】図１を参照して、本発明の構造を説明する。
図１は、本発明による構造が適用される半導体収納用の
凹部を有する回路内蔵型セラミックス多層配線基板の一
例の縦断面を含む斜視図である。図１に示した基板１は
６層からなる。凹部２には半導体素子３が凹部２の底面
４の上に置かれている。各層５の厚さはＡで示されてお
り、ここで図示した例では、均一である。基板１の内蔵
回路は、層５の間の回路面６，７，８に形成されてい
る。回路面６は凹部底面４より上の層にあり、回路面７
は凹部底面４より下の層にある。回路面８は凹部底面４
と同一の平面にある。回路面６，７，８に形成される内
蔵回路のほかにも、基板１の上面９に外部回路１０が、
ここでは焼成後に、形成されている。

【００１３】（実験例と比較例）幅１０ｍｍ×長さ１５
ｍｍの半導体素子収納用凹部（深さは、表１のＡ×Ｂを
計算すれば得られる）を１個有し、凹部底面より上の回
路面に形成する回路配線の平均面密度と下の回路面に形
成する回路配線の平均面密度を表１に示すよう変化させ
て、約７５ｍｍ角の回路内蔵型セラミックス多層基板を
つくった。回路配線は８５０℃焼成タイプの銀ペース
ト、抵抗ペースト、コンデンサペーストを自製して、ス
クリーン印刷法により形成した。なお、凹部底面より上
の層のなかでの各回路面における回路配線面密度は、そ
の最大と最少の差が３０％以内になるようにした。凹部
底面より下の層についても同様である。

【００１４】上記回路を印刷したグリーンシート（約８
５ｍｍ角）を、凹部に対応した凹部を有する金型を用い
て積層し、２５０ｋｇ／ｃｍ² の圧力でプレス圧着し
た。しかるのちに８５０℃で焼成し、反り・歪みの量を
測定した。焼成後の基板は、焼成収縮して、約７５ｍｍ
角であった。結果を表１に示す。

【００１５】

【表１】

【００１６】表１に示した結果から明らかなように、本
発明の配線構造を用いることにより、半導体収納用の凹
部を有する回路内蔵型セラミックス多層配線基板を製造
する際に発生する反り・歪みの量を低減することができ
た。

【００１７】

【発明の効果】本発明の配線構造によれば、半導体チッ
プ等の電子部品を収納するための凹部を有する回路内蔵
型セラミックス多層配線基板の焼成後の反りや歪みを、
実用上問題のない範囲にまで低減することができ、該基
板の精度のみならず生産性をも向上させることができ
る。

【図面の簡単な説明】

【図１】本発明が適用される半導体収納用の凹部を有す
る回路内蔵型セラミックス多層配線基板の一例を縦に切
断して示す斜視図である。

【符号の説明】

１ 基板 ２ 凹部 ３ 半導体素子 ４ 凹部底面 ５ 層 ６，７，８ 回路面 ９ 上面 １０ 外部回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 凹部底面より上の回路面に形成される回
   路配線の平均面密度と、凹部底面より下の回路面に形成
   される回路配線の平均面密度との、それぞれパーセント
   表示による差が３０％以内であることを特徴とする、電
   子部品を収納するための凹部を有する回路内蔵型セラミ
   ックス多層配線基板の配線構造。