JPH02239648A - セラミックデバイスの焼成方法 - Google Patents

セラミックデバイスの焼成方法

Info

Publication number
JPH02239648A
JPH02239648A JP6013489A JP6013489A JPH02239648A JP H02239648 A JPH02239648 A JP H02239648A JP 6013489 A JP6013489 A JP 6013489A JP 6013489 A JP6013489 A JP 6013489A JP H02239648 A JPH02239648 A JP H02239648A
Authority
JP
Japan
Prior art keywords
ceramic
layer
printed layers
baking
firing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6013489A
Other languages
English (en)
Inventor
Chiaki Nakayama
千秋 中山
Makoto Imuta
藺牟田 誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Priority to JP6013489A priority Critical patent/JPH02239648A/ja
Publication of JPH02239648A publication Critical patent/JPH02239648A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はセラミック多層配線基板やセラミックパッケー
ジ等のセラミックデバイスの焼成方法に関する。
(従来の技術) ICチップを装着するセラミック多層配線基板或いはI
Cチップを封入するセラミックパッケージの製造方法と
してグリーンシ一ト積層法と印刷積層法が知られている
グリーンシ一ト積層法は表面にWやMo等のメタライズ
を施したグリーンシ一ト(焼成前のセラミックシ一ト)
を重ねてこれを焼成する方法であり、印刷積層法はスク
リーン印刷等によって絶縁層と導体層とを積層して焼成
する方法である。
また、上記のグリーンシ一ト積層法と印刷積層法とを組
合せる場合もある。
(発明が解決しようとする課題) 第2図(A)は従来のグリーンシ一ト積層法又は印刷積
層法によって積層したセラミック多層配線基板を焼成し
た状態を示す図、第2図(B)は同じく従来法によって
セラミックパッケージを焼成した状態を示す図である。
セラミック多層配線基板10、セラミックパッケージ2
0のいずれも複数のセラミック層10a,20aと金属
層10b,20bからなっており、各セラミック層10
a,20aの焼成による収縮率が粒子充填率等に起因し
て異なったり、或いは上層部と下層部において温度差が
あったり、更には昇温速度が一定でなかったりすると、
図に示すようなエッジカールと称する端部の上方向の反
りが発生し、その後のIC,チップ部品などの搭載、抵
抗印刷、リードビンのろう付け、半田付けなどの工程で
の取扱いが著しく困難となる.これを防止するため、従
来にあっては、材料の選定や焼成条件等を極めて厳格に
管理しなければならなかった。
(課題を解決するための手段) 上記課題を解決するため本発明は、多層セラミックグリ
ーンシート積層体の一面に印刷法によりセラミック層を
形成し、このセラミック印刷層が下になるようにして焼
成するようにした.(作用) セラミック印刷層はセラミックグリーンシートよりも焼
成収縮率が大きい。そこでセラミック印刷層を下にして
焼成を行うと、中央部が持ち上る方向に反りが生じよう
とし、エツジカールの発生をおさえ、さらにこの時点で
セラミックグリーンシートは柔軟になっているので自重
により反りは矯正される。
(実施例) 以下に本発明の実施例を添付図面に基づいて説明する。
第1図(A)は本発明方法によってセラミック多層配線
基板を焼成する状態を示す断面図、第1図(B)は同じ
く本発明方法によつセラミックパッケージを焼成する状
態を示す断面図である。
セラミック多層配線基板となる未焼成のセラミック体1
及びセラミックパッケージとなる未焼成セラミック体2
はいずれもアルミナ等からなる焼成用敷板3上に載せら
れている。
未焼成セラミック1は複数のセラミックグリーンシート
1a・・・間に印刷法等によて信号用、電源用或いは接
地用の配線層1b・・・を介在せしめ、未焼成セラミッ
ク体1の下面に前記セラミックグリーンシート1aより
も焼成収縮率が大きいダミー層4を印刷積層法によって
形成している。
一方、未焼成セラミック体2も複数のセラミックグリー
ンシート2a・・・を積層するとともに、ICチップ等
を封入する凹部5を形成し、各セラミックグリーンシー
ト2a上面には印刷積層法或いはメタライズによって接
地用等の配線層2bを形成し、更に未焼成セラミック体
1の下面に印刷積層法によって多層の信号用配線層6を
形成している。ここで信号用配線層6の焼成収縮率はセ
ラミックグリーンシー}−28よりも大きくなっている
. 以上において未焼成セラミック1.2を敷板3上に載せ
たまま炉内に投入し、1500〜1600℃で焼成する
。すると、未焼成セラミック体1.2の下面に形成した
ダミー層4又は配線層5は上層のセラミックグリーンシ
ートla,2aよりも焼成収縮率が大きいため、各未焼
成セラミック体1.2は中央部が膨らむ方向に反る傾向
となる。
しかしながら焼成収縮が起こる温度域ではセラミックグ
リーンシー}1a,2a内に液相が生じ、セラミックグ
リーンシートは柔軟になり、セラミックグリーンシート
は自重により反りは矯正され平坦となる。
(発明の効果) 以上に説明した如く本発明によれば、未焼成セラミック
体を焼成することによってセラミック多層配線基板やセ
ラミックパッケージを製造するにあたり、未焼成やセラ
ミック体の下面にこの未焼成セラミック体よりも焼成収
縮率が大きい印刷積層法によるセラミック印刷層を形成
し、この状態で焼成するようにしたので、セラミックグ
リーンシートの上面と下面とで粒子充填率が異なったり
炉内の雰囲気温度が多少不均一となっても、焼成後のセ
ラミック体の端部が上方に反る等の不利がなく、高精度
のセラミックデバイスを得ることができる。
【図面の簡単な説明】
第1図(A)は焼成することで多層配線基板となる未焼
成セラミック体の断面図、第1図(B)は焼成すること
でセラミックパッケージとなる未焼成セラミック体の断
面図、第2図(A)は従来法によって焼成した多層配線
基板の断面図、第2図(B)は従来法によって焼成した
セラミックパッケージの断面図である。 尚、図面中、1,2は未焼成セラミック体、la,2a
はセラミックグリーンシート、Ib,2bは配線層、4
,6はセラミック印刷層としてのダミー層及び信号用配
線層である。

Claims (2)

    【特許請求の範囲】
  1. (1)多層セラミックグリーンシートの一面に印刷積層
    法によって単層又は多層セラミック印刷層を形成して未
    焼成セラミック体とし、この未焼成セラミック体を前記
    セラミック印刷層が下になるように敷板の上に載置して
    焼成するようにしたことを特徴とするセラミックデバイ
    スの焼成方法。
  2. (2)前記セラミック印刷層はダミー層であることを特
    徴とする請求項(1)に記載のセラミックデバイスの焼
    成方法。
JP6013489A 1989-03-13 1989-03-13 セラミックデバイスの焼成方法 Pending JPH02239648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6013489A JPH02239648A (ja) 1989-03-13 1989-03-13 セラミックデバイスの焼成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6013489A JPH02239648A (ja) 1989-03-13 1989-03-13 セラミックデバイスの焼成方法

Publications (1)

Publication Number Publication Date
JPH02239648A true JPH02239648A (ja) 1990-09-21

Family

ID=13133368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6013489A Pending JPH02239648A (ja) 1989-03-13 1989-03-13 セラミックデバイスの焼成方法

Country Status (1)

Country Link
JP (1) JPH02239648A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6217990B1 (en) 1997-05-07 2001-04-17 Denso Corporation Multilayer circuit board having no local warp on mounting surface thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6217990B1 (en) 1997-05-07 2001-04-17 Denso Corporation Multilayer circuit board having no local warp on mounting surface thereof

Similar Documents

Publication Publication Date Title
US4313262A (en) Molybdenum substrate thick film circuit
JP2006108529A (ja) セラミックス多層基板およびその製造方法
JPH02239648A (ja) セラミックデバイスの焼成方法
JPH06232005A (ja) Lc複合部品
JPH0983141A (ja) セラミック多層基板の製造方法
JP3248294B2 (ja) チップインダクタ及びその製造方法
JPH067578B2 (ja) セラミツク多層基板
JP2009218240A (ja) 多数個取り基板
JPH0957903A (ja) 多層セラミックス基板およびその製造方法
JPS625848A (ja) セラミツク多層基板の製造方法
JP2968375B2 (ja) セラミック基板の製造方法
JP3348523B2 (ja) 積層セラミック部品
JPH01161893A (ja) セラミック多層基板の製造方法
JPS6350861B2 (ja)
JPH0537156A (ja) 多層回路基板及びその製造方法
JP2002076628A (ja) ガラスセラミック基板の製造方法
JPS62169301A (ja) 厚膜抵抗体の温度係数調整方法
JPH0645757A (ja) 多層セラミック基板およびその製造方法
JPH03275571A (ja) グリーンシートの多段焼成方法
JPH07273456A (ja) 積層セラミック基板の製造方法
JPH02210894A (ja) 内部に導体、抵抗体を配線したAlN多層基板の製造方法
JPS6012793A (ja) セラミツク多層配線基板の製造方法
JPS62149189A (ja) セラミツク湿式印刷多層基板
JPS625851A (ja) セラミツク多層基板の製造方法
JPH04209597A (ja) セラミック基板の焼成方法