JPH06349832A - 銅配線パターンの形成方法 - Google Patents
銅配線パターンの形成方法Info
- Publication number
- JPH06349832A JPH06349832A JP13756993A JP13756993A JPH06349832A JP H06349832 A JPH06349832 A JP H06349832A JP 13756993 A JP13756993 A JP 13756993A JP 13756993 A JP13756993 A JP 13756993A JP H06349832 A JPH06349832 A JP H06349832A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- aluminum
- film
- resist
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】半導体素子上に銅配線パターンを形成する際、
従来、銅とレジストとの密着性が低かったのを改善し、
通常使用されているレジストを用いても銅の微細配線加
工を可能とする銅配線パターンの形成方法を提供する。 【構成】シリコン基板１上に酸化膜２を介して銅３の膜
を形成し、その上にアルミニュム４の膜を形成する。ア
ルミニュム４膜の上にアルミニュム用レジストを塗布す
る。これに配線パターンを焼付処理等によりレジストパ
ターンを形成する。本発明の特徴は、先ず、アルミニュ
ム４の膜部分をエッチングし、次いで銅３の膜部分をエ
ッチングする、すなわち、エッチングを２段階行うもの
である。
従来、銅とレジストとの密着性が低かったのを改善し、
通常使用されているレジストを用いても銅の微細配線加
工を可能とする銅配線パターンの形成方法を提供する。 【構成】シリコン基板１上に酸化膜２を介して銅３の膜
を形成し、その上にアルミニュム４の膜を形成する。ア
ルミニュム４膜の上にアルミニュム用レジストを塗布す
る。これに配線パターンを焼付処理等によりレジストパ
ターンを形成する。本発明の特徴は、先ず、アルミニュ
ム４の膜部分をエッチングし、次いで銅３の膜部分をエ
ッチングする、すなわち、エッチングを２段階行うもの
である。
Description
【０００１】
【産業上の利用分野】本発明は、銅配線パターンの形成
方法に関するものである。
方法に関するものである。
【０００２】
【従来技術】半導体装置の配線材料として、一般的には
Ａｌ−Ｓｉ合金が用いられている。しかし、将来の半導
体装置の微細化に向けて、配線の信頼性の向上が要求さ
れている。これに対しメタル配線材料の候補として、特
開平１−２０４４４９号公報に開示されているように、
微細な配線パターンに大きな通電の可能な銅を使用する
ことが検討されている。しかし、銅を配線に使用するに
際しては解決すべき課題は多い。微細な配線加工の開発
そのものについては、特開平２−２９５１１７号公報に
開示されているように、主としてドライエッチングによ
る研究が行なわれているが、これ以外にも銅に限らず配
線として使用する場合に生じる現象、例えば、ＥＭ（エ
レクトロマイグレーション）やＳＭ（ストレスマイグレ
ーション）、拡散の影響等の解明も重要である。
Ａｌ−Ｓｉ合金が用いられている。しかし、将来の半導
体装置の微細化に向けて、配線の信頼性の向上が要求さ
れている。これに対しメタル配線材料の候補として、特
開平１−２０４４４９号公報に開示されているように、
微細な配線パターンに大きな通電の可能な銅を使用する
ことが検討されている。しかし、銅を配線に使用するに
際しては解決すべき課題は多い。微細な配線加工の開発
そのものについては、特開平２−２９５１１７号公報に
開示されているように、主としてドライエッチングによ
る研究が行なわれているが、これ以外にも銅に限らず配
線として使用する場合に生じる現象、例えば、ＥＭ（エ
レクトロマイグレーション）やＳＭ（ストレスマイグレ
ーション）、拡散の影響等の解明も重要である。
【０００３】ドライエッチングを用いた加工では、特開
平３−２０４８４号公報に開示されているように、プラ
ズマイオンのエネルギーを利用するために、高価な真空
装置などの非常に大掛かりな設備が必要とされる。しか
し、現在のところ、加工速度が遅いこと、装置内に揮散
した銅による汚染の心配もあり実用のレベルには到って
いない。
平３−２０４８４号公報に開示されているように、プラ
ズマイオンのエネルギーを利用するために、高価な真空
装置などの非常に大掛かりな設備が必要とされる。しか
し、現在のところ、加工速度が遅いこと、装置内に揮散
した銅による汚染の心配もあり実用のレベルには到って
いない。
【０００４】従来の化学反応を利用するウエットエッチ
ング法は、比較的簡単な設備で処理能力が高く、銅に関
してはプリント基板等の加工に利用されている。しか
し、プリント基板で必要とされるのは、せいぜい３０μ
ｍ程度の加工精度であり、ＬＳＩに使用する数μｍオー
ダーの微細パターンを加工するような研究例は未だ報告
されていない。
ング法は、比較的簡単な設備で処理能力が高く、銅に関
してはプリント基板等の加工に利用されている。しか
し、プリント基板で必要とされるのは、せいぜい３０μ
ｍ程度の加工精度であり、ＬＳＩに使用する数μｍオー
ダーの微細パターンを加工するような研究例は未だ報告
されていない。
【０００５】銅膜をウエットエッチング法で加工する場
合、レジストパターンの焼付けを行わなければならない
が、従来のＡｌ−Ｓｉ合金の場合に使用されているフォ
トレジストでは銅との密着性が低いためにレジストが剥
がれたり、サイドエッチが大きく微細パターンが加工で
きないという問題があった。
合、レジストパターンの焼付けを行わなければならない
が、従来のＡｌ−Ｓｉ合金の場合に使用されているフォ
トレジストでは銅との密着性が低いためにレジストが剥
がれたり、サイドエッチが大きく微細パターンが加工で
きないという問題があった。
【０００６】
【発明が解決しようとする課題】本発明は上述の問題点
を解決して、通常使用されているフォトレジストをその
まま使用して、銅の微細パターンの加工を行うことを可
能とする銅配線パターンの形成方法を提供することを課
題とするものである。
を解決して、通常使用されているフォトレジストをその
まま使用して、銅の微細パターンの加工を行うことを可
能とする銅配線パターンの形成方法を提供することを課
題とするものである。
【０００７】
【課題を解決するための手段】本発明は、銅のパターン
エッチング加工において問題とされていた銅とフォトレ
ジストとの密着性の悪さを、特別なフォトレジストを使
用するのではなく、ここでは銅薄膜表面に、最も一般的
に配線材料として利用されているアルミニウム或はその
合金を、フォトレジストとの密着層として堆積させるこ
とによって、通常使用されているフォトレジストを用い
て密着性を確保させる。さらにこの密着層であるアルミ
ニウム或はその合金と銅とを２段階でエッチングするこ
とにより、良好な銅のパターンを高速に加工することが
できるものである。
エッチング加工において問題とされていた銅とフォトレ
ジストとの密着性の悪さを、特別なフォトレジストを使
用するのではなく、ここでは銅薄膜表面に、最も一般的
に配線材料として利用されているアルミニウム或はその
合金を、フォトレジストとの密着層として堆積させるこ
とによって、通常使用されているフォトレジストを用い
て密着性を確保させる。さらにこの密着層であるアルミ
ニウム或はその合金と銅とを２段階でエッチングするこ
とにより、良好な銅のパターンを高速に加工することが
できるものである。
【０００８】すなわち、本発明は上述の課題を解決する
もので、半導体素子上に配線用銅膜を被覆し、フォトレ
ジストで所定の配線パターンを形成し、該配線用銅膜を
エッチングした後レジストを除去して銅配線パターンを
形成するに当たり、該配線用銅膜上にアルミニウム或は
その合金膜を被覆し、先ず、該アルミニウム或はその合
金膜部分のエッチングを行なって該銅膜を露出させ、次
いで、露出された該銅膜部分をエッチングすることを特
徴とする銅配線パターンの形成方法である。
もので、半導体素子上に配線用銅膜を被覆し、フォトレ
ジストで所定の配線パターンを形成し、該配線用銅膜を
エッチングした後レジストを除去して銅配線パターンを
形成するに当たり、該配線用銅膜上にアルミニウム或は
その合金膜を被覆し、先ず、該アルミニウム或はその合
金膜部分のエッチングを行なって該銅膜を露出させ、次
いで、露出された該銅膜部分をエッチングすることを特
徴とする銅配線パターンの形成方法である。
【０００９】
【作用】銅表面を被覆するアルミニウム或はその合金は
銅との密着性も良好で、かつ現在の半導体装置の配線材
料として使用されている。つまりこの部分は、通常使用
されているフォトレジストを使用して微細なパターンを
形成させることが可能である。銅表面上に比較的容易に
このような加工ができることを利用して、下層部分の銅
の微細加工を行う本発明の銅配線パターンの形成方法を
以下に詳述する。
銅との密着性も良好で、かつ現在の半導体装置の配線材
料として使用されている。つまりこの部分は、通常使用
されているフォトレジストを使用して微細なパターンを
形成させることが可能である。銅表面上に比較的容易に
このような加工ができることを利用して、下層部分の銅
の微細加工を行う本発明の銅配線パターンの形成方法を
以下に詳述する。
【００１０】スパッタ、蒸着或はＣＶＤ法等で形成した
銅膜上に、数１００Å程度のアルミニウム或はその合金
をスパッタ、蒸着或はＣＶＤ法等で被覆する。被覆され
たアルミニウム或はその合金に対して従来と同様に、例
えば燐酸系溶液でエッチングを行う。次いで、ヨウ素と
トリエチルアミン或はトリメチルアミン等の有機アミン
を含む溶液でエッチングを行う。ここで使用する溶媒は
特に限定されないが、アセトニトリル、ＮＭＰなどヨウ
素の溶解度の高いものが好適に使用できる。この溶液は
アルミニウム及びその合金とは殆ど反応せず、銅や金を
選択的に溶解する作用をもっており、この特性はヨウ素
と有機アミンの配合比、濃度によって変化しない。ここ
に述べた２段階のエッチング手法によれば、使用する通
常のフォトレジストが、ヨウ素と有機アミンを含む溶液
に対して耐性が低い場合でも、前段階で銅表面にパター
ニングされたアルミニウム或はその合金が、レジストの
役目をするために、良好な解像度を確保しつつ、銅のウ
エットエッチング加工が実現できる。また、アルミニウ
ム或はその合金部分が銅表面に残存した場合、アルミニ
ウム或はその合金部分は、導体として、かつ銅の酸化防
止層として利用できるため特に剥離させる必要はない。
銅膜上に、数１００Å程度のアルミニウム或はその合金
をスパッタ、蒸着或はＣＶＤ法等で被覆する。被覆され
たアルミニウム或はその合金に対して従来と同様に、例
えば燐酸系溶液でエッチングを行う。次いで、ヨウ素と
トリエチルアミン或はトリメチルアミン等の有機アミン
を含む溶液でエッチングを行う。ここで使用する溶媒は
特に限定されないが、アセトニトリル、ＮＭＰなどヨウ
素の溶解度の高いものが好適に使用できる。この溶液は
アルミニウム及びその合金とは殆ど反応せず、銅や金を
選択的に溶解する作用をもっており、この特性はヨウ素
と有機アミンの配合比、濃度によって変化しない。ここ
に述べた２段階のエッチング手法によれば、使用する通
常のフォトレジストが、ヨウ素と有機アミンを含む溶液
に対して耐性が低い場合でも、前段階で銅表面にパター
ニングされたアルミニウム或はその合金が、レジストの
役目をするために、良好な解像度を確保しつつ、銅のウ
エットエッチング加工が実現できる。また、アルミニウ
ム或はその合金部分が銅表面に残存した場合、アルミニ
ウム或はその合金部分は、導体として、かつ銅の酸化防
止層として利用できるため特に剥離させる必要はない。
【００１１】
【実施例】シリコンウエハの表面を熱酸化によって５０
００Åの酸化膜２の層（絶縁物層）を形成させる。次い
で、スパッタ法によって、５０００Åの銅３の薄膜を堆
積させた。さらに同じくスパッタ法によってその上に１
００〜２００Åのアルミニウム４をレジストとの密着層
として被膜した。この試料の断面を図２（ａ）に示す。
また比較のためにアルミニウムを被覆しない試料も用意
した。
００Åの酸化膜２の層（絶縁物層）を形成させる。次い
で、スパッタ法によって、５０００Åの銅３の薄膜を堆
積させた。さらに同じくスパッタ法によってその上に１
００〜２００Åのアルミニウム４をレジストとの密着層
として被膜した。この試料の断面を図２（ａ）に示す。
また比較のためにアルミニウムを被覆しない試料も用意
した。
【００１２】次に、図２（ａ）の試料にスピンコータを
使って、一般にアルミニウム及びその合金に対して使用
されているレジスト５を約１．０μｍの厚さで塗布し、
図２（ｂ）に示すような構造に形成した。露光器を用い
ライン＆スペースのテストパターンの焼付けを行い、現
像及びベーキングして試料上にレジストのパターンを形
成した。これを図２（ｃ）に示す。
使って、一般にアルミニウム及びその合金に対して使用
されているレジスト５を約１．０μｍの厚さで塗布し、
図２（ｂ）に示すような構造に形成した。露光器を用い
ライン＆スペースのテストパターンの焼付けを行い、現
像及びベーキングして試料上にレジストのパターンを形
成した。これを図２（ｃ）に示す。
【００１３】燐酸、硝酸、酢酸、水をそれぞれ１６：
１：２：１（体積比）で混合した溶液でアルミニウム４
の密着層部分をエッチングした。直ちに純水によるリン
ス及び乾燥後、レジストの剥離を行わずに、ヨウ素、ト
リメチルアミンを１：１（モル比）で含有するアセトニ
トリル溶液を用いて、銅３の部分をエッチングする。ア
ルミニウムで被覆しなかった試料については、そのまま
この溶液を用いてエッチングを行ったが、試料を溶液に
浸漬した後、銅のパターンエッチが完了する前に、全て
レジストのパターンが剥離してしまった。さらに、図３
のグラフに示したように、この溶液に対するレジストの
耐性は完全ではないが、アルミニウムはこの溶液に対し
優れた耐性を持っているために、第１段階でパターニン
グされたアルミニウムがレジストとしての役目を果たす
ことにより、図１に示すような良好な銅のライン＆スペ
ースが加工できた。
１：２：１（体積比）で混合した溶液でアルミニウム４
の密着層部分をエッチングした。直ちに純水によるリン
ス及び乾燥後、レジストの剥離を行わずに、ヨウ素、ト
リメチルアミンを１：１（モル比）で含有するアセトニ
トリル溶液を用いて、銅３の部分をエッチングする。ア
ルミニウムで被覆しなかった試料については、そのまま
この溶液を用いてエッチングを行ったが、試料を溶液に
浸漬した後、銅のパターンエッチが完了する前に、全て
レジストのパターンが剥離してしまった。さらに、図３
のグラフに示したように、この溶液に対するレジストの
耐性は完全ではないが、アルミニウムはこの溶液に対し
優れた耐性を持っているために、第１段階でパターニン
グされたアルミニウムがレジストとしての役目を果たす
ことにより、図１に示すような良好な銅のライン＆スペ
ースが加工できた。
【００１４】
【発明の効果】本発明は、従来技術の問題であった銅の
加工工程におけるフォトレジストの密着性の低さを解消
することができ、通常使用されているレジストをそのま
ま利用して銅の微細加工を行うことができるようになっ
た。
加工工程におけるフォトレジストの密着性の低さを解消
することができ、通常使用されているレジストをそのま
ま利用して銅の微細加工を行うことができるようになっ
た。
【図１】本発明により形成された銅配線パターンの説明
図である。
図である。
【図２】本発明を適用する前処理の工程を示す説明図で
ある。
ある。
【図３】ヨウ素、トリメチルアミンを含む溶液の濃度に
対する各レジストの耐性を示すグラフである。
対する各レジストの耐性を示すグラフである。
１ シリコン基板 ２ 酸化膜 ３ 銅 ４ アルミニウム ５ フォトレジスト
Claims (1)
- 【請求項１】 半導体素子上に配線用銅膜を被覆し、フ
ォトレジストで所定の配線パターンを形成し、該配線用
銅膜をエッチングした後レジストを除去して銅配線パタ
ーンを形成するに当たり、該配線用銅膜上にアルミニウ
ム或はその合金膜を被覆し、先ず、該アルミニウム或は
その合金膜部分のエッチングを行なって該銅膜を露出さ
せ、次いで、露出された該銅膜部分をエッチングするこ
とを特徴とする銅配線パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13756993A JPH06349832A (ja) | 1993-06-08 | 1993-06-08 | 銅配線パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13756993A JPH06349832A (ja) | 1993-06-08 | 1993-06-08 | 銅配線パターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06349832A true JPH06349832A (ja) | 1994-12-22 |
Family
ID=15201786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13756993A Withdrawn JPH06349832A (ja) | 1993-06-08 | 1993-06-08 | 銅配線パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06349832A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003026018A1 (fr) * | 2001-09-18 | 2003-03-27 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteur et son procede de production |
-
1993
- 1993-06-08 JP JP13756993A patent/JPH06349832A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003026018A1 (fr) * | 2001-09-18 | 2003-03-27 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteur et son procede de production |
| US6927118B2 (en) | 2001-09-18 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a bipolar transistor utilizing a dry etching and a wet etching to define a base junction opening |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272561A (en) | Hybrid process for SBD metallurgies | |
| US4428796A (en) | Adhesion bond-breaking of lift-off regions on semiconductor structures | |
| US4988412A (en) | Selective electrolytic desposition on conductive and non-conductive substrates | |
| US3634159A (en) | Electrical circuits assemblies | |
| US5674780A (en) | Method of forming an electrically conductive polymer bump over an aluminum electrode | |
| JPS5846192B2 (ja) | 接点構造体 | |
| CA1120611A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| CN110337710B (zh) | 用于铂图案化的牺牲层 | |
| JPH06349832A (ja) | 銅配線パターンの形成方法 | |
| JP2518391B2 (ja) | 半導体装置の銅配線形成方法 | |
| JP2002515645A (ja) | 被加工片に１つ以上の金属化レベルを形成するのに使用するための方法及び製造ツール構造体 | |
| JPS61214538A (ja) | 配線構造体の製造方法 | |
| JP2743409B2 (ja) | 多層配線形成法 | |
| JPH0629647A (ja) | フォトレジストの剥離方法 | |
| JP3211287B2 (ja) | 半導体装置の製造方法 | |
| JPH05291256A (ja) | 薄膜導体パターンの製造方法 | |
| JP2937537B2 (ja) | パターン形成方法 | |
| KR100192173B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JPS62244150A (ja) | 低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法 | |
| JP2900471B2 (ja) | 半導体装置の銅配線形成方法 | |
| JP2001127062A (ja) | 配線の形成方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| KR0173178B1 (ko) | 반도체 금속막 식각공정 | |
| JPS6261334A (ja) | パタ−ンの形成方法 | |
| JPH04103130A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |