JPH06342789A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06342789A JPH06342789A JP15296693A JP15296693A JPH06342789A JP H06342789 A JPH06342789 A JP H06342789A JP 15296693 A JP15296693 A JP 15296693A JP 15296693 A JP15296693 A JP 15296693A JP H06342789 A JPH06342789 A JP H06342789A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- insulating layer
- conductive layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 製造マージンの確保が容易、また、微細化が
容易なコンタクトホール構造を提供すること。 【構成】 下層配線層１０２上に絶縁層１０３、上層配
線層１０４及び絶縁層１０５を形成した後に、絶縁層１
０５、上層配線層１０４及び絶縁層１０３を貫通して下
層配線層１０２に到達するコンタクトホール１０６を開
孔する。このコンタクトホール内に導電層１０７を埋設
して上層配線層と下層配線層とを接続する。
容易なコンタクトホール構造を提供すること。 【構成】 下層配線層１０２上に絶縁層１０３、上層配
線層１０４及び絶縁層１０５を形成した後に、絶縁層１
０５、上層配線層１０４及び絶縁層１０３を貫通して下
層配線層１０２に到達するコンタクトホール１０６を開
孔する。このコンタクトホール内に導電層１０７を埋設
して上層配線層と下層配線層とを接続する。
Description
【０００１】
【産業上の利用分野】本発明はコンタクト構造を有する
半導体装置及びその製造方法に関する。
半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来の２層の配線層を導電層によって接
続するコンタクト構造の製造方法について図７を参照し
て説明する。
続するコンタクト構造の製造方法について図７を参照し
て説明する。
【０００３】まず、図７の（Ａ）を参照すると、Ｐ型シ
リコン基板１内にＮ型不純物（たとえばＰ、ＡS ）をイ
オン注入して下層配線層としてのＮ型不純物拡散層７０
２を形成する。その後、ＣＶＤ法等により二酸化シリコ
ン層７０３を形成する。次に、図７の（Ｂ）を参照する
と、フォトリソグラフィー技術及びドライエッチング技
術を用いて二酸化シリコン層７０３を選択的にエッチン
グしてコンタクトホール７０４を開孔し、これにより、
Ｎ型不純物拡散層７０２の一部を露出させる。
リコン基板１内にＮ型不純物（たとえばＰ、ＡS ）をイ
オン注入して下層配線層としてのＮ型不純物拡散層７０
２を形成する。その後、ＣＶＤ法等により二酸化シリコ
ン層７０３を形成する。次に、図７の（Ｂ）を参照する
と、フォトリソグラフィー技術及びドライエッチング技
術を用いて二酸化シリコン層７０３を選択的にエッチン
グしてコンタクトホール７０４を開孔し、これにより、
Ｎ型不純物拡散層７０２の一部を露出させる。
【０００４】次に、図７の（Ｃ）を参照すると、ＣＶＤ
法によりコンタクトホール７０４を埋め込むのに十分な
膜厚の導電層としてのタングステン層７０５を全表面に
形成し、さらに、タングステン層の表面をエッチングし
てコンタクトホール７０４内にタングステン層７０５を
埋設し、これにより、導電層を形成する。次に、図７の
（Ｄ）を参照すると、スパッタリング法等により全表面
に上層配線層としてのアルミニウム層７０６を形成し、
その後、パターニングして上層配線層を形成する。この
ようにして、下層配線層７０２と上層配線層７０６とを
導電層７０５により接続するコンタクト構造が得られ
る。
法によりコンタクトホール７０４を埋め込むのに十分な
膜厚の導電層としてのタングステン層７０５を全表面に
形成し、さらに、タングステン層の表面をエッチングし
てコンタクトホール７０４内にタングステン層７０５を
埋設し、これにより、導電層を形成する。次に、図７の
（Ｄ）を参照すると、スパッタリング法等により全表面
に上層配線層としてのアルミニウム層７０６を形成し、
その後、パターニングして上層配線層を形成する。この
ようにして、下層配線層７０２と上層配線層７０６とを
導電層７０５により接続するコンタクト構造が得られ
る。
【０００５】また、従来の３層の配線層を導電層によっ
て接続するコンタクト構造の製造方法について図８を参
照して説明する（参照：特開昭２−２３９６４７号公
報）。
て接続するコンタクト構造の製造方法について図８を参
照して説明する（参照：特開昭２−２３９６４７号公
報）。
【０００６】まず、図８の（Ａ）を参照すると、シリコ
ン基板８１１内にＰウエル８１２及びＮウエル８１２ａ
を形成し、Ｐウエル８１２には、ソース８１３、ドレイ
ン８１４及びゲート８１５よりなるＮチャネルトランジ
スタを形成し、また、Ｎウエル８１２ａには、ソース８
１３ａ、ドレイン８１４ａ及びゲート８１５ａよりなる
Ｐチャネルトランジスタを形成する。この場合、ソース
８１３ａは下層配線層として作用する。その後、ＣＶＤ
法等により全面に５０００Å程度の二酸化シリコン層８
１６を形成し、この二酸化シリコン層８１６を異方性エ
ッチングによりコンタクトホール８１８、８１８ａを開
孔する。次に、スパッタリング法によりアルミニウム合
金（たとえばＡｌ−Ｓｉ）よりなる導電層を８０００Å
程度形成し、これをフォトリソグラフィー法によりパタ
ーニングして配線層８１７をコンタクトホール８１８、
８１８ａに設ける。この配線層８１７はＮチャネルトラ
ンジスタのドレイン８１４とＰチャネルトランジスタの
ドレイン８１４ａとを接続する。次いで、プラズマＣＶ
Ｄ法等により二酸化シリコン層８１９を８０００Å程度
形成し、二酸化シリコン層８１６、８１９の所定領域に
異方性エッチングによりコンタクトホール８２１を開孔
する。次に、スパッタリング法によりアルミニウム合金
（たとえばＡｌ−Ｓｉ）よりなる導電層を８０００Å程
度形成し、これをフォトリソグラフィー法によりパター
ニングして配線層８２０をコンタクトホール８２１に設
ける。この配線層８２０はＮチャネルトランジスタのソ
ース８１３に接続され、中間配線層として作用する。次
に、再びプラズマＣＶＤ法等により二酸化シリコン層８
２２を８０００Å程度形成し、この二酸化シリコン層８
２２の一部をフォトリソグラフィー法により配線層８２
０が露出するまでエッチングする。
ン基板８１１内にＰウエル８１２及びＮウエル８１２ａ
を形成し、Ｐウエル８１２には、ソース８１３、ドレイ
ン８１４及びゲート８１５よりなるＮチャネルトランジ
スタを形成し、また、Ｎウエル８１２ａには、ソース８
１３ａ、ドレイン８１４ａ及びゲート８１５ａよりなる
Ｐチャネルトランジスタを形成する。この場合、ソース
８１３ａは下層配線層として作用する。その後、ＣＶＤ
法等により全面に５０００Å程度の二酸化シリコン層８
１６を形成し、この二酸化シリコン層８１６を異方性エ
ッチングによりコンタクトホール８１８、８１８ａを開
孔する。次に、スパッタリング法によりアルミニウム合
金（たとえばＡｌ−Ｓｉ）よりなる導電層を８０００Å
程度形成し、これをフォトリソグラフィー法によりパタ
ーニングして配線層８１７をコンタクトホール８１８、
８１８ａに設ける。この配線層８１７はＮチャネルトラ
ンジスタのドレイン８１４とＰチャネルトランジスタの
ドレイン８１４ａとを接続する。次いで、プラズマＣＶ
Ｄ法等により二酸化シリコン層８１９を８０００Å程度
形成し、二酸化シリコン層８１６、８１９の所定領域に
異方性エッチングによりコンタクトホール８２１を開孔
する。次に、スパッタリング法によりアルミニウム合金
（たとえばＡｌ−Ｓｉ）よりなる導電層を８０００Å程
度形成し、これをフォトリソグラフィー法によりパター
ニングして配線層８２０をコンタクトホール８２１に設
ける。この配線層８２０はＮチャネルトランジスタのソ
ース８１３に接続され、中間配線層として作用する。次
に、再びプラズマＣＶＤ法等により二酸化シリコン層８
２２を８０００Å程度形成し、この二酸化シリコン層８
２２の一部をフォトリソグラフィー法により配線層８２
０が露出するまでエッチングする。
【０００７】次に、図８の（Ｂ）を参照すると、露出さ
れた配線層８２０を異法性エッチングによりエッチング
し、さらに、その部分の二酸化シリコン層８１６、８１
９をエッチングし、これにより、コンタクトホール８３
０を開孔する。このコンタクトホール８３０はＰチャネ
ルトランジスタのソース８１３ａに到達している。
れた配線層８２０を異法性エッチングによりエッチング
し、さらに、その部分の二酸化シリコン層８１６、８１
９をエッチングし、これにより、コンタクトホール８３
０を開孔する。このコンタクトホール８３０はＰチャネ
ルトランジスタのソース８１３ａに到達している。
【０００８】次に、図８の（Ｃ）を参照すると、スパッ
タリング法によりアルミニウム合金（たとえばＡｌ−Ｓ
ｉ）なる導電層を形成し、これをフォトリソグラフィー
法によりパターニングして配線層８２３を設ける。この
配線層８２３は上層配線層として作用する。なお、図８
の（Ｂ）において、中間配線層８２０のコンタクトホー
ル８３０に面した部分に予め絶縁層（たとえば酸化アル
ミニウム）を形成しておけば、上層配線層８２３は下層
配線層としてのソース８１３ａにのみ接続することにな
る。
タリング法によりアルミニウム合金（たとえばＡｌ−Ｓ
ｉ）なる導電層を形成し、これをフォトリソグラフィー
法によりパターニングして配線層８２３を設ける。この
配線層８２３は上層配線層として作用する。なお、図８
の（Ｂ）において、中間配線層８２０のコンタクトホー
ル８３０に面した部分に予め絶縁層（たとえば酸化アル
ミニウム）を形成しておけば、上層配線層８２３は下層
配線層としてのソース８１３ａにのみ接続することにな
る。
【０００９】
【発明が解決しようとしている課題】しかしながら、図
７に示すコンタクト構造においては、コンタクトホール
７０４に埋め込むための材料（図７では、タングステン
層７０５）のエッチバックの際に十分なオーバエッチを
行わないと、二酸化シリコン層７０３の表面に埋め込む
材料の残渣が発生して上層配線層７０６の短絡を招く一
方、十分なオーバエッジはコンタクト部でのプラグロス
を大きくして上層配線層７０６のコンタクト部でのカバ
レッジを悪化させ、この結果、局所的に電流密度が異常
に高くなる。従って、コンタクト形成における製造マー
ジンの保持が困難であり、この製造マージンを保持する
と製造コストが上昇するという課題がある。また、図９
に示すごとく、上層配線層７０６をパターニングする際
に、コンタクトホール７０４を確実に覆うための目合わ
せ寸法マージン９０１を必要とし、従って、微細化つま
り高集積化に不利であるという課題もある。
７に示すコンタクト構造においては、コンタクトホール
７０４に埋め込むための材料（図７では、タングステン
層７０５）のエッチバックの際に十分なオーバエッチを
行わないと、二酸化シリコン層７０３の表面に埋め込む
材料の残渣が発生して上層配線層７０６の短絡を招く一
方、十分なオーバエッジはコンタクト部でのプラグロス
を大きくして上層配線層７０６のコンタクト部でのカバ
レッジを悪化させ、この結果、局所的に電流密度が異常
に高くなる。従って、コンタクト形成における製造マー
ジンの保持が困難であり、この製造マージンを保持する
と製造コストが上昇するという課題がある。また、図９
に示すごとく、上層配線層７０６をパターニングする際
に、コンタクトホール７０４を確実に覆うための目合わ
せ寸法マージン９０１を必要とし、従って、微細化つま
り高集積化に不利であるという課題もある。
【００１０】また、図８に示すコンタクト構造において
は、上層配線層８２３のスパッタリングは、コンタクト
ホール８３０が微細になったときにはコンタクトホール
８３０の側面及び底部におけるカバレッジが悪く、従っ
て、コンタクトホール８３０は図７に示す埋め込みコン
タクトホール構造にすることが好ましい。しかし、図７
に示す埋め込みコンタクトホール構造にすると、上述の
ごとく、製造マージンの保持が困難であり、従って、製
造コストの上昇を招き、また、微細化が困難であり、従
って、高集積化が図れないという課題がある。従って、
本発明の目的は、製造マージンの確保を容易にして製造
コストを低減し、また、微細化を容易にして高集積化を
図るコンタクト構造及びその製造方法を提供することに
ある。
は、上層配線層８２３のスパッタリングは、コンタクト
ホール８３０が微細になったときにはコンタクトホール
８３０の側面及び底部におけるカバレッジが悪く、従っ
て、コンタクトホール８３０は図７に示す埋め込みコン
タクトホール構造にすることが好ましい。しかし、図７
に示す埋め込みコンタクトホール構造にすると、上述の
ごとく、製造マージンの保持が困難であり、従って、製
造コストの上昇を招き、また、微細化が困難であり、従
って、高集積化が図れないという課題がある。従って、
本発明の目的は、製造マージンの確保を容易にして製造
コストを低減し、また、微細化を容易にして高集積化を
図るコンタクト構造及びその製造方法を提供することに
ある。
【００１１】
【課題を解決するための手段】上述の課題を解決するた
めに本発明においては、下層配線層上に絶縁層を介して
上層配線層（中間配線層があればこれも含む）を形成し
た後に、上層配線層を貫通して下層配線層に到るコンタ
クトホールを開孔する。このコンタクトホール内に導電
層を埋設して下層配線層と上層配線層とを接続する。
めに本発明においては、下層配線層上に絶縁層を介して
上層配線層（中間配線層があればこれも含む）を形成し
た後に、上層配線層を貫通して下層配線層に到るコンタ
クトホールを開孔する。このコンタクトホール内に導電
層を埋設して下層配線層と上層配線層とを接続する。
【００１２】
【作用】上述の手段によれば、コンタクトホール内に埋
設する導電層の製造が容易となる。
設する導電層の製造が容易となる。
【００１３】
【実施例】図１、図２は本発明の第１の実施例としての
半導体装置の製造方法を示す断面図である。まず、図１
の（Ａ）を参照すると、Ｐ型シリコン基板１０１内の所
望領域に下層導電層としてのＮ型不純物拡散層１０２を
形成する。その上に、ＣＶＤ法等により二酸化シリコン
層１０３を厚さ８０００Å形成し、また、その上に、ス
パッタリング法により上層配線層としてのアルミニウム
層１０４を厚さ５０００Å形成する。さらにその上に、
ＣＶＤ法により二酸化シリコン層１０５を厚さ５０００
Å形成する。
半導体装置の製造方法を示す断面図である。まず、図１
の（Ａ）を参照すると、Ｐ型シリコン基板１０１内の所
望領域に下層導電層としてのＮ型不純物拡散層１０２を
形成する。その上に、ＣＶＤ法等により二酸化シリコン
層１０３を厚さ８０００Å形成し、また、その上に、ス
パッタリング法により上層配線層としてのアルミニウム
層１０４を厚さ５０００Å形成する。さらにその上に、
ＣＶＤ法により二酸化シリコン層１０５を厚さ５０００
Å形成する。
【００１４】次に、図１の（Ｂ）を参照すると、二酸化
シリコン層１０５、アルミニウム層１０４及び二酸化シ
リコン層１０３をフォトリソグラフィー技術を用いて異
方性エッチングしてコンタクトホール１０６を開孔す
る。これにより、Ｎ型不純物拡散層１０２の所定領域が
露出される。
シリコン層１０５、アルミニウム層１０４及び二酸化シ
リコン層１０３をフォトリソグラフィー技術を用いて異
方性エッチングしてコンタクトホール１０６を開孔す
る。これにより、Ｎ型不純物拡散層１０２の所定領域が
露出される。
【００１５】次に、図１の（Ｃ）を参照すると、ＣＶＤ
法により全面にタングステン層を厚さ５０００Å形成
し、さらに、このタングステン層の表面をエッチングす
ることにより導電層としてのタングステン層１０７をコ
ンタクトホール１０６内に埋設する。このとき、コンタ
クトホール１０６内のタングステン層１０７を十分オー
バエッチングしてその表面が二酸化シリコン層１０５の
表面より２５００Å程度下に位置するようにする。
法により全面にタングステン層を厚さ５０００Å形成
し、さらに、このタングステン層の表面をエッチングす
ることにより導電層としてのタングステン層１０７をコ
ンタクトホール１０６内に埋設する。このとき、コンタ
クトホール１０６内のタングステン層１０７を十分オー
バエッチングしてその表面が二酸化シリコン層１０５の
表面より２５００Å程度下に位置するようにする。
【００１６】次に、図２の（Ｄ）を参照すると、フォト
リソグラフィー技術を用いて少なくともコンタクトホー
ル１０６を覆うようなパターンで二酸化シリコン層１０
５、アルミニウム層１０４を異方性エッチングしてアル
ミニウム層１０４を上層配線層として完成させる。
リソグラフィー技術を用いて少なくともコンタクトホー
ル１０６を覆うようなパターンで二酸化シリコン層１０
５、アルミニウム層１０４を異方性エッチングしてアル
ミニウム層１０４を上層配線層として完成させる。
【００１７】このようにして、下層配線層１０２と上層
配線層１０４とを導電層１０７により接続するコンタク
ト構造が得られる。このコンタクト構造によれば、導電
層１０７の上には上層配線層１０４は存在しないので、
導電層１０７を形成する際のエッチバックで発生するプ
ラグロスによる上層配線層１０４のコンタクト部でのカ
バレッジ悪化はない。また、上層配線層１０４の上部に
二酸化シリコン層１０５を形成した後、コンタクトホー
ル１０６の開孔、導電層１０７の埋設を行うので、この
二酸化シリコン層１０５の膜厚を厚くすることにより、
十分なエッチバグを行っても、導電層１０７の表面を上
層配線層１０４の表面から突出させることが可能とな
り、エッチバックのエッチング残渣の発生を防止し、か
つ、導電層１０７と上層配線層１０４との接触面積がど
のコンタクトにおいても一様で安定な接続を実現するこ
とができる。なお、エッチバックのエッチング残渣が発
生する表面には、上層配線層１０４が形成されない構造
なので、たとえ残渣が発生したとしても、配線の短絡は
殆ど起こらず、コンタクト形成における製造マージンを
保つことが非常に容易となる。
配線層１０４とを導電層１０７により接続するコンタク
ト構造が得られる。このコンタクト構造によれば、導電
層１０７の上には上層配線層１０４は存在しないので、
導電層１０７を形成する際のエッチバックで発生するプ
ラグロスによる上層配線層１０４のコンタクト部でのカ
バレッジ悪化はない。また、上層配線層１０４の上部に
二酸化シリコン層１０５を形成した後、コンタクトホー
ル１０６の開孔、導電層１０７の埋設を行うので、この
二酸化シリコン層１０５の膜厚を厚くすることにより、
十分なエッチバグを行っても、導電層１０７の表面を上
層配線層１０４の表面から突出させることが可能とな
り、エッチバックのエッチング残渣の発生を防止し、か
つ、導電層１０７と上層配線層１０４との接触面積がど
のコンタクトにおいても一様で安定な接続を実現するこ
とができる。なお、エッチバックのエッチング残渣が発
生する表面には、上層配線層１０４が形成されない構造
なので、たとえ残渣が発生したとしても、配線の短絡は
殆ど起こらず、コンタクト形成における製造マージンを
保つことが非常に容易となる。
【００１８】図３、図４は本発明の第２の実施例として
の半導体装置の製造方法を示す断面図である。まず、図
３の（Ａ）を参照すると、Ｐ型シリコン基板２０１内の
所望領域に下層導電層としてのＮ型不純物拡散層２０２
を形成する。その上に、ＣＶＤ法等により二酸化シリコ
ン層２０３を厚さ８０００Å形成する。
の半導体装置の製造方法を示す断面図である。まず、図
３の（Ａ）を参照すると、Ｐ型シリコン基板２０１内の
所望領域に下層導電層としてのＮ型不純物拡散層２０２
を形成する。その上に、ＣＶＤ法等により二酸化シリコ
ン層２０３を厚さ８０００Å形成する。
【００１９】次に、図３の（Ｂ）を参照すると、全面
に、スパッタリング法により上層配線層としてのアルミ
ニウム層１０４を厚さ５０００Å形成し、フォトリソグ
ラフィー技術を用いて図５に示すようなパターンでアル
ミニウム層２０４を選択的に異方性エッチングすること
により上層配線層を完成する。
に、スパッタリング法により上層配線層としてのアルミ
ニウム層１０４を厚さ５０００Å形成し、フォトリソグ
ラフィー技術を用いて図５に示すようなパターンでアル
ミニウム層２０４を選択的に異方性エッチングすること
により上層配線層を完成する。
【００２０】次に、図３の（Ｃ）を参照すると、全面に
ＣＶＤ法により二酸化シリコン層２０５を厚さ５０００
Å形成する。次に、図４の（Ｄ）を参照すると、二酸化
シリコン層２０５、アルミニウム層２０４及び二酸化シ
リコン層２０３をフォトリソグラフィー技術を用いて異
方性エッチングしてコンタクトホール２０６を開孔す
る。これにより、Ｎ型不純物拡散層２０２の所定領域が
露出される。
ＣＶＤ法により二酸化シリコン層２０５を厚さ５０００
Å形成する。次に、図４の（Ｄ）を参照すると、二酸化
シリコン層２０５、アルミニウム層２０４及び二酸化シ
リコン層２０３をフォトリソグラフィー技術を用いて異
方性エッチングしてコンタクトホール２０６を開孔す
る。これにより、Ｎ型不純物拡散層２０２の所定領域が
露出される。
【００２１】次に、図４の（Ｅ）を参照すると、ＣＶＤ
法により全面にタングステン層を厚さ５０００Å形成
し、さらに、このタングステン層の表面をエッチングす
ることにより導電層としてのタングステン層２０７をコ
ンタクトホール２０６内に埋設する。このときも、コン
タクトホール２０６内のタングステン層２０７を十分オ
ーバエッチングしてその表面が二酸化シリコン層２０５
の表面より２５００Å程度下に位置するようにする。
法により全面にタングステン層を厚さ５０００Å形成
し、さらに、このタングステン層の表面をエッチングす
ることにより導電層としてのタングステン層２０７をコ
ンタクトホール２０６内に埋設する。このときも、コン
タクトホール２０６内のタングステン層２０７を十分オ
ーバエッチングしてその表面が二酸化シリコン層２０５
の表面より２５００Å程度下に位置するようにする。
【００２２】このようにして、下層配線層２０２と上層
配線層２０４とを導電層２０７により接続するコンタク
ト構造が得られる。このコンタクト構造は上述の第１の
実施例によるコンタクト構造と同様であるが、さらに、
第２実施例においては、上層配線層２０４を完成した後
に、コンタクトホール２０６の開孔、導電層２０７の埋
設を行うので、上層配線層２０４の側面でコンタクトホ
ール２０６内に埋設された導電層２０７と接続するため
には、そのコンタクトは上層配線層２０４に一部接して
いるだけでよく、従って、上層配線層２０４はコンタク
ト部において目合わせマージンを取る必要はなく、この
結果、いわゆるボーダレスコンタクト構造が可能であ
り、微細化に有利である。
配線層２０４とを導電層２０７により接続するコンタク
ト構造が得られる。このコンタクト構造は上述の第１の
実施例によるコンタクト構造と同様であるが、さらに、
第２実施例においては、上層配線層２０４を完成した後
に、コンタクトホール２０６の開孔、導電層２０７の埋
設を行うので、上層配線層２０４の側面でコンタクトホ
ール２０６内に埋設された導電層２０７と接続するため
には、そのコンタクトは上層配線層２０４に一部接して
いるだけでよく、従って、上層配線層２０４はコンタク
ト部において目合わせマージンを取る必要はなく、この
結果、いわゆるボーダレスコンタクト構造が可能であ
り、微細化に有利である。
【００２３】図６は本発明の第３の実施例としての半導
体装置を示す断面図であって、上述の第２の実施例（図
４の（Ｅ））に示す半導体装置に比較して中間配線層と
してのリンドープされた多結晶シリコン層３０１及び二
酸化シリコン層３０２が付加されており、これにより、
３層の配線層構成をなしている。
体装置を示す断面図であって、上述の第２の実施例（図
４の（Ｅ））に示す半導体装置に比較して中間配線層と
してのリンドープされた多結晶シリコン層３０１及び二
酸化シリコン層３０２が付加されており、これにより、
３層の配線層構成をなしている。
【００２４】図６の半導体装置を製造するには、図３の
（Ａ）の工程の後で、ＣＶＤ法によりリンガドープされ
た多結晶シリコン層３０１を厚さ２０００Å形成し、こ
れをパターニングして中間配線層を完成させる。次に、
ＣＶＤ法により二酸化シリコン層３０２を厚さ８０００
Å形成する。この後は、第２の実施例の図３の（Ｂ）、
（Ｃ）、図４の（Ｄ）、（Ｅ）の工程と同様の工程で処
理される。ただし、コンタクトホール２０６を開孔する
際には、二酸化シリコン層２０５、アルミニウム層２０
４、二酸化シリコン層３０２、多結晶シリコン層３０１
及び二酸化シリコン層２０３の５層がエッチングされ
る。
（Ａ）の工程の後で、ＣＶＤ法によりリンガドープされ
た多結晶シリコン層３０１を厚さ２０００Å形成し、こ
れをパターニングして中間配線層を完成させる。次に、
ＣＶＤ法により二酸化シリコン層３０２を厚さ８０００
Å形成する。この後は、第２の実施例の図３の（Ｂ）、
（Ｃ）、図４の（Ｄ）、（Ｅ）の工程と同様の工程で処
理される。ただし、コンタクトホール２０６を開孔する
際には、二酸化シリコン層２０５、アルミニウム層２０
４、二酸化シリコン層３０２、多結晶シリコン層３０１
及び二酸化シリコン層２０３の５層がエッチングされ
る。
【００２５】このようにして、下層配線層２０２、中間
配線層３０１及び上層配線層２０４を導電層２０７によ
り接続するコンタクト構造が得られ、上述の第１、第２
の実施例と同様の効果が得られる。
配線層３０１及び上層配線層２０４を導電層２０７によ
り接続するコンタクト構造が得られ、上述の第１、第２
の実施例と同様の効果が得られる。
【００２６】
【発明の効果】以上説明したように本発明によれば、コ
ンタクト構造の製造マージンの確保が容易となり、従っ
て、製造コストを低減でき、また、微細化も容易とな
り、従って、高集積化を図れる。
ンタクト構造の製造マージンの確保が容易となり、従っ
て、製造コストを低減でき、また、微細化も容易とな
り、従って、高集積化を図れる。
【図１】本発明の第１の実施例としての半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図２】本発明の第１の実施例としての半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図３】本発明の第２の実施例としての半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図４】本発明の第２の実施例としての半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図５】図３の（Ｂ）の平面図である。
【図６】本発明の第３の実施例としての半導体装置を示
す断面図である。
す断面図である。
【図７】従来の半導体装置の製造方法を示す断面図であ
る。
る。
【図８】従来の半導体装置の製造方法を示す断面図であ
る。
る。
【図９】図７の課題を説明する平面図である。
１０１、２０１…Ｐ型シリコン基板 １０２、２０２…Ｎ型不純物拡散層（下層配線層） １０３、２０３…二酸化シリコン層 １０４、２０４…アルミニウム層（上層配線層） １０５、２０５…二酸化シリコン層 １０６、２０６…コンタクトホール １０７、２０７…タングステン層（導電層） ３０１…多結晶シリコン層（中間配線層） ３０２…二酸化シリコン層 ７０１…Ｐ型シリコン基板 ７０２…Ｎ型拡散層（下層配線層） ７０３…二酸化シリコン層 ７０４…コンタクトホール ７０５…タングステン層（導電層） ７０６…アルミニウム層（上層配線層） ８１１…シリコン基板 ８１２…Ｐウエル ８１２ａ…Ｎウエル ８１３ａ…ソース（下層配線層） ８１６…二酸化シリコン層 ８１７…配線層 ８１８、８１８ａ…コンタクトホール ８１９…二酸化シリコン層 ９０１…目合わせ寸法マージン
Claims (7)
- 【請求項１】 下層配線層（１０３）と、 該下層配線層上に形成された絶縁層（１０２）と、 該絶縁層上に形成された上層配線層（１０４）と、 前記絶縁層及び前記上層配線層の連続する側壁により囲
まれたコンタクトホール（１０６）内に形成された導電
層（１０７）とを具備し、前記下層配線層と前記上層配
線層とを前記導電層により接続するコンタクト構造を得
るようにした半導体装置。 - 【請求項２】 前記導電層の上面が前記上層配線層の上
面より突出している請求項１に記載の半導体装置。 - 【請求項３】 下層配線層（２０２）と、 該下層配線層上に形成された第１の絶縁層（２０３）
と、 該第１の絶縁膜上に形成された中間配線層（３０１）
と、 該中間配線層上に形成された第２の絶縁層（３０２）
と、 該第２の絶縁層上に形成された上層配線層（２０４）
と、 前記第１の絶縁層、前記中間配線層、前記第２の絶縁層
及び前記上層配線層の連続する側壁により囲まれたコン
タクトホール（２０６）内に形成された導電層（２０
７）とを具備し、前記下層配線層、前記中間配線層及び
前記上層配線層を前記導電層により接続するコンタクト
構造を得るようにした半導体装置。 - 【請求項４】 前記導電層の上面が前記上層配線層の上
面より突出している請求項３に記載の半導体装置。 - 【請求項５】 半導体基板（１０１）内に下層配線層
（１０２）を形成する工程と、 該半導体基板上に第１の絶縁層（１０３）を形成する工
程と、 該第１の絶縁層上に第１の導電層（１０４）を形成する
工程と、 該第１の導電層上に第２の絶縁層（１０５）を形成する
工程と、 該第２の絶縁層、前記第１の導電層及び前記第１の絶縁
層を選択的にエッチングして前記第１の導電層の側壁及
び前記下層配線層の表面を露出させてコンタクトホール
（１０６）を形成する工程と、 該コンタクトホール内を埋め込むのに十分な厚さの第２
の導電層（１０７）を全表面に被着する工程と、 該第２の導電層の表面をエッチバックして前記第２の導
電層を前記コンタクトホール内に埋設する工程と、 前記第２の絶縁層及び前記第１の導電層をパターニング
して該第１の導電層を上層配線層として残存させる工程
とを具備する半導体装置の製造方法。 - 【請求項６】 半導体基板（２０１）内に下層配線層
（２０２）を形成する工程と、 該半導体基板上に第１の絶縁層（２０３）を形成する工
程と、 該第１の絶縁層上に第１の導電層（２０４）を形成する
工程と、 該第１の導電層をパターニングして上層配線層（２０
４）を形成する工程と、 該上層配線層上に第２の絶縁層（２０５）を形成する工
程と、 該第２の絶縁層、前記上層配線層及び前記第１の絶縁層
を選択的にエッチングして前記上層配線層の側壁及び前
記下層配線層の表面を露出させてコンタクトホール（２
０６）を形成する工程と、 該コンタクトホール内を埋め込むのに十分な厚さの第２
の導電層（２０７）を全表面に被着する工程と、 該第２の導電層の表面をエッチバックして前記第２の導
電層を前記コンタクトホール内に埋設する工程とを具備
する半導体装置の製造方法。 - 【請求項７】 半導体基板（２０１）内に下層配線層
（２０２）を形成する工程と、 該半導体基板上に第１の絶縁層（２０３）を形成する工
程と、 該第１の絶縁層上に第１の導電層（３０１）を形成する
工程と、 該第１の導電層をパターニングして中間配線層（３０
１）を形成する工程と、 該中間配線層上に第２の絶縁層（３０２）を形成する工
程と、 該第２の絶縁層上に第２の導電層（２０４）を形成する
工程と、 該第２の導電層をパターニングして上層配線層（２０
４）を形成する工程と、 該上層配線層上に第３の絶縁層（２０５）を形成する工
程と、 該第３の絶縁層、前記上層配線層、前記第２の絶縁層、
前記中間配線層及び前記第１の絶縁層を選択的にエッチ
ングして前記上層配線層の側壁、前記中間配線層の側壁
及び前記下層配線層の表面を露出させてコンタクトホー
ル（２０６）を形成する工程と、 該コンタクトホール内を埋め込むのに十分な厚さの第３
の導電層（２０７）を全表面に被着する工程と、 該第３の導電層の表面をエッチバックして前記第３の導
電層を前記コンタクトホール内に埋設する工程とを具備
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5152966A JP2919227B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5152966A JP2919227B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342789A true JPH06342789A (ja) | 1994-12-13 |
| JP2919227B2 JP2919227B2 (ja) | 1999-07-12 |
Family
ID=15552055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5152966A Expired - Fee Related JP2919227B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919227B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59220952A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62118543A (ja) * | 1985-11-18 | 1987-05-29 | Nec Corp | 半導体集積回路装置 |
| JPH0240935A (ja) * | 1988-07-30 | 1990-02-09 | Sony Corp | 多層配線構造 |
-
1993
- 1993-05-31 JP JP5152966A patent/JP2919227B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59220952A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62118543A (ja) * | 1985-11-18 | 1987-05-29 | Nec Corp | 半導体集積回路装置 |
| JPH0240935A (ja) * | 1988-07-30 | 1990-02-09 | Sony Corp | 多層配線構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2919227B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| JP3022744B2 (ja) | 半導体装置及びその製造方法 | |
| US6184127B1 (en) | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| JPH09260655A (ja) | 半導体装置の製造方法 | |
| JP2850833B2 (ja) | 半導体装置の製造方法 | |
| US6248636B1 (en) | Method for forming contact holes of semiconductor memory device | |
| JPH08274166A (ja) | 半導体装置及びその製造方法 | |
| JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
| JP3483090B2 (ja) | 半導体装置の製造方法 | |
| JPH06342789A (ja) | 半導体装置及びその製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JP2867555B2 (ja) | 半導体装置の製造方法 | |
| JP2000216235A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPS60130163A (ja) | 半導体集積回路 | |
| JP3716523B2 (ja) | 半導体装置の製造方法 | |
| JPH11111921A (ja) | 半導体装置 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JP3403018B2 (ja) | 半導体装置及びその製造方法 | |
| JP3239422B2 (ja) | 接続構造の形成方法及び該接続構造の形成方法を用いた電子材料の形成方法 | |
| JPH11145305A (ja) | 半導体装置の製造方法 | |
| US20030160282A1 (en) | Semiconductor device | |
| JPH09129842A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970527 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |