JPH06334623A - フレームモニタ回路 - Google Patents
フレームモニタ回路Info
- Publication number
- JPH06334623A JPH06334623A JP11874893A JP11874893A JPH06334623A JP H06334623 A JPH06334623 A JP H06334623A JP 11874893 A JP11874893 A JP 11874893A JP 11874893 A JP11874893 A JP 11874893A JP H06334623 A JPH06334623 A JP H06334623A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- bit
- circuit
- specific information
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 データ中に含まれる通信データ以外の保守、
運用及び制御情報等（特定情報）を抽出してモニタする
ための通信装置内のフレームモニタ回路に関し、簡単な
回路で、かつ試験工数が少なくてすむフレームモニタ回
路を提供することを目的とする。 【構成】 少なくともフレーム同期のためのフレームビ
ットと特定情報伝送用のビットをそれぞれフレーム内の
所定位置に有するフレーム構成のデータを受信して該フ
レームビットを検出し所定の処理をする通信装置に付加
されるフレームモニタ回路であって、前記検出したフレ
ームビットから前記特定情報伝送用のビット位置を解読
して対応するタイミングパルスを出力するデコード部11
0 と、該タイミングパルスにより前記受信データから前
記特定情報を抽出する特定情報抽出部120 とで構成す
る。
運用及び制御情報等（特定情報）を抽出してモニタする
ための通信装置内のフレームモニタ回路に関し、簡単な
回路で、かつ試験工数が少なくてすむフレームモニタ回
路を提供することを目的とする。 【構成】 少なくともフレーム同期のためのフレームビ
ットと特定情報伝送用のビットをそれぞれフレーム内の
所定位置に有するフレーム構成のデータを受信して該フ
レームビットを検出し所定の処理をする通信装置に付加
されるフレームモニタ回路であって、前記検出したフレ
ームビットから前記特定情報伝送用のビット位置を解読
して対応するタイミングパルスを出力するデコード部11
0 と、該タイミングパルスにより前記受信データから前
記特定情報を抽出する特定情報抽出部120 とで構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、データ中に含まれる通
信データ以外の保守、運用及び制御情報等（特定情報）
を抽出してモニタするための通信装置内のフレームモニ
タ回路に関するものである。
信データ以外の保守、運用及び制御情報等（特定情報）
を抽出してモニタするための通信装置内のフレームモニ
タ回路に関するものである。
【０００２】
【従来の技術】図５は従来例の通信システムの試験方法
を説明するための図である。図において、網終端装置
（ＮＴ）１は加入者線（回線）を終端し、ユーザとネッ
トワーク間のインタフェースを提供する機能を有する。
即ち、回線からの多重化された音声データ入力に対して
レベル変換等を行い、他端に接続された線路を介して端
末（ＴＥ）２にデータを送出する。
を説明するための図である。図において、網終端装置
（ＮＴ）１は加入者線（回線）を終端し、ユーザとネッ
トワーク間のインタフェースを提供する機能を有する。
即ち、回線からの多重化された音声データ入力に対して
レベル変換等を行い、他端に接続された線路を介して端
末（ＴＥ）２にデータを送出する。
【０００３】これら装置あるいは線路の試験を行う場
合、同図に示すように網終端装置１には回線をはずして
パターン発生器３とパターン検知器（ＤＥＴ）４を接続
し、端末２にはパターン検知器（ＤＥＴ）５を接続す
る。そして、パターン発生器３から一定のパターン信号
を出力し網終端装置１、および端末２を介してパターン
検知器５で受信して送信パターンとの一致を検出する。
合、同図に示すように網終端装置１には回線をはずして
パターン発生器３とパターン検知器（ＤＥＴ）４を接続
し、端末２にはパターン検知器（ＤＥＴ）５を接続す
る。そして、パターン発生器３から一定のパターン信号
を出力し網終端装置１、および端末２を介してパターン
検知器５で受信して送信パターンとの一致を検出する。
【０００４】あるいは端末２の出力側で折り返し、又は
網終端装置１の出力側で折り返して網終端装置１に接続
したパターン検知器４で送信パターンとの一致を検出す
る。このようにしてこれら装置あるいは線路の試験を行
っていた。
網終端装置１の出力側で折り返して網終端装置１に接続
したパターン検知器４で送信パターンとの一致を検出す
る。このようにしてこれら装置あるいは線路の試験を行
っていた。
【０００５】
【発明が解決しようとする課題】しかしながら上述した
試験方法においては、相手装置（今の場合、網終端装置
１を主装置とした時、端末２）が存在しない場合、該相
手装置の回路（対向回路）を治具として作成し、これを
網終端装置１に接続して試験を行っていた。この場合、
対向回路の作成のためにかかる費用、日数が膨大なもの
になるという問題点があった。
試験方法においては、相手装置（今の場合、網終端装置
１を主装置とした時、端末２）が存在しない場合、該相
手装置の回路（対向回路）を治具として作成し、これを
網終端装置１に接続して試験を行っていた。この場合、
対向回路の作成のためにかかる費用、日数が膨大なもの
になるという問題点があった。
【０００６】したがって本発明は、簡単な回路で、かつ
試験工数が少なくてすむフレームモニタ回路を提供する
ことを目的とする。
試験工数が少なくてすむフレームモニタ回路を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】上記問題点は図１に示す
回路の構成によって解決される。即ち図１において、少
なくともフレーム同期のためのフレームビットと特定情
報伝送用のビットをそれぞれフレーム内の所定位置に有
するフレーム構成のデータを受信して該フレームビット
を検出し所定の処理をする通信装置に付加されるフレー
ムモニタ回路であって、前記検出したフレームビットか
ら前記特定情報伝送用のビット位置を解読して対応する
タイミングパルスを出力するデコード部110 と、該タイ
ミングパルスにより前記受信データから前記特定情報を
抽出する特定情報抽出部120 とを有する構成にする。
回路の構成によって解決される。即ち図１において、少
なくともフレーム同期のためのフレームビットと特定情
報伝送用のビットをそれぞれフレーム内の所定位置に有
するフレーム構成のデータを受信して該フレームビット
を検出し所定の処理をする通信装置に付加されるフレー
ムモニタ回路であって、前記検出したフレームビットか
ら前記特定情報伝送用のビット位置を解読して対応する
タイミングパルスを出力するデコード部110 と、該タイ
ミングパルスにより前記受信データから前記特定情報を
抽出する特定情報抽出部120 とを有する構成にする。
【０００８】
【作用】図１において、フレームビットおよび特定情報
伝送用のビットは受信データのフレーム内の所定位置に
挿入されているため、デコード部110 において、予め検
出されているフレームビットから特定情報伝送用のビッ
ト位置を解読して、対応するタイミングパルスを出力す
る。特定情報抽出部120 として例えばフリップフロップ
等を用いて、該タイミングパルスをクロックとして使用
することにより受信データから特定情報を抽出すること
ができる。
伝送用のビットは受信データのフレーム内の所定位置に
挿入されているため、デコード部110 において、予め検
出されているフレームビットから特定情報伝送用のビッ
ト位置を解読して、対応するタイミングパルスを出力す
る。特定情報抽出部120 として例えばフリップフロップ
等を用いて、該タイミングパルスをクロックとして使用
することにより受信データから特定情報を抽出すること
ができる。
【０００９】この結果、簡単な回路を付加するだけで、
対向回路を治具として作成しなくてすむ。又、各通信装
置に本発明のフレームモニタ回路を搭載することによ
り、異常箇所を特定することができ、かつ試験工数も少
なくてすませることが可能となる。
対向回路を治具として作成しなくてすむ。又、各通信装
置に本発明のフレームモニタ回路を搭載することによ
り、異常箇所を特定することができ、かつ試験工数も少
なくてすませることが可能となる。
【００１０】
【実施例】以下に、本発明の実施例をＩＳＤＮユーザ・
網インタフェース（ＣＣＩＴＴ勧告．Ｉ−４３１）の場
合について説明する。
網インタフェース（ＣＣＩＴＴ勧告．Ｉ−４３１）の場
合について説明する。
【００１１】図４は一例のフレーム／マルチフレーム構
成を示す図である。同図(A)において、各フレームは１
９３ビットあり、１つのＦビットとそれに続く連続した
２４タイムスロット（ＴＳ１〜ＴＳ２４）で構成され
る。フレームの先頭ビット（Ｆビット）は、フレーム同
期、伝送路符号誤り特性の監視、データリンクに使用さ
れる。
成を示す図である。同図(A)において、各フレームは１
９３ビットあり、１つのＦビットとそれに続く連続した
２４タイムスロット（ＴＳ１〜ＴＳ２４）で構成され
る。フレームの先頭ビット（Ｆビット）は、フレーム同
期、伝送路符号誤り特性の監視、データリンクに使用さ
れる。
【００１２】同図(B) において、１マルチフレームは、
２４フレームで構成される。マルチフレーム同期信号
（ＦＡＳ）は、４フレーム毎のＦビットで形成され、各
フレームがマルチフレームの中でどこにあるかを示すた
めに使用される。ＣＲＣは、第２、６、10、14、18、22
フレームのＦビット（ｅ1 〜ｅ6 ）が割り当てられ、伝
送路符号誤り特性の監視を行うために使用される。
２４フレームで構成される。マルチフレーム同期信号
（ＦＡＳ）は、４フレーム毎のＦビットで形成され、各
フレームがマルチフレームの中でどこにあるかを示すた
めに使用される。ＣＲＣは、第２、６、10、14、18、22
フレームのＦビット（ｅ1 〜ｅ6 ）が割り当てられ、伝
送路符号誤り特性の監視を行うために使用される。
【００１３】データリンクビットは、フレーム番号１か
ら奇数番目の各フレームのＦビット（ｍ1 ビット〜ｍ12
ビット）が割り当てられ、自局の保守、運用および制御
情報をこのデータリンクビットを用いて相手局へ送信す
る。本発明の実施例では、このデータリンクビットを抽
出してモニタする。
ら奇数番目の各フレームのＦビット（ｍ1 ビット〜ｍ12
ビット）が割り当てられ、自局の保守、運用および制御
情報をこのデータリンクビットを用いて相手局へ送信す
る。本発明の実施例では、このデータリンクビットを抽
出してモニタする。
【００１４】図２は本発明の実施例のフレーム内モニタ
・サポート回路の構成図である。図において、回線から
送られてきたデータを例えば網終端装置（ＮＴ）で受信
し、同装置内のフレームパターン検出回路６で受信デー
タのフレームパターン（前述したＦＡＳビット）を検出
し、保護回路７で前方／後方保護をとってフレーム同期
を確立した後、データをフレームカウンタ８とマルチフ
レームカウンタ９に加える。フレームカウンタ８で193
ビットごとに現れる各フレームのＦビットパルス（Ｆ
Ｐ）をカウント出力して、マルチフレームカウンタ９に
加える。
・サポート回路の構成図である。図において、回線から
送られてきたデータを例えば網終端装置（ＮＴ）で受信
し、同装置内のフレームパターン検出回路６で受信デー
タのフレームパターン（前述したＦＡＳビット）を検出
し、保護回路７で前方／後方保護をとってフレーム同期
を確立した後、データをフレームカウンタ８とマルチフ
レームカウンタ９に加える。フレームカウンタ８で193
ビットごとに現れる各フレームのＦビットパルス（Ｆ
Ｐ）をカウント出力して、マルチフレームカウンタ９に
加える。
【００１５】本実施例の場合、前述したように24フレー
ムで１マルチフレームが構成されていて、かつ奇数番目
のフレームのＦビットにデータリンクビット（ｍ1 〜ｍ
12）が挿入されているため、マルチフレームカウンタ９
が例えば５ビット出力端子を有する時、その最下位ビッ
ト（ＬＳＢ）出力は“１”となる。
ムで１マルチフレームが構成されていて、かつ奇数番目
のフレームのＦビットにデータリンクビット（ｍ1 〜ｍ
12）が挿入されているため、マルチフレームカウンタ９
が例えば５ビット出力端子を有する時、その最下位ビッ
ト（ＬＳＢ）出力は“１”となる。
【００１６】このため、最下位ビット（ＬＳＢ）出力を
奇数デコード部10を介して（今の場合、そのまま通過し
て）ＡＮＤ回路11の一方の入力に加える。ＡＮＤ回路11
の他方の入力には、前述したフレームカウンタ８の出力
のＦビットパルス（ＦＰ）を加えると、ＡＮＤ回路11か
らは奇数番目のフレームのＦビットに一致したタイミン
グでパルスを出力する。
奇数デコード部10を介して（今の場合、そのまま通過し
て）ＡＮＤ回路11の一方の入力に加える。ＡＮＤ回路11
の他方の入力には、前述したフレームカウンタ８の出力
のＦビットパルス（ＦＰ）を加えると、ＡＮＤ回路11か
らは奇数番目のフレームのＦビットに一致したタイミン
グでパルスを出力する。
【００１７】この出力パルスをフリップフロップ（以下
ＦＦと称する）12のＣ端子にクロックとして加える。Ｆ
Ｆ12のＤ端子には前述した受信データを加えると、上記
クロックによりＱ端子からはデータリンクビット（ｍ1
〜ｍ12）に挿入された特定情報が出力される。この出力
をドライバ14を介して端子に接続したオッシロスコー
プ（図示しない）等でモニタする。
ＦＦと称する）12のＣ端子にクロックとして加える。Ｆ
Ｆ12のＤ端子には前述した受信データを加えると、上記
クロックによりＱ端子からはデータリンクビット（ｍ1
〜ｍ12）に挿入された特定情報が出力される。この出力
をドライバ14を介して端子に接続したオッシロスコー
プ（図示しない）等でモニタする。
【００１８】またＡＮＤ回路11の出力をドライバ15を介
して端子に接続したオッシロスコープ（図示しない）
等でモニタする。端子の出力は奇数番目フレームのＦ
ビットのタイミングパルスを表す。図３に上記端子、
端子の出力波形を示す。本実施例の場合、データリン
クビット（ｍ1 〜ｍ12）情報が８ビット単位で順繰りに
表されるとして、端子の出力波形は例えば“０１１１
１１１０”の場合について表示している。
して端子に接続したオッシロスコープ（図示しない）
等でモニタする。端子の出力は奇数番目フレームのＦ
ビットのタイミングパルスを表す。図３に上記端子、
端子の出力波形を示す。本実施例の場合、データリン
クビット（ｍ1 〜ｍ12）情報が８ビット単位で順繰りに
表されるとして、端子の出力波形は例えば“０１１１
１１１０”の場合について表示している。
【００１９】尚、上記実施例では、ＩＳＤＮユーザ・網
インタフェース（ＣＣＩＴＴ勧告．Ｉ−４３１）の場合
について説明したが、本発明はこれに限られるものでは
なく、保守、運用および制御情報等（特定情報）をマル
チフレームの中の偶数番目のフレームのＦビット、ある
いはマルチフレームを構成しない任意のフレームのＦビ
ット以外の例えば制御用ビットを用いて送信することも
可能である。
インタフェース（ＣＣＩＴＴ勧告．Ｉ−４３１）の場合
について説明したが、本発明はこれに限られるものでは
なく、保守、運用および制御情報等（特定情報）をマル
チフレームの中の偶数番目のフレームのＦビット、ある
いはマルチフレームを構成しない任意のフレームのＦビ
ット以外の例えば制御用ビットを用いて送信することも
可能である。
【００２０】例えば、偶数番目のフレームのＦビットを
用いる場合は、マルチフレームカウンタ９の最下位ビッ
ト（ＬＳＢ）出力は“０”となるため、図２の奇数デコ
ード部10内にインバータ（図示しない）を設け、インバ
ータ（図示しない）によりＬＳＢの符号を反転して
（“１”として）ＡＮＤ回路11の一方の入力に加えるよ
うにする。
用いる場合は、マルチフレームカウンタ９の最下位ビッ
ト（ＬＳＢ）出力は“０”となるため、図２の奇数デコ
ード部10内にインバータ（図示しない）を設け、インバ
ータ（図示しない）によりＬＳＢの符号を反転して
（“１”として）ＡＮＤ回路11の一方の入力に加えるよ
うにする。
【００２１】この結果、奇数デコード部としてのインバ
ータ、ＡＮＤ回路およびＦＦ、及びモニタ部としてのド
ライバ回路等の簡単な回路（ＩＣ数個）を付加するだけ
で、対向回路を治具として作成しなくてすむ。又、各通
信装置に本発明の回路を搭載することにより、異常箇所
を特定することができ、かつ試験工数も少なくてすませ
ることが可能となる。
ータ、ＡＮＤ回路およびＦＦ、及びモニタ部としてのド
ライバ回路等の簡単な回路（ＩＣ数個）を付加するだけ
で、対向回路を治具として作成しなくてすむ。又、各通
信装置に本発明の回路を搭載することにより、異常箇所
を特定することができ、かつ試験工数も少なくてすませ
ることが可能となる。
【００２２】
【発明の効果】以上説明したように本発明によれば、簡
単な回路を付加するだけで、対向回路を治具として作成
しなくてすむ。又、各通信装置に本発明のフレームモニ
タ回路を搭載することにより、異常箇所を特定すること
ができ、かつ試験工数も少なくてすませることが可能と
なる。
単な回路を付加するだけで、対向回路を治具として作成
しなくてすむ。又、各通信装置に本発明のフレームモニ
タ回路を搭載することにより、異常箇所を特定すること
ができ、かつ試験工数も少なくてすませることが可能と
なる。
【図１】は本発明の原理図、
【図２】は本発明の実施例のフレーム内モニタ・サポー
ト回路の構成図、
ト回路の構成図、
【図３】は実施例のモニタ部の出力波形図、
【図４】は一例のフレーム／マルチフレーム構成を示す
図、
図、
【図５】は従来例の通信システムの試験方法を説明する
ための図である。
ための図である。
110 はデコード部、120 は特定情報抽出部を示す。
Claims (1)
- 【請求項１】 少なくともフレーム同期のためのフレー
ムビットと特定情報伝送用のビットをそれぞれフレーム
内の所定位置に有するフレーム構成のデータを受信して
該フレームビットを検出し所定の処理をする通信装置に
付加されるフレームモニタ回路であって、 前記検出したフレームビットから前記特定情報伝送用の
ビット位置を解読して対応するタイミングパルスを出力
するデコード部(110) と、 該タイミングパルスにより前記受信データから前記特定
情報を抽出する特定情報抽出部(120) とを有することを
特徴とするフレームモニタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11874893A JPH06334623A (ja) | 1993-05-20 | 1993-05-20 | フレームモニタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11874893A JPH06334623A (ja) | 1993-05-20 | 1993-05-20 | フレームモニタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334623A true JPH06334623A (ja) | 1994-12-02 |
Family
ID=14744082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11874893A Withdrawn JPH06334623A (ja) | 1993-05-20 | 1993-05-20 | フレームモニタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334623A (ja) |
-
1993
- 1993-05-20 JP JP11874893A patent/JPH06334623A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3512948B2 (ja) | 通信用測定器 | |
| US6226270B1 (en) | Method and apparatus for path trace check | |
| US5081619A (en) | Digital signal multiplex communication system having signal path monitoring function | |
| US4592044A (en) | Apparatus and method for checking time slot integrity of a switching system | |
| JP3004130B2 (ja) | メッセージ情報終端方式 | |
| JPH06334623A (ja) | フレームモニタ回路 | |
| CA1121894A (en) | Digital trunk supervisory decoder multiplexor for ground start or e&m signalling on a common t1 span | |
| JP3329527B2 (ja) | ディジタルボタン電話装置 | |
| US4858223A (en) | Security arrangement for a telecommunications exchange system | |
| CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
| WO2004066529A1 (ja) | パストレース機能を有する光伝送装置 | |
| JP2757826B2 (ja) | 回線監視システム | |
| JP2874708B2 (ja) | ディジタル導通試験方式 | |
| JPH0286391A (ja) | Ｉｓｄｎローカル通信方式 | |
| JP3347075B2 (ja) | データ回線終端装置とこれを用いた通信システムおよびデータ回線終端装置における同期系回路診断方法 | |
| JP2953977B2 (ja) | 回線障害監視回路 | |
| US6233225B1 (en) | Line coding mismatch detection technique | |
| JP2956391B2 (ja) | 光加入者伝送装置の加入者線インタフェース部 | |
| JPH0936841A (ja) | 伝送装置および伝送システム | |
| JPH1041908A (ja) | デジタル伝送装置 | |
| KR900004474B1 (ko) | 전전자 교환기의 cept 디지탈 트렁크 접속장치 | |
| JP2921069B2 (ja) | 局間回線の試験方式 | |
| JPH0227876B2 (ja) | Pairotsutoshikenhoshiki | |
| JP3045894B2 (ja) | 回線障害識別方法 | |
| JPH03109835A (ja) | ディジタル中継回線対地識別方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |