JPH06333941A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】少ない工程数により、低濃度層の領域を制御し
て所望のＬＤＤ構造を得る。 【構成】ポリシリコンゲート電極３の側壁に、シリコン
酸化膜２を介してポリシリコンのサイドウォール・スペ
ーサ５を形成する。次に、サイドウォール・スペーサ５
に多数の孔５ａを形成する。続いて、サイドウォール・
スペーサ５とポリシリコンゲート電極３とをマスクとし
て、Ｐ型シリコン基板１にヒ素をイオン注入する。この
とき、イオン注入エネルギーのＲＰを適宜に調整し、サ
イドウォール・スペーサ５の孔５ａの無い部分では、注
入されたヒ素イオンがサイドウォール・スペーサ５中で
止まるようにする。これにより、サイドウォール・スペ
ーサ５の孔５ａの部分のシリコン基板１にだけヒ素がイ
オン注入されることになり、孔５ａの部分の面積に応じ
てドーズ量を調整することができる。その結果、低濃度
のｎ^- 層４ａと高濃度のｎ⁺ 層４ｂとを同時に形成する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置およびその製
造方法に係り、詳しくは、低濃度ドープドレイン（ＬＤ
Ｄ；Lightly Doped Drain ）構造のＭＯＳトランジスタ
の製造方法に関するものである。

【０００２】

【従来の技術】従来、チャネル長が短い微小なＭＯＳト
ランジスタにおいて、ドレイン部の電界強度が高くなり
過ぎるのを抑えるために、ＬＤＤ構造が提案されている
（IEEETransaction Electron Device Vol.ED-29,1982
）。このＬＤＤ構造では、ドレイン近傍に設けた濃度
の低いｎ^- （またはｐ^- ）層によってドレイン近傍の電
界を緩和することができ、ホットキャリアの発生を抑制
することが可能になることから、ＭＯＳトランジスタの
耐圧改善に有効である。

【０００３】ＬＤＤ構造の製造方法としては、広く用
いられている通常の方法と、ディスポーサブル・スペ
ーサを用いた方法（Parrillo 他 ;IEDM Technology Di
gest,P.244,1986 ）とが提案されている。以下、Ｎチャ
ネルＭＯＳトランジスタの製造方法を例にとって両者の
概略を説明する。

【０００４】通常の方法 ゲート電極作成後、低濃度のｎ^- 層形成のためにリンを
イオン注入し、１回目の熱処理を行う。次に、ゲート電
極側壁に、シリコン酸化膜やシリコン窒化膜またはポリ
シリコン（ポリシリコンの場合は絶縁膜を介す）等によ
るサイドウォール・スペーサを形成する。続いて、当該
サイドウォール・スペーサをマスクとして、高濃度のｎ
⁺ 層形成のためにヒ素（またはアンチモン）をイオン注
入し、２回目の熱処理を行う。その後、サイドウォール
・スペーサを用いたセルフアライン・コンタクト法によ
り、ドレイン電極およびソース電極を形成する。

【０００５】ディスポーサブル・スペーサを用いた方
法 ゲート電極作成後、ゲート電極側壁に、シリコン酸化膜
やシリコン窒化膜またはポリシリコン（ポリシリコンの
場合は絶縁膜を介す）等によるサイドウォール・スペー
サを形成する。次に、当該サイドウォール・スペーサを
マスクとして、高濃度のｎ⁺ 層形成のためにヒ素（また
はアンチモン）をイオン注入し、１回目の熱処理を行
う。続いて、サイドウォール・スペーサを除去する。そ
して、低濃度のｎ^- 層形成のためにリンをイオン注入
し、２回目の熱処理を行う。その後、ゲート電極側壁に
再びサイドウォール・スペーサを形成し、当該サイドウ
ォール・スペーサを用いたセルフアライン・コンタクト
法により、ドレイン電極およびソース電極を形成する。

【０００６】

【発明が解決しようとする課題】ところが、の通常の
方法では、１回目の熱処理によって所定の領域まで拡散
したｎ^- 層に対しても、ｎ⁺ 層形成のための２回目の熱
処理が行われる。その結果、二度に渡る熱履歴のため
に、ｎ^- 層が所定の領域以上に拡散し過ぎることにな
り、ショートチャネル効果が大きくなってしまうという
問題があった。

【０００７】一方、のディスポーサブル・スペーサを
用いた方法では、ｎ⁺ 層形成後にｎ ^- 層を形成するた
め、ｎ^- 層は一度しか熱履歴を受けない。そのため、ｎ
^- 層を正確に所定の領域まで拡散させることが可能にな
り、ショートチャネル効果を小さくすることができる。
しかしながら、のディスポーサブル・スペーサを用い
た方法では、サイドウォール・スペーサを一旦除去した
後に再び形成しなければならず、工程数が増えるという
問題があった。

【０００８】ところで、近年、ＬＤＤ構造以外でも、半
導体基板上の不純物プロファイルを緩やかにすることが
求められている。その場合も、上記またはのＬＤＤ
構造の製造方法と同様の方法が用いられているため、同
じ問題を抱えていた。

【０００９】本発明は上記問題点を解決するためになさ
れたものであって、第１の発明の目的は、少ない工程数
により、低濃度層の領域を制御して所望のＬＤＤ構造を
得ることができる半導体装置を提供することにある。ま
た、第２の発明の目的は、少ない工程数により、低濃度
層の領域を制御して所望のＬＤＤ構造を得ることができ
る半導体装置の製造方法を提供することにある。また、
第３の発明の目的は、少ない工程数により、半導体基板
上の不純物プロファイルを緩やかにすることができる半
導体装置の製造方法を提供することにある。

【００１０】

【課題を解決するための手段】請求項１記載の発明は、
低濃度ドープドレイン構造の半導体装置において、ゲー
ト電極の側壁に、所定の割合で多数の小孔が形成された
サイドウォール・スペーサを設けたことをその要旨とす
る。

【００１１】また、請求項２記載の発明は、低濃度ドー
プドレイン構造の半導体装置の製造方法において、半導
体基板上にゲート電極を形成する工程と、そのゲート電
極の側壁に、適宜な高さのサイドウォール・スペーサを
形成する工程と、そのサイドウォール・スペーサに、所
定の割合で多数の小孔を形成する工程と、ゲート電極お
よびサイドウォール・スペーサをマスクとして、半導体
基板に不純物をイオン注入する工程とを備えたことをそ
の要旨とする。

【００１２】また、請求項３記載の発明は、半導体基板
上の所定の箇所に適宜な厚さの膜を形成する工程と、そ
の膜に所定の割合で多数の小孔を形成する工程と、その
膜をマスクとして、半導体基板に不純物をイオン注入す
る工程とを備えたことをその要旨とする。

【００１３】

【作用】請求項１および請求項２記載の発明では、サイ
ドウォール・スペーサの高さに対し、不純物のイオン注
入エネルギーのプロジェクト・レンジの方が低くなるよ
うにする。これにより、サイドウォール・スペーサ５の
孔の無い部分では、注入された不純物イオンがサイドウ
ォール・スペーサ中で止まることになる。一方、サイド
ウォール・スペーサの孔の部分では、注入された不純物
イオンが半導体基板中に注入されることになる。その結
果、サイドウォール・スペーサの下の半導体基板には、
不純物濃度が低い層が形成される。一方、半導体基板の
サイドウォール・スペーサの無い部分には、不純物濃度
が高い層が形成される。従って、１回のイオン注入によ
り、低濃度層と高濃度層とを同時に形成することができ
る。また、サイドウォール・スペーサの面積に対する孔
の部分の面積の割合を調整することにより、低濃度層の
領域を正確に制御することができる。すなわち、少ない
工程数により、低濃度層の領域を制御して所望のＬＤＤ
構造を得ることができるまた、請求項３記載の発明で
は、前記膜の高さに対し、不純物のイオン注入エネルギ
ーのプロジェクト・レンジの方が低くなるようにする。
これにより、膜の孔の無い部分では、注入された不純物
イオンが膜の中で止まることになる。一方、膜の孔の部
分では、注入された不純物イオンが半導体基板中に注入
されることになる。その結果、半導体基板の膜が形成さ
れている部分には、不純物濃度が低い層が形成される。
一方、半導体基板の膜が形成されていない部分には、不
純物濃度が高い層が形成される。従って、１回のイオン
注入により、低濃度層と高濃度層とを同時に形成するこ
とができる。また、膜の面積に対する孔の部分の面積の
割合を調整することにより、低濃度層の領域を正確に制
御することができる。すなわち、少ない工程数により、
半導体基板上の不純物プロファイルを緩やかにすること
ができる

【００１４】

【実施例】以下、本発明をＬＤＤ構造のＮチャネルＭＯ
Ｓトランジスタに具体化した一実施例を図面に従って説
明する。

【００１５】図１は、本実施例の断面図である。Ｐ型単
結晶シリコン基板１上には、ＬＤＤ構造のＮチャネルＭ
ＯＳトランジスタが形成されている。すなわち、シリコ
ン基板１上には、ゲート酸化膜１１を介してポリシリコ
ンゲート電極３が形成されている。また、シリコン基板
１の表面には、ポリシリコンゲート電極３を挟むよう
に、ドレイン領域またはソース領域４が形成されてい
る。そして、ポリシリコンゲート電極３の側壁には、シ
リコン酸化膜２を介してポリシリコンのサイドウォール
・スペーサ５が形成されている。このサイドウォール・
スペーサ５には、シリコン基板１に対して垂直方向に多
数の孔５ａが形成され蜂の巣状を呈している。サイドウ
ォール・スペーサ５の表面積に対する孔５ａの部分の面
積比は、約１／１００〜１／１０になっている。ここ
で、サイドウォール・スペーサ５の直下とその近傍のド
レイン領域４は、低濃度のｎ^- 層４ａ（ドーズ量；約１
×１０¹⁴cm^-2）から成っている。一方、サイドウォール
・スペーサ５から離れた部分のドレイン領域４は、高濃
度のｎ⁺ 層４ｂ（ドーズ量；約５×１０¹⁵cm^-2）から成
っている。

【００１６】次に、このように構成されたＬＤＤ構造の
ＮチャネルＭＯＳトランジスタの製造工程を順を追って
説明する。 工程１（図２参照）：Ｐ型単結晶シリコン基板１上に、
素子分離領域およびしきい値電圧を制御するためのチャ
ネル注入を行う（図示略）。そして、シリコン基板１の
表面にゲート酸化膜１１を形成する。このゲート酸化膜
１１の形成にはどのような方法（酸化法、ＣＶＤ法、Ｐ
ＶＤ法など）を用いてもよい。

【００１７】工程２（図３参照）：ゲート酸化膜１１の
上にポリシリコン膜１２を形成する。このポリシリコン
膜１２の形成にはどのような方法（ＣＶＤ法、ＰＶＤ法
など）を用いてもよい。

【００１８】工程３（図４参照）：ポリシリコン膜１２
およびゲート酸化膜１１をエッチングし、適宜な高さ
（例えば、約２５００Å）のポリシリコンゲート電極３
を形成する。

【００１９】工程４（図５参照）：シリコン基板１およ
びポリシリコンゲート電極３の上に適宜な厚さ（例え
ば、約２００Å）のシリコン酸化膜２を形成する。この
シリコン酸化膜２の形成にはどのような方法（酸化法、
ＣＶＤ法、ＰＶＤ法など）を用いてもよい。

【００２０】工程５（図６参照）：シリコン酸化膜２の
上にポリシリコン膜１３を形成する。このポリシリコン
膜１３の形成にはどのような方法（ＣＶＤ法、ＰＶＤ法
など）を用いてもよい。

【００２１】工程６（図７参照）：異方性エッチングに
より、ポリシリコンゲート電極３の側壁のポリシリコン
膜１３だけを残す。残ったポリシリコン膜１３がサイド
ウォール・スペーサ５になる。

【００２２】工程７（図８参照）：サイドウォール・ス
ペーサ５に多数の孔５ａを形成する。この孔５ａの形成
方法には以下の２つの方法がある。 〔１〕孔５ａの形成方法（その１） 反応性イオンエッチング（ＲＩＥ）装置を用い、ガス種
およびガス流量比；ＣＣｌ₄ ／Ｏ₂ ＝１００／２０、電
力密度；０．２４Ｗ／cm² 、圧力；１３Pa の条件によ
り、サイドウォール・スペーサ５を異方性エッチングす
る。このエッチング条件では、シリコンとシリコン酸化
膜の選択比（Ｓｉ／ＳｉＯ₂ ）が１００以上になる。

【００２３】この異方性エッチング時には、プラズマ中
に生成した二酸化シリコンの微粒子がサイドウォール・
スペーサ５の表面に付着する。それと同時に、サイドウ
ォール・スペーサ５の表面が斑状に酸化される。その結
果、サイドウォール・スペーサ５の表面にはシリコン酸
化膜が形成されるが、そのシリコン酸化膜には多数の孔
が形成されている。そのサイドウォール・スペーサ５の
表面のシリコン酸化膜がマスクとして作用し、サイドウ
ォール・スペーサ５が異方性エッチングされて多数の孔
５ａが形成される。ここで、孔５ａの形成について見方
を変えれば、サイドウォール・スペーサ５が異方性エッ
チングされて柱状の残渣だけが残されるともいえる。

【００２４】このとき、エッチング時間を調整すること
により、サイドウォール・スペーサ５の表面積に対する
孔５ａの部分の面積比を、約１／１００〜１／１０にす
る。尚、この反応性イオンエッチング装置によってポリ
シリコンのサイドウォール・スペーサ５に孔５ａを形成
する方法は公知である（Kure 他 ;Process of 1stDry
Process Symposium ,P.31,1979 ）。

【００２５】〔２〕孔５ａの形成方法（その２） 工程：サイドウォール・スペーサ５の形成後、サイド
ウォール・スペーサ５とシリコン基板１とポリシリコン
ゲート電極３とを酸化する。これにより、サイドウォー
ル・スペーサ５の表面に約１００Åのシリコン酸化膜を
形成する。ここで、シリコン基板１およびポリシリコン
ゲート電極３の表面には既に約２００Åのシリコン酸化
膜２が形成されているため、酸化により、シリコン酸化
膜２の膜厚は約２７０Åになる。

【００２６】工程：低圧ＣＶＤ装置を用い、原料；ジ
シランガス、温度；５００°Ｃ、圧力；０．２５Torr
の条件により、サイドウォール・スペーサ５およびシリ
コン酸化膜２の表面に、アモルファスシリコン膜を形成
する。次に、熱処理（６１０°Ｃ、１時間）を行い、ア
モルファスシリコン膜をＨＳＧ（Hemispherical Grain
）シリコンにする。このとき、低圧ＣＶＤの処理時間
を調整することにより、サイドウォール・スペーサ５の
表面積に対するＨＳＧシリコンの面積比を、約９９／１
００〜９／１０にする。

【００２７】工程：反応性イオンエッチング装置を用
い、ガス種およびガス流量比；ＣＨＦ₃ ／ＣＦ₄ ／Ａｒ
＝２０／２０／４００、電力密度；１．７Ｗ／cm² 、圧
力；２５０mTorr の条件により、工程のＨＳＧシリコ
ンをマスクとしてサイドウォール・スペーサ５上のシリ
コン酸化膜を異方性エッチングする。

【００２８】工程：反応性イオンエッチング装置を用
い、ガス種およびガス流量比；ＨＢｒ／Ｃｌ₂ ／Ｏ₂ ＝
２５／３５／４、電力密度；１．４Ｗ／cm² 、圧力；１
００mTorr の条件により、工程でサイドウォール・ス
ペーサ５上に残ったシリコン酸化膜をマスクとして、サ
イドウォール・スペーサ５を異方性エッチングし、多数
の孔５ａを形成する。このエッチング条件では、単結晶
シリコンとシリコン酸化膜の選択比（Ｓｉ／ＳｉＯ₂ ）
が約３０になる。また、サイドウォール・スペーサ５の
表面積に対する孔５ａの部分の面積比は約１／１００〜
１／１０になる（工程において、サイドウォール・ス
ペーサ５の表面積に対するＨＳＧシリコンの面積比を約
９９／１００〜９／１０にしてあるため）。

【００２９】この工程および工程のエッチングによ
り、シリコン酸化膜２もエッチングされることになる
が、シリコン酸化膜２の膜厚が十分に厚いため（工程
において、シリコン酸化膜２の膜厚を約２７０Åにして
ある）、シリコン基板１やポリシリコンゲート電極３が
エッチングされることはない。

【００３０】尚、このＨＳＧシリコンを用いてポリシリ
コンのサイドウォール・スペーサ５に孔５ａを形成する
方法は公知である（J.H.Ahn,Y.W.Park 他 ;1992 Sympo
siumon VLSI Technology Digest of Technical Papers,
P.12,1992）。

【００３１】ところで、この孔５ａの形成方法（その
２）は、前記〔１〕孔５ａの形成方法（その１）に比べ
て工程数が多いという欠点をもつ反面、制御性に優れる
という利点をもっている。

【００３２】工程８（図９参照）：注入エネルギー；６
０KeV 、ドーズ量；約５×１０¹⁵cm ^-2の条件により、多
数の孔５ａが形成されたサイドウォール・スペーサ５と
ポリシリコンゲート電極３とシリコン酸化膜２とをマス
クとして、シリコン基板１にヒ素をイオン注入する。

【００３３】このとき、シリコン基板１へのヒ素イオン
の注入エネルギーのプロジェクト・レンジ（ＲＰ）は、
計算上３７４Åになる。ここで、サイドウォール・スペ
ーサ５の高さは、そのヒ素イオンの注入エネルギーのＲ
Ｐよりも十分に高い。そのため、サイドウォール・スペ
ーサ５の孔５ａの無い部分では、注入されたヒ素イオン
がサイドウォール・スペーサ５中で止まることになる。
一方、サイドウォール・スペーサ５の孔５ａの部分で
は、注入されたヒ素イオンがシリコン酸化膜２を介して
シリコン基板１中に注入されることになる。

【００３４】その結果、サイドウォール・スペーサ５の
下のシリコン基板１には、ドーズ量；約１×１０¹⁴cm^-2
のヒ素イオンが注入され、低濃度のｎ^- 層４ａが形成さ
れる。一方、シリコン基板１のサイドウォール・スペー
サ５の無い部分（シリコン酸化膜２が露出している部
分）には、ドーズ量；約５×１０¹⁵cm^-2のヒ素イオンが
注入され、高濃度のｎ⁺ 層４ｂが形成される。

【００３５】続いて、熱処理を行って、ｎ^- 層４ａおよ
びｎ⁺ 層４ｂを活性化させる。これにより、図１に示す
ように、ＬＤＤ構造のＮチャネルＭＯＳトランジスタが
形成される。その後、サイドウォール・スペーサ５を用
いたセルフアライン・コンタクト法により、ドレイン電
極およびソース電極を形成する。

【００３６】以上の製造工程を要約すると、まず、ポリ
シリコンゲート電極３の側壁に、シリコン酸化膜２を介
してポリシリコンのサイドウォール・スペーサ５を形成
する。次に、サイドウォール・スペーサ５に多数の孔５
ａを形成する。続いて、多数の孔５ａが形成されたサイ
ドウォール・スペーサ５とポリシリコンゲート電極３と
をマスクとして、シリコン基板１にヒ素をイオン注入す
る。このとき、イオン注入エネルギーのＲＰを適宜に調
整し、サイドウォール・スペーサ５の孔５ａの無い部分
では、注入されたヒ素イオンがサイドウォール・スペー
サ５中で止まるようにする。

【００３７】これにより、サイドウォール・スペーサ５
の孔５ａの部分のシリコン基板１にだけヒ素がイオン注
入されることになり、孔５ａの部分の面積に応じてドー
ズ量を調整することができる。その結果、低濃度のｎ^-
層４ａと高濃度のｎ⁺ 層４ｂとを同時に形成することが
できる。そのため、１回の熱処理によって、ｎ^- 層４ａ
およびｎ⁺ 層４ｂを一度に活性化させることができる。

【００３８】すなわち、本実施例では、イオン注入と熱
処理とをそれぞれ１回ずつ行うだけで、ＬＤＤ構造のＮ
チャネルＭＯＳトランジスタを製造することができる。
前記またはの従来例と本実施例との違いを、図１０
に従って説明する。

【００３９】前記通常の方法では、工程数は少ないも
のの、ｎ^- 層に対しても２回の熱処理を行うためにｎ^-
層が所定の領域以上に拡散し過ぎることになり、ｎ^- 層
の領域の制御性が悪く、所望のＬＤＤ構造を得ることが
難しかった。

【００４０】一方、前記ディスポーサブル・スペーサ
を用いた方法では、ｎ^- 層に対して１回しか熱処理を行
わないため、ｎ^- 層の領域の制御性が良く、所望のＬＤ
Ｄ構造を得ることができる。しかしながら、前記したよ
うに、サイドウォール・スペーサを一旦除去した後に再
び形成しなければならず、工程数が増えるという問題が
あった。

【００４１】それに対して、本実施例では、ｎ^- 層４ａ
に対して１回しか熱処理を行わないため、ｎ^- 層４ａの
領域の制御性が良く、所望のＬＤＤ構造を得ることがで
きる。加えて、本実施例では、サイドウォール・スペー
サ５を一旦除去した後に再び形成するという工程がない
上に、イオン注入と熱処理とをそれぞれ１回ずつ行うだ
けであるため、前記またはの方法に比べ、工程数を
少なくすることができる。

【００４２】ちなみに、本発明は上記実施例に限定され
るものではなく、以下のように実施してもよい。 １）ＬＤＤ構造のＰチャネルＭＯＳトランジスタについ
ても、上記実施例と同様に製造する。その場合は、Ｐ型
単結晶シリコン基板１をＮ型単結晶シリコン基板または
Ｎウェル層に、ヒ素イオンをホウ素イオンにそれぞれ置
き換え、他の工程は上記実施例と同じにする。これによ
り、Ｎ型単結晶シリコン基板上に低濃度のｐ^- 層と高濃
度のｐ⁺ 層とを同時に形成することができる。

【００４３】２）ＬＤＤ構造以外で、半導体基板上の不
純物プロファイルを緩やかにする際に利用する。 ３）前記〔２〕孔５ａの形成方法（その２）の工程
（ＨＳＧシリコンの形成工程）を、以下の工程に置き換
える。

【００４４】すなわち、低圧ＣＶＤ装置を用い、原料；
ヘリウム希釈２０％シランガス、温度；５５０°Ｃ、圧
力；１Torr の条件により、サイドウォール・スペーサ
５およびシリコン酸化膜２の表面に、ＨＳＧシリコンを
形成する。この方法では、ＨＳＧシリコンを直接形成す
ることができるが、温度制御を正確に行う必要がある。
尚、この方法については、（株）プレスジャーナル発行
「’９２最新半導体プロセス技術,P.71,寺田，笠井
他；ＣＯＢ構造とＨＳＧシリコン蓄積電極」に詳しい。

【００４５】４）工程８において、注入するヒ素イオン
をアンチモンイオンに置き換える。 ５）サイドウォール・スペーサ５を、シリコンとのエッ
チング選択比が高い適宜な材質の膜（例えば、シリコン
酸化膜やシリコン窒化膜など）によって形成する（すな
わち、ポリシリコン膜１３を当該適宜な材質の膜に置き
換える）。その場合も、サイドウォール・スペーサ５に
は、上記実施例と同様にして、孔５ａを形成する。尚、
サイドウォール・スペーサ５をシリコン酸化膜やシリコ
ン窒化膜などの絶縁膜によって形成した場合には、シリ
コン酸化膜２を省くことができる。

【００４６】６）ポリシリコンゲート電極３を、シリサ
イドや金属のゲート電極に置き換える。

【００４７】

【発明の効果】以上詳述したように本発明によれば、少
ない工程数により、低濃度層の領域を制御して所望のＬ
ＤＤ構造を得ることができるという優れた効果がある。
また、少ない工程数により、半導体基板上の不純物プロ
ファイルを緩やかにすることができるという優れた効果
がある。

【図面の簡単な説明】

【図１】本発明をＬＤＤ構造のＮチャネルＭＯＳトラン
ジスタに具体化した一実施例の断面図である。

【図２】一実施例の製造工程を説明するための断面図で
ある。

【図３】一実施例の製造工程を説明するための断面図で
ある。

【図４】一実施例の製造工程を説明するための断面図で
ある。

【図５】一実施例の製造工程を説明するための断面図で
ある。

【図６】一実施例の製造工程を説明するための断面図で
ある。

【図７】一実施例の製造工程を説明するための断面図で
ある。

【図８】一実施例の製造工程を説明するための断面図で
ある。

【図９】一実施例の製造工程を説明するための断面図で
ある。

【図１０】一実施例と従来例との違いを示した図表であ
る。

【符号の説明】

１ Ｐ型単結晶シリコン基板 ３ ポリシリコンゲート電極 ５ サイドウォール・スペーサ ５ａ 孔

Claims (3)

【特許請求の範囲】
1. 【請求項１】 低濃度ドープドレイン構造の半導体装置
   において、ゲート電極（３）の側壁に、所定の割合で多
   数の小孔（５ａ）が形成されたサイドウォール・スペー
   サ（５）を設けたことを特徴とする半導体装置。
2. 【請求項２】 半導体基板（１）上にゲート電極（３）
   を形成する工程と、 そのゲート電極（３）の側壁に、適宜な高さのサイドウ
   ォール・スペーサ（５）を形成する工程と、 そのサイドウォール・スペーサ（５）に、所定の割合で
   多数の小孔（５ａ）を形成する工程と、 ゲート電極（３）およびサイドウォール・スペーサ
   （５）をマスクとして、半導体基板に不純物をイオン注
   入する工程とを備えたことを特徴とする低濃度ドープド
   レイン構造の半導体装置の製造方法。
3. 【請求項３】 半導体基板上の所定の箇所に適宜な厚さ
   の膜を形成する工程と、 その膜に所定の割合で多数の小孔を形成する工程と、 その膜をマスクとして、半導体基板に不純物をイオン注
   入する工程とを備えたことを特徴とする半導体装置の製
   造方法。