JPH06332670A - 加算回路付きソート処理装置 - Google Patents
加算回路付きソート処理装置Info
- Publication number
- JPH06332670A JPH06332670A JP5116694A JP11669493A JPH06332670A JP H06332670 A JPH06332670 A JP H06332670A JP 5116694 A JP5116694 A JP 5116694A JP 11669493 A JP11669493 A JP 11669493A JP H06332670 A JPH06332670 A JP H06332670A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- adder circuit
- sorter
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 ソート処理装置に加算回路を付加することに
よりソートと累計を並行して実行し、ソート結果と累計
値を同時に取得できるソート処理装置の提供。 【構成】 ソータ回路４と、このソータ回路４からの出
力を累計加算する加算回路５とレジスタ６と、この加算
回路５の出力を主記憶部１に転送する転送回路７と、主
記憶部１に対し、入出力するデータの通信路のバス２
と、入力バッファ３とを備える。
よりソートと累計を並行して実行し、ソート結果と累計
値を同時に取得できるソート処理装置の提供。 【構成】 ソータ回路４と、このソータ回路４からの出
力を累計加算する加算回路５とレジスタ６と、この加算
回路５の出力を主記憶部１に転送する転送回路７と、主
記憶部１に対し、入出力するデータの通信路のバス２
と、入力バッファ３とを備える。
Description
【０００１】
【産業上の利用分野】この発明は累計する機能を有する
加算回路付きソート処理装置に関する。
加算回路付きソート処理装置に関する。
【０００２】
【従来の技術】従来のソート処理装置はソート演算のみ
を実行するものであり、ソート演算結果のデータを累計
する機能は備えていない。従来技術としては、土肥康孝
「大容量ファイルを整列するシストリック・ソータ」信
学会（Ｄ）Ｊ６７−Ｄ Ｎｏ．３、ｐｐ．２８１−２８
８（１９８４）に記載される例が挙げられる。これの引
用例におけるソート演算はデータ列に対し、データの順
序を整列する機能のみを有する引例しか挙げられていな
い。
を実行するものであり、ソート演算結果のデータを累計
する機能は備えていない。従来技術としては、土肥康孝
「大容量ファイルを整列するシストリック・ソータ」信
学会（Ｄ）Ｊ６７−Ｄ Ｎｏ．３、ｐｐ．２８１−２８
８（１９８４）に記載される例が挙げられる。これの引
用例におけるソート演算はデータ列に対し、データの順
序を整列する機能のみを有する引例しか挙げられていな
い。
【０００３】
【発明が解決しようとする課題】この従来のソート処理
装置では、データを順序に整列することはできるが、そ
れの結果を高速に累計する機能は備えていない。従っ
て、ソートされたデータを累計するとき、再度累計処理
を実行する必要がある。
装置では、データを順序に整列することはできるが、そ
れの結果を高速に累計する機能は備えていない。従っ
て、ソートされたデータを累計するとき、再度累計処理
を実行する必要がある。
【０００４】
【課題を解決するための手段】この発明の目的は、ソー
トされるデータあるいはそのデータに含まれる特定項目
データの累計をソート演算処理と並行して実行し、デー
タのソート演算処理結果と、そのデータの累計を同時に
取得することにある。
トされるデータあるいはそのデータに含まれる特定項目
データの累計をソート演算処理と並行して実行し、デー
タのソート演算処理結果と、そのデータの累計を同時に
取得することにある。
【０００５】そのため、この発明の加算回路付きソート
処理装置は、主記憶部に格納されているデータをバス回
路を通じて順次取り出し、一時記憶する入力バッファ
と、前記入力バッファから順次に取り出される前記デー
タにソート演算を実行するソータ回路と、前記ソータ回
路から出力するデータを後述のレジスタのデータに加算
し、前記ソータ回路出力のデータを累計する加算回路
と、前記加算回路の出力を一時記憶するレジスタと、前
記ソータ回路から出力する前記データおよび前記レジス
タのデータを前記バス回路を通して前記主記憶部に転送
する転送回路と、を備える。
処理装置は、主記憶部に格納されているデータをバス回
路を通じて順次取り出し、一時記憶する入力バッファ
と、前記入力バッファから順次に取り出される前記デー
タにソート演算を実行するソータ回路と、前記ソータ回
路から出力するデータを後述のレジスタのデータに加算
し、前記ソータ回路出力のデータを累計する加算回路
と、前記加算回路の出力を一時記憶するレジスタと、前
記ソータ回路から出力する前記データおよび前記レジス
タのデータを前記バス回路を通して前記主記憶部に転送
する転送回路と、を備える。
【０００６】
【実施例】この発明の実施例について図面を参照し説明
する。
する。
【０００７】この発明の第１の実施の構成を示す図１を
参照すると、主記憶部１に格納されるデータは、バス２
を通して入力バッファ３に順次に読み込まれる。入力バ
ッファ３に読み込まれるデータは、ソータ回路４に順次
に転送され、ソート演算処理される。ソート演算処理さ
れるデータは、指定の順序に整列し、転送回路７に順次
に転送され、さらにバス２を通して主記憶１に格納され
る。また、ソート回路４の出力は、順次に加算回路５に
出力される。そして、加算回路５では、累計中のデータ
を一時記憶するレジスタ６のデータと加算され、結果は
レジスタ６に再び格納される。従って、レジスタ６に
は、ソート回路４の出力データの累計値が格納される。
次に、レジスタ６のデータは、転送回路７に送られ、転
送回路７からバス２を通して、主記憶に格納される。そ
して、ソート演算処理されたデータ列と、それのデータ
の累計値が記憶部１に保持される。次に、この薄命の第
２の実施例の構成示す図２を参照すると、加算回路５を
２進加算回路５１とし、２進データの累計値を取得する
変更を施すことができる。更に、この発明の第３の実施
例として、図３を参照すると加算回路５を１０進加算回
路５２とし、１０進データの累計値を取得する変更を施
すことができる。更に、また、この発明の第４の実施例
として、図４を参照すると、転送回路７に、ソートされ
たデータあるいは累計値データの転送を抑止する抑止回
路８を付加し、主記憶部１に指定のデータのみを格納す
る変更を施すことができる。また、この発明の第５の実
施例として、図５を参照すると、加算回路５に制御回路
９を付加し、ソートされたデータの特定項目データのみ
を累計する変更を施すことができる。特定項目データを
例示する図６を参照すると、ソートデータ６１は、デー
タ長Ｍバイトにｎバイトのキーデータを含み、キーデー
タに対し、ソート演算処理及び累計処理を実行する。ま
た、更に、以上の第４および第５の実施例における変更
を第２および第３の実施例にそれぞれ施すことができる
ことは明らかである。
参照すると、主記憶部１に格納されるデータは、バス２
を通して入力バッファ３に順次に読み込まれる。入力バ
ッファ３に読み込まれるデータは、ソータ回路４に順次
に転送され、ソート演算処理される。ソート演算処理さ
れるデータは、指定の順序に整列し、転送回路７に順次
に転送され、さらにバス２を通して主記憶１に格納され
る。また、ソート回路４の出力は、順次に加算回路５に
出力される。そして、加算回路５では、累計中のデータ
を一時記憶するレジスタ６のデータと加算され、結果は
レジスタ６に再び格納される。従って、レジスタ６に
は、ソート回路４の出力データの累計値が格納される。
次に、レジスタ６のデータは、転送回路７に送られ、転
送回路７からバス２を通して、主記憶に格納される。そ
して、ソート演算処理されたデータ列と、それのデータ
の累計値が記憶部１に保持される。次に、この薄命の第
２の実施例の構成示す図２を参照すると、加算回路５を
２進加算回路５１とし、２進データの累計値を取得する
変更を施すことができる。更に、この発明の第３の実施
例として、図３を参照すると加算回路５を１０進加算回
路５２とし、１０進データの累計値を取得する変更を施
すことができる。更に、また、この発明の第４の実施例
として、図４を参照すると、転送回路７に、ソートされ
たデータあるいは累計値データの転送を抑止する抑止回
路８を付加し、主記憶部１に指定のデータのみを格納す
る変更を施すことができる。また、この発明の第５の実
施例として、図５を参照すると、加算回路５に制御回路
９を付加し、ソートされたデータの特定項目データのみ
を累計する変更を施すことができる。特定項目データを
例示する図６を参照すると、ソートデータ６１は、デー
タ長Ｍバイトにｎバイトのキーデータを含み、キーデー
タに対し、ソート演算処理及び累計処理を実行する。ま
た、更に、以上の第４および第５の実施例における変更
を第２および第３の実施例にそれぞれ施すことができる
ことは明らかである。
【０００８】
【発明の効果】以上説明したようにこの発明によれば、
ソート演算処理されるデータを主記憶部に転送してから
再度読み出し、累計するのではなく、ソート演算処理さ
れたデータを主記憶に転送することが完了する前にデー
タの累計値を取得できる。それによって、再度読み出
し、累計する時間が削除できる。
ソート演算処理されるデータを主記憶部に転送してから
再度読み出し、累計するのではなく、ソート演算処理さ
れたデータを主記憶に転送することが完了する前にデー
タの累計値を取得できる。それによって、再度読み出
し、累計する時間が削除できる。
【０００９】また、ソート演算処理されたデータ自身
は、主記憶部に転送されずに累計処理のみの結果を必要
とする場合、ソート演算処理されたデータを主記憶部に
転送する時間が削除できる。更に、また、ソートされた
データの特定の項目データのみを主記憶に転送する前に
加算することができ、再度、主記憶から特定の項目を読
み出す時間が削除できる。
は、主記憶部に転送されずに累計処理のみの結果を必要
とする場合、ソート演算処理されたデータを主記憶部に
転送する時間が削除できる。更に、また、ソートされた
データの特定の項目データのみを主記憶に転送する前に
加算することができ、再度、主記憶から特定の項目を読
み出す時間が削除できる。
【図１】この発明の第１の実施例の構成を示す図であ
る。
る。
【図２】この発明の第２の実施例の構成を示す図であ
る。
る。
【図３】この発明の第３の実施例の構成を示す図であ
る。
る。
【図４】この発明の第４の実施例の構成を示す図であ
る。
る。
【図５】この発明の第５の実施例の構成を示す図であ
る。
る。
【図６】第５の実施例におけるソートするデータの構成
を例示する図である。
を例示する図である。
１ 主記憶部 ２ バス ３ 入力バッファ ４ ソータ回路 ５ 加算回路 ６ レジスタ ７ 転送回路 ８ 抑止回路 ９ 制御回路 ５１ ２進加算回路 ５２ １０進加算回路
Claims (5)
- 【請求項１】 主記憶部に格納されているデータをバス
回路を通じて順次取り出し、一時記憶する入力バッファ
と、前記入力バッファから順次に取り出される前記デー
タに対しソート演算を実行するソータ回路と、前記ソー
タ回路から出力するデータを後述のレジスタのデータに
加算し、前記ソータ回路出力のデータを累計する加算回
路と、前記加算回路の出力を一時記憶するレジスタと、
前記ソータ回路から出力する前記データおよび前記レジ
スタのデータを前記バス回路を通して前記主記憶部に転
送する転送回路と、を備えることを特徴とする加算回路
付きソート処理装置。 - 【請求項２】 前記加算回路を２進加算回路とすること
を特徴とする請求項１記載の加算回路付きソート処理装
置。 - 【請求項３】 前記加算回路を１０進加算回路とするこ
とを特徴とする請求項１記載の加算回路付きソート処理
装置。 - 【請求項４】 前記ソータ回路から出力するデータを前
記主記憶に転送することを抑止する抑止回路を設けるこ
とを特徴とする請求項１記載の加算回路付きソート処理
装置。 - 【請求項５】 前記ソータ回路から出力するデータに含
まれる特定項目のデータのみを加算する制御回路を前記
加算回路に設けることを特徴とする請求項１記載の加算
回路付きソート処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116694A JPH06332670A (ja) | 1993-05-19 | 1993-05-19 | 加算回路付きソート処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116694A JPH06332670A (ja) | 1993-05-19 | 1993-05-19 | 加算回路付きソート処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06332670A true JPH06332670A (ja) | 1994-12-02 |
Family
ID=14693546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5116694A Pending JPH06332670A (ja) | 1993-05-19 | 1993-05-19 | 加算回路付きソート処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06332670A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005122465A (ja) * | 2003-10-16 | 2005-05-12 | Canon Inc | 積和演算回路及びその方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63149728A (ja) * | 1986-12-15 | 1988-06-22 | Nec Corp | 索引生成方式 |
| JPH01171021A (ja) * | 1987-12-26 | 1989-07-06 | Hitachi Ltd | ソート処理装置 |
| JPH047758A (ja) * | 1990-04-26 | 1992-01-13 | Nec Software Ltd | ファイル処理装置 |
-
1993
- 1993-05-19 JP JP5116694A patent/JPH06332670A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63149728A (ja) * | 1986-12-15 | 1988-06-22 | Nec Corp | 索引生成方式 |
| JPH01171021A (ja) * | 1987-12-26 | 1989-07-06 | Hitachi Ltd | ソート処理装置 |
| JPH047758A (ja) * | 1990-04-26 | 1992-01-13 | Nec Software Ltd | ファイル処理装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005122465A (ja) * | 2003-10-16 | 2005-05-12 | Canon Inc | 積和演算回路及びその方法 |
| US7747668B2 (en) | 2003-10-16 | 2010-06-29 | Canon Kabushiki Kaisha | Product-sum operation circuit and method |
| JP4620943B2 (ja) * | 2003-10-16 | 2011-01-26 | キヤノン株式会社 | 積和演算回路及びその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0213842B1 (en) | Mechanism for performing data references to storage in parallel with instruction execution on a reduced instruction-set processor | |
| JP2539974B2 (ja) | 情報処理装置におけるレジスタの読出制御方式 | |
| JPH0816391A (ja) | コンピュータシステム、命令ビット長圧縮方法、命令発生方法、及びコンピュータシステム動作方法 | |
| US5819067A (en) | Computer system configured to translate a computer program into a second computer program prior to executing the computer program | |
| US6178500B1 (en) | Vector packing and saturation detection in the vector permute unit | |
| JP2617974B2 (ja) | データ処理装置 | |
| JPH06332670A (ja) | 加算回路付きソート処理装置 | |
| JP3452771B2 (ja) | 命令制御システム及びその方法 | |
| JPS6368931A (ja) | データ処理回路 | |
| JPS5991551A (ja) | 分岐先アドレス予測を行なう命令先取り装置 | |
| US5894569A (en) | Method and system for back-end gathering of store instructions within a data-processing system | |
| US5940611A (en) | Method and system for front-end gathering of store instructions within a data-processing system | |
| JPH0193825A (ja) | プリフェッチキュー制御方式 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPH04205448A (ja) | 情報処理装置 | |
| JPS54150049A (en) | Pre-fetch order control system | |
| JP3121609B2 (ja) | デジタル信号処理装置 | |
| JPS63314644A (ja) | デ−タ処理装置 | |
| JP2555171B2 (ja) | ビット判定方法 | |
| JPH0816392A (ja) | コンピュータシステム、コンピュータシステム動作方法、及びコンピュータ命令シーケンス実行方法 | |
| JP3139011B2 (ja) | 固定小数点プロセッサ | |
| JPH064331A (ja) | １０進チェック回路 | |
| SU434407A1 (ja) | ||
| JPH03263264A (ja) | 情報処理装置 | |
| JPS59223846A (ja) | 演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960730 |