JPH0632495B2 - 二重化システム相互間の通信方式 - Google Patents
二重化システム相互間の通信方式Info
- Publication number
- JPH0632495B2 JPH0632495B2 JP59171635A JP17163584A JPH0632495B2 JP H0632495 B2 JPH0632495 B2 JP H0632495B2 JP 59171635 A JP59171635 A JP 59171635A JP 17163584 A JP17163584 A JP 17163584A JP H0632495 B2 JPH0632495 B2 JP H0632495B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- operation mode
- address
- transmission
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/54558—Redundancy, stand-by
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Information Transfer Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は信頼度向上のため二重化したコンピュータシス
テム、特に電子交換機のサブシステム間に必要となる通
信に関する。
テム、特に電子交換機のサブシステム間に必要となる通
信に関する。
（従来の技術） 第２図に従来のシステム構成例を示す。本システムは二
重化したシステム相互を二重化通信路で結合し、各シス
テムで機能分担し、互いに情報交換を行う。沖電気研究
開発第１１２号Vol４７No.３第３７〜４６頁に記載され
ているようにシステム１及び２とも中央処理装置(CPU)
が二重化され、通常は中央処理装置１１又は１２のどち
らかが動作状態で、例えば中央処理装置１１が動作し情
報処理を行い、他方の中央処理装置１２はスタンバイ状
態で中央処理装置１１の障害に備えて待機している。
重化したシステム相互を二重化通信路で結合し、各シス
テムで機能分担し、互いに情報交換を行う。沖電気研究
開発第１１２号Vol４７No.３第３７〜４６頁に記載され
ているようにシステム１及び２とも中央処理装置(CPU)
が二重化され、通常は中央処理装置１１又は１２のどち
らかが動作状態で、例えば中央処理装置１１が動作し情
報処理を行い、他方の中央処理装置１２はスタンバイ状
態で中央処理装置１１の障害に備えて待機している。
通信制御装置１３及び１４も二重化されているが、通常
は両通信制御装置１３，１４とも動作中の中央処理装置
１１の制御のもとにロードシエアで運転し、片系障害時
も通信能力が５０％になるのみで両システム間の通信は
確保される。また他の使用状態としてシステム１及び２
を０系と１系に分離し、通信制御装置１３は中央処理装
置１１の、通信制御装置１４は中央処理装置１２の制御
のもとに動作するように運転し、０系でオンライン処理
を行い、１系でオフライン処理（例えばプログラム変更
時の動作確認）を行う場合がある。
は両通信制御装置１３，１４とも動作中の中央処理装置
１１の制御のもとにロードシエアで運転し、片系障害時
も通信能力が５０％になるのみで両システム間の通信は
確保される。また他の使用状態としてシステム１及び２
を０系と１系に分離し、通信制御装置１３は中央処理装
置１１の、通信制御装置１４は中央処理装置１２の制御
のもとに動作するように運転し、０系でオンライン処理
を行い、１系でオフライン処理（例えばプログラム変更
時の動作確認）を行う場合がある。
（発明が解決しようとする問題点） 各システムはそれぞれ独立した系構成を取り得るので、
例えばシステム１を分離運転とし、システム２は通常運
転とした場合システム２は通信制御装置１４からシステ
ム１のオフライン処理によって発生した情報をオンライ
ン処理に必要なデータと誤認して処理するという欠点が
あった。
例えばシステム１を分離運転とし、システム２は通常運
転とした場合システム２は通信制御装置１４からシステ
ム１のオフライン処理によって発生した情報をオンライ
ン処理に必要なデータと誤認して処理するという欠点が
あった。
（問題点を解決するための手段） 本発明は通信制御装置における情報フレームのアドレス
部分に運転モード（オンライン／オフライン）を示す識
別符号を挿入する回路と、受信フレームのアドレス部分
の該当ビットを自装置の運転モード（オンライン／オフ
ライン）と比較し、不一致のフレームを検出する回路を
設けることによって、オフライン処理と、オンライン処
理のデータが通信路を介して混合しないようにしたもの
である。
部分に運転モード（オンライン／オフライン）を示す識
別符号を挿入する回路と、受信フレームのアドレス部分
の該当ビットを自装置の運転モード（オンライン／オフ
ライン）と比較し、不一致のフレームを検出する回路を
設けることによって、オフライン処理と、オンライン処
理のデータが通信路を介して混合しないようにしたもの
である。
以下図面に基づいて詳細に説明する。
（作用） 中央処理装置からの運転モード情報を送受信制御回路の
制御によって、運転モードフリップフロップにストア
し、前記運転モード情報を送信、及び受信アドレスレジ
スタに設定する。送信時には送信信号のアドレス部に運
転モード情報（識別符号）を付加して送信バッファより
送信する。受信時には受信信号のアドレス部の運転モー
ド情報（識別符号）と受信アドレスレジスタの内容を比
較回路によって比較し、運転モードの一致を検出する
と、信号の授受を行い、不一致の場合は受信信号を無視
する。
制御によって、運転モードフリップフロップにストア
し、前記運転モード情報を送信、及び受信アドレスレジ
スタに設定する。送信時には送信信号のアドレス部に運
転モード情報（識別符号）を付加して送信バッファより
送信する。受信時には受信信号のアドレス部の運転モー
ド情報（識別符号）と受信アドレスレジスタの内容を比
較回路によって比較し、運転モードの一致を検出する
と、信号の授受を行い、不一致の場合は受信信号を無視
する。
（実施例） 第１図は本発明に係る通信制御装置を示す一実施例であ
る。図において３は通信制御装置、３１は送受信制御回
路、３２は送信アドレスレジスタ、３３は送信バッフ
ァ、３４は受信アドレスレジスタ、３５は比較回路、３
６は受信バッファ、３７は運転モードフリップフロップ
である。第３図は送受信情報の形式を示すもので、Ａは
相手システムのアドレス、Ｃは制御情報、Ｄは情報であ
る。本形式は基本的にはISO標準のハイレベルデータリ
ンク（以下HDLCという）手順を用いるが、アドレスＡの
部分に第４図に示す如くオンライン／オフラインを表わ
す１ビットの情報を挿入して送信するものである。
る。図において３は通信制御装置、３１は送受信制御回
路、３２は送信アドレスレジスタ、３３は送信バッフ
ァ、３４は受信アドレスレジスタ、３５は比較回路、３
６は受信バッファ、３７は運転モードフリップフロップ
である。第３図は送受信情報の形式を示すもので、Ａは
相手システムのアドレス、Ｃは制御情報、Ｄは情報であ
る。本形式は基本的にはISO標準のハイレベルデータリ
ンク（以下HDLCという）手順を用いるが、アドレスＡの
部分に第４図に示す如くオンライン／オフラインを表わ
す１ビットの情報を挿入して送信するものである。
以下第１，３，４図を用いて送信，受信制御について説
明する。本発明は系構成変更時中央処理装置より運転モ
ード情報が通信制御装置３に送られ、該通信制御装置３
の送受信制御回路３１は前記運転モード情報を運転モー
ドフリップフロップ３７に送り、ここでストアしてお
く、前記運転モード情報は常に送信アドレスレジスタ３
２と受信アドレスレジスタ３４に第４図に示すアドレス
Ａの構成の如く設定されている。
明する。本発明は系構成変更時中央処理装置より運転モ
ード情報が通信制御装置３に送られ、該通信制御装置３
の送受信制御回路３１は前記運転モード情報を運転モー
ドフリップフロップ３７に送り、ここでストアしてお
く、前記運転モード情報は常に送信アドレスレジスタ３
２と受信アドレスレジスタ３４に第４図に示すアドレス
Ａの構成の如く設定されている。
ここで送信制御について説明する。まず通信制御装置３
は中央処理装置から相手システムに送る送信データを受
けると、送信データに先だって、アドレスＡを送信アド
レスレジスタ３２の内容を送信バッファ３３にとり込み
該送信バッファ３３から相手システムに送信する。引き
続き制御情報Ｃと情報Ｄを送出する。前記制御情報Ｃと
情報ＤはHDLC手順にもとづいて相手システムに送信す
る。
は中央処理装置から相手システムに送る送信データを受
けると、送信データに先だって、アドレスＡを送信アド
レスレジスタ３２の内容を送信バッファ３３にとり込み
該送信バッファ３３から相手システムに送信する。引き
続き制御情報Ｃと情報Ｄを送出する。前記制御情報Ｃと
情報ＤはHDLC手順にもとづいて相手システムに送信す
る。
次に受信制御については、相手システムからの信号を受
信バッファで受け、受信信号のアドレスＡを取出して、
受信アドレスレジスタ３４にストアされている内容と比
較回路３５で比較し、前記アドレスＡの内容が一致して
いる場合は引き続き送られてくる制御情報Ｃ及び情報Ｄ
を受信し、HDLC手順に基づいて信号処理を行う。アドレ
スＡの内容が受信アドレスレジスタ３４にストアされて
いる運転モードと一致しない場合は送受信制御回路３１
は受信信号を無視し次のフレームを持つ状態に移行す
る。このようにして運転モードフリップフロップ３７に
指定された運転モードによって信号処理を誤りなく実行
するものである。
信バッファで受け、受信信号のアドレスＡを取出して、
受信アドレスレジスタ３４にストアされている内容と比
較回路３５で比較し、前記アドレスＡの内容が一致して
いる場合は引き続き送られてくる制御情報Ｃ及び情報Ｄ
を受信し、HDLC手順に基づいて信号処理を行う。アドレ
スＡの内容が受信アドレスレジスタ３４にストアされて
いる運転モードと一致しない場合は送受信制御回路３１
は受信信号を無視し次のフレームを持つ状態に移行す
る。このようにして運転モードフリップフロップ３７に
指定された運転モードによって信号処理を誤りなく実行
するものである。
（発明の効果） 以上詳細に説明した如く本発明は、各システムが互に独
立して運転モードを変更しても、オンライン系のデータ
はオンライン系では受信可能であるが、オフライン系に
は受信されず、逆にオフライン系から送信されたデータ
はオンライン系で受信されることはない。
立して運転モードを変更しても、オンライン系のデータ
はオンライン系では受信可能であるが、オフライン系に
は受信されず、逆にオフライン系から送信されたデータ
はオンライン系で受信されることはない。
片方のシステムのみセパレート運転を行いオフライン系
で機能確認等の作業中に、誤って相手システムに送出さ
れたデータによってオンライン処理に影響を与えること
を防ぐと共に、送，受両システムを同時にセパレート運
転として２システムにまたがるオフライン系を構成し、
オフライン同志の機能確認も行える等の利点を有する。
で機能確認等の作業中に、誤って相手システムに送出さ
れたデータによってオンライン処理に影響を与えること
を防ぐと共に、送，受両システムを同時にセパレート運
転として２システムにまたがるオフライン系を構成し、
オフライン同志の機能確認も行える等の利点を有する。
第１図は本発明に係る通信制御装置のブロック図、第２
図は従来のシステム構成図、第３図は本発明に係る送受
信情報形式を示す説明図、第４図はアドレスＡの構成を
示す説明図である。 １，２……システム、３,１３,１４,２３,２４……通信
制御装置、１１,１２,２１,２２……中央処理装置、３
１……送受信制御回路、３２……送信アドレスレジス
タ、３３……送信バッファ、３４……受信アドレスレジ
スタ、３５……比較回路、３６……受信バッファ、３７
……運転モードフリップフロップ。
図は従来のシステム構成図、第３図は本発明に係る送受
信情報形式を示す説明図、第４図はアドレスＡの構成を
示す説明図である。 １，２……システム、３,１３,１４,２３,２４……通信
制御装置、１１,１２,２１,２２……中央処理装置、３
１……送受信制御回路、３２……送信アドレスレジス
タ、３３……送信バッファ、３４……受信アドレスレジ
スタ、３５……比較回路、３６……受信バッファ、３７
……運転モードフリップフロップ。
Claims (1)
- 【請求項１】待機予備運転及び分離運転の各モードで運
転可能な二重化システム相互間を二重化通信路で結合
し、各システム間で情報交換を行う複合システムの通信
制御装置において、 送信信号のアドレス情報中に自系の中央処理装置の運転
モード情報を示す識別符号を挿入する手段と、 受信信号のアドレス情報と自系の中央処理装置の運転モ
ード情報を含むアドレス情報とを比較する比較回路手段 とを有し、運転モード情報を含むアドレス情報の一致に
より通信を行うことを特徴とする二重化システム相互間
の通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171635A JPH0632495B2 (ja) | 1984-08-20 | 1984-08-20 | 二重化システム相互間の通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171635A JPH0632495B2 (ja) | 1984-08-20 | 1984-08-20 | 二重化システム相互間の通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6150488A JPS6150488A (ja) | 1986-03-12 |
| JPH0632495B2 true JPH0632495B2 (ja) | 1994-04-27 |
Family
ID=15926846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59171635A Expired - Lifetime JPH0632495B2 (ja) | 1984-08-20 | 1984-08-20 | 二重化システム相互間の通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0632495B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5754491A (en) * | 1980-09-19 | 1982-03-31 | Nec Corp | Duplex constitution of exchanging processor |
-
1984
- 1984-08-20 JP JP59171635A patent/JPH0632495B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6150488A (ja) | 1986-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006821B1 (ko) | 진단 시스템 | |
| US4979108A (en) | Task synchronization arrangement and method for remote duplex processors | |
| EP0100655B1 (en) | Data flow control system | |
| JPH0632495B2 (ja) | 二重化システム相互間の通信方式 | |
| JPH02149040A (ja) | データ伝送方式 | |
| JPH06175868A (ja) | 二重化計算機故障監視方法 | |
| JP2825464B2 (ja) | 通信装置 | |
| JP2578288B2 (ja) | 通信接続装置 | |
| JPS5952861B2 (ja) | 非同期処理系の転送装置切替え方式 | |
| US7201325B1 (en) | Microprocessor card including a hard-wired communication circuit | |
| US20090210610A1 (en) | Computer system, data relay device and control method for computer system | |
| JPH0438618Y2 (ja) | ||
| JPS61213932A (ja) | 分散形２重系計算機システムおよびその制御方法 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JP2980550B2 (ja) | 通信装置 | |
| JP2863127B2 (ja) | 通信装置 | |
| JP3241393B2 (ja) | 情報記憶装置及び情報保護方法 | |
| JPS6279554A (ja) | デ−タ通信システム | |
| JPH03104582A (ja) | シリアル通信を用いたロボット制御装置 | |
| JPS6144425B2 (ja) | ||
| JPH0730981A (ja) | ２重系制御システム | |
| JPH08191319A (ja) | データ通信システム | |
| JPH037177B2 (ja) | ||
| JPH0863407A (ja) | 情報転送制御装置 | |
| JPH1129047A (ja) | 入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |