JPH06318613A - 半導体パッケージの成形用金型を利用した半導体パッケージの製造方法および半導体パッケージ - Google Patents

半導体パッケージの成形用金型を利用した半導体パッケージの製造方法および半導体パッケージ

Info

Publication number
JPH06318613A
JPH06318613A JP6033548A JP3354894A JPH06318613A JP H06318613 A JPH06318613 A JP H06318613A JP 6033548 A JP6033548 A JP 6033548A JP 3354894 A JP3354894 A JP 3354894A JP H06318613 A JPH06318613 A JP H06318613A
Authority
JP
Japan
Prior art keywords
semiconductor package
mold
molding
lead
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6033548A
Other languages
English (en)
Other versions
JP3394313B2 (ja
Inventor
Heung Sup Chun
興燮 錢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of JPH06318613A publication Critical patent/JPH06318613A/ja
Application granted granted Critical
Publication of JP3394313B2 publication Critical patent/JP3394313B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【目的】 キャビティおよび突出部が成形された金型を
利用し、開口部の形成される半導体パッケージの成形体
を簡単な工程で製造する方法およびその方法により製造
される半導体パッケージを提供する。 【構成】 リードフレーム１３のパドル上に半導体素子
１１が接着され、ワイヤボンディングされた半組立体状
の半導体パッケージが下部金型のキャビティ内に挿入さ
れ、該下部金型上面に突出部の形成された上部金型が被
され、モールディング樹脂により成形されて、開口部を
有する半導体パッケージが簡単に製造される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体パッケージおよ
びその製造方法に関するものであり、詳しくは、受光素
子の受光領域部上に開口部を形成するための突出部を有
した上部モールドダイおよび下部モールドダイでなる金
型と、その金型を利用し半導体パッケージを製造する方
法と、その製造方法により製造される半導体パッケージ
に関するものである。
【０００２】
【従来の技術】一般に、固体撮像素子（ＣＣＤ）または
ＥＰＲＯＭ等のような受光素子を有する半導体パッケー
ジにおいては、該半導体素子の受光領域部に外部からの
光を受け入れるようになっている。
【０００３】そして、図４に示したように、，従来の
固体撮像素子を有する半導体パッケージにおいては、半
導体パッケージの本体１がセラミックにより形成されて
その上面に段部を有する開口部２が形成され、該開口部
２の底面２ａ上にチップ状態の固体撮像素子３が接着剤
４により接着され、該固体撮像素子３上の各ボンディン
グパッド（図示されず）と前記セラミック半導体パッケ
ージ本体１の開口部２段上の各リードフィンガー（図示
されず）とがそれぞれ金属ワイヤ５によりワイヤボンデ
ィングされ、それらリードフィンガーの端部がそれぞれ
アウトリード６に接続され、前記開口部２の上部段２ｂ
にガラスリード７が密封剤（ｓｅａｌａｎｔ）８により
密封されて構成されていた。
【０００４】かつ、このように構成された従来の固体撮
像素子の半導体パッケージを製造する工程においては、
図５に示したように、セラミックにより段付の開口部２
を有した半導体パッケージの本体１が成形される第１段
階Ｓ１１が行なわれ、この段階Ｓ１１で半導体パッケー
ジ本体１内の各リードフィンガーがアウトリード６にそ
れぞれ接続される。次いで、ウエハの回路パターンに複
数個配列された固体撮像素子３が切断分離された後、該
分離された固体撮像素子が前記半導体パッケージ本体１
開口部２の底面２ａ上に接着される第２段階Ｓ１２が行
なわれる。その後、前記固体撮像素子３上の各ボンディ
ングパッド（図示されず）とセラミック半導体パッケー
ジ本体１内の各リードフィンガー（図示されず）とが金
属ワイヤ５によりワイヤボンディングされる第３段階Ｓ
１３が行なわれ、前記開口部２の段部２ｂにガラスリー
ド７が密封剤８により１５０〜１７５℃の温度で１〜２
４時間の間密封される第４段階Ｓ１４が行なわれてい
た。その後、半導体パッケージ本体１外部の各アウトリ
ード６がそれぞれ所定形状に切断されるトリミング工程
と、前記固体撮像素子３のマーキング工程と、が順次行
なわれるようになっていた。
【０００５】また、，従来の固体撮像素子の半導体パ
ッケージを製造する他の方法として、開口部を有するセ
ラミックベースが形成されて該セラミックベースの開口
部上面に固体撮像素子が接着され、ガラスリードの載置
されたセラミックリードが形成されて該セラミックリー
ドが前記セラミックベースに接着され、固体撮像素子の
半導体パッケージが構成されるようになっていた。
【０００６】さらに、，従来の固体撮像素子の半導体
パッケージを製造するさらに他の方法として、リードフ
レームのパドル上に固体撮像素子が接着剤により接着さ
れ、該固体撮像素子の各ボンディングパッドと前記リー
ドフレームのインナーリードとがそれぞれ金属ワイヤに
よりワイヤボンディングされ、前記固体撮像素子の受光
領域部周辺にフィルムが被覆されて該フィルム上にガラ
スリードが密封され、モールディング樹脂によりその固
体撮像素子を保護するプラスチック成形体が製造される
ようになっていた。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の固体撮像素子を有する半導体パッケージにお
いては、および項に記載された半導体パッケージの
場合、半導体パッケージ本体がセラミックにより段付の
中空部を有するように成形され、該中空部の底面に固体
撮像素子が接着されるようになっているため、製造工程
が煩雑であり、原価が上昇するという不都合な点があっ
た。
【０００８】また、項に記載された半導体パッケージ
の場合、固体撮像素子の受光領域部を保護する空間部を
該固体撮像素子とガラスリード間に設けるため、該受光
領域周辺にフィルムを被覆するようになって、やはり製
造工程が煩雑であり、生産性が低下するという不都合な
点があった。
【０００９】この発明の目的は、上述の問題点を解決
し、成形される半導体パッケージ本体の中央に開口部が
形成されるように上部金型のキャビティ中央部に突出部
が突成された金型を提供することにある。
【００１０】また、本発明の他の目的は、金型を利用し
中央に開口部を形成し得る半導体パッケージの製造方法
を提供することにある。
【００１１】さらに、本発明のさらに他の目的は、簡単
な工程により開口部を形成し得る半導体パッケージを提
供することにある。
【００１２】
【課題を解決するための手段】この発明による半導体パ
ッケージの成形用金型は、所定形状のキャビティを有す
る下部金型と、該下部金型のキャビティに対応する所定
形状のキャビティが形成され、該キャビティの中央部か
ら下方向きに所定形状の突出部が突成され、該突出部に
より半導体パッケージを成形する際、半導体パッケージ
成形体に開口部を形成し得る上部金型とを備えている。
【００１３】好ましくは、突出部の先方側端には段部が
下方向きに突成され、成形の際、成形用樹脂の内部浸透
が防止されるようになるとよい。
【００１４】また、好ましくは、突出部の段部周面に
は、衝撃を吸収するための緩衝部材が被覆されるとよ
い。
【００１５】さらに、好ましくは、緩衝部材は、ポリマ
ー系列の樹脂であるとよい。また、好ましくは、緩衝部
材はポリマー系列の樹脂がラミネーションされるとよ
い。
【００１６】さらに、好ましくは、突出部の底面とキャ
ビティとの境界部分には、所定高さおよび幅の段部が形
成され、該段部により形成される半導体パッケージ成形
品の段部にガラスリードが密封されるようになるとよ
い。
【００１７】この発明による半導体パッケージの製造方
法は、リードフレームのパドル上に半導体素子を接着さ
せる段階と、該半導体素子とリードフレームのインナー
リードとをワイヤボンディングする段階と、それらワイ
ヤボンディングされた半組立体状の半導体を所定形状の
開口部を有するように金型により成形させる成形段階
と、該成形された成形体の開口部上面にガラスリードを
密封させる段階と、を順次行なう。
【００１８】この発明による半導体パッケージは、パド
ルとインナーリードとアウトリードとを有するリードフ
レームと、該パドル上面に接着される半導体素子と、該
半導体素子の各ボンディングパッドと各インナーリード
とをワイヤボンディングする金属ワイヤと、それらパド
ル、インナーリード、金属ワイヤおよび半導体素子がモ
ールディング樹脂により形成され、該成形された半導体
パッケージ成形体の中央に形成される開口部と、該開口
部の上面に密封されるガラスリードと、を備えている。
【００１９】好ましくは、成形体の開口部上面には、段
部が形成され該段部にガラスリードが密封されるとよ
い。
【００２０】
【作用】リードフレームのパドル上に半導体素子を接着
し、ワイヤボンディングを施した後、下部金型のキャビ
ティ内に挿入し、上部金型を被せてモールディング樹脂
により成形させると、上部金型の突出部により開口部の
形成された半導体パッケージ本体が成形される。
【００２１】
【実施例】以下、本発明の実施例に対し、図面を用いて
詳細に説明する。
【００２２】図１に示したように、本発明による半導体
パッケージにおいては、リードフレーム１３のパドル１
３ａ上面にチップ状態の固体撮像素子１１が接着剤１２
により接着され、該固体撮像素子１１の各ボンディング
パッドと前記リードフレーム１３の各インナーリード１
３ｂとがそれぞれ金属ワイヤ１４によりワイヤボンディ
ングされ、前記固体撮像素子１１上面中央に受光領域部
１１ａが切刻形成され、該受光領域部１１ａ上面に段部
１５ｂを有する開口部１５ａが形成されるようにそれら
固体撮像素子１１、金属ワイヤ１４、リードフレーム１
３のパドル１３ａおよびインナーリード１３ｂがプラス
チック樹脂により成形されて成形体１５が形成され、該
成形体１５の開口部１５ａの段部１５ｂにガラスリード
１７が密封剤１６により密封され、該成形体１５外部両
方側にリードフレーム１３のアウトリード１３ｃがそれ
ぞれ突成されている。
【００２３】そして、このように構成された本発明に係
る半導体パッケージの製造工程においては、図２に示し
たように、ウエハに複数個配列された固体撮像素子１１
がそれぞれ切断分離されて該チップ状態の固体撮像素子
１１が前記リードフレーム１３のパドル１３ａ上面に、
たとえば、エポキシ接着剤等の接着剤１２により接着さ
れる第１段階Ｓ１が行なわれる。次いで、該固体撮像素
子１１の各ボンディングパッドと前記リードフレーム１
３の各インナーリード１３ｂとがそれぞれ、たとえばア
ルミニウムＡｌまたは金Ａｕ等のような金属ワイヤ１４
によりワイヤボンディングされる第２段階Ｓ２が行なわ
れる。
【００２４】その後、図３に示したように、上部金型２
１ｂ内部に突成された突出部２３の樹脂浸透防止用段部
２３ａが前記固体撮像素子１１の受光領域部１１ａの外
方側縁部位に当接されるように、前記金属ワイヤ１４、
パドル１３ａ、インナーリード１３ｂおよび固体撮像素
子１１が金型２１のキャビティ内に挿入され、該金型２
１の上部、下部金型２１ｂ，２１ａのキャビティ内にプ
ラスチック樹脂が注入されてモールディングが行なわ
れ、成形体１５の形成される第３段階Ｓ３が行なわれ
る。
【００２５】次いで、該成形体１５の開口部１５ａ上面
側に形成された段部１５ｂに透過性のガラスリード１７
が密封剤１６により密封される第４段階Ｓ４が行なわ
れ、その後、リードフレーム１３のアウトリード１３ｃ
が鍍金され、トリミングおよびフォーミングされて半導
体パッケージの製造が完了される。
【００２６】また、本発明に係る半導体パッケージの成
形用金型においては、図３に示したように、下部金型２
１ａおよび上部金型２１ｂを有して金型２１が形成さ
れ、該下部金型２１ａの内部には所定形状のキャビティ
が切刻形成されている。かつ、前記上部金型２１ｂの内
部中央には所定形状の突出部２３が所定高さおよび幅の
段部２３ｂを有して下方向きに突成され、該段部２３ｂ
から上部金型２１ｂの内部周辺部位に沿って前記下部金
型２１ａのキャビティに対応する所定形状のキャビティ
が切刻形成されている。
【００２７】また、前記突出部２３の先端には所定形状
の樹脂浸透防止用段部２３ａが突成され、該段部２３ａ
には衝撃を吸収するために、たとえば、ポリマー系列の
樹脂でなる緩衝部材が被覆、または塗布もしくはラミネ
ーションされ、上、下部金型２１ｂ，２１ａの加圧から
固体撮像素子の損傷を防止するようになっている。
【００２８】このように構成された上、下部金型２１
ｂ，２１ａの各キャビティ内に、前記半組立体状の固体
撮像素子１１、金属ワイヤ１４、パドル１３ａおよびイ
ンナーリード１３ｂがそれぞれ挿入され、成形の際、前
記樹脂浸透防止用段部２３ａにより固体撮像素子１１の
受光領域部１１ａにモールディング樹脂が浸透されるこ
となく、前記上部金型の段部２３ｂおよび突出部２３に
より半導体パッケージの段部１５ｂおよび開口部１５ａ
を有する成形体１５が成形されるようになっている。
【００２９】
【発明の効果】以上説明したように、本発明に係る半導
体パッケージの成形用金型とその金型を利用した半導体
パッケージの製造方法および半導体パッケージにおいて
は、受光素子の受光領域部上に開口部を成形するための
突出部を有した上、下部金型を構成し、該金型を利用し
簡単な樹脂モールディング工程により固体撮像素子を有
する半導体パッケージを製造するようになっているた
め、従来よりも固体撮像素子の半導体パッケージの製造
工程が簡素化され、製造原価が低廉になるという効果が
ある。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージの構造を示した
縦断面図である。
【図２】本発明に係る半導体パッケージの製造工程図で
ある。
【図３】本発明に係る金型に半導体パッケージの成形体
が挿入された状態を示した概略縦断面図である。
【図４】従来のセラミック固体撮像素子を有した半導体
パッケージの構造を示した縦断面図である。
【図５】従来のセラミック固体撮像素子を有した半導体
パッケージの製造工程図である。
【符号の説明】
１１ 固体撮像素子 １２ 接着剤 １３ リードフレーム １４ 金属ワイヤ １５ 成形体 １５ａ 成形体の開口部 １６ 密封剤 １７ ガラスリード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 31/02 // Ｂ２９Ｌ 31:34 4Ｆ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体パッケージの成形用金型であっ
    て、 所定形状のキャビティを有する下部金型と、 該下部金型のキャビティに対応する所定形状のキャビテ
    ィが形成され、該キャビティの中央部から下方向きに所
    定形状の突出部が突成され、該突出部により半導体パッ
    ケージを成形する際、半導体パッケージ成形体に開口部
    を形成し得る上部金型と、を備えた半導体パッケージの
    成形用金型。
  2. 【請求項２】 前記突出部の先方側端には段部が下方向
    きに突成され、成形の際、成形用樹脂の内部浸透が防止
    されるようになる、請求項１記載の半導体パッケージの
    成形用金型。
  3. 【請求項３】 前記突出部の段部周面には、衝撃を吸収
    するための緩衝部材が被覆された、請求項２記載の半導
    体パッケージの成形用金型。
  4. 【請求項４】 前記緩衝部材は、ポリマー系列の樹脂で
    ある、請求項３記載の半導体パッケージの成形用金型。
  5. 【請求項５】 前記緩衝部材は、ポリマー系列の樹脂が
    ラミネーションされた、請求項３記載の半導体パッケー
    ジの成形用金型。
  6. 【請求項６】 前記突出部の底部とキャビティとの境界
    部位には、所定高さおよび幅の段部が形成され、該段部
    により形成される半導体パッケージ成形品の段部にガラ
    スリードが密封されるようになる、請求項１記載の半導
    体パッケージの成形用金型。
  7. 【請求項７】 半導体パッケージの製造方法であって、 リードフレームのパドル上に半導体素子を接着させる段
    階と、 該半導体素子とリードフレームのインナーリードとをワ
    イヤボンディングする段階と、 それらワイヤボンディングされた半組立体状の半導体を
    所定形状の開口部を有するように金型により成形させる
    成形段階と、 該成形された成形体の開口部上面にガラスリードを密封
    させる段階と、を順次行なう、半導体パッケージの製造
    方法。
  8. 【請求項８】 半導体パッケージであって、 パドルとインナーリードとアウトリードとを有するリー
    ドフレームと、 該パドル上面に接着される半導体素子と、 該半導体素子の各ボンディングパッドと前記各インナー
    リードとをワイヤボンディングする金属ワイヤと、 それらパドル、インナーリード、金属ワイヤおよび半導
    体素子がモールディング樹脂により形成され、該成形さ
    れた半導体パッケージ成形体の中央に形成される開口部
    と、 該開口部の上面に密封されるガラスリードと、を備え
    た、半導体パッケージ。
  9. 【請求項９】 前記成形体の開口部上面には、段部が形
    成され該段部に前記ガラスリードが密封される、請求項
    ８記載の半導体パッケージ。
JP03354894A 1993-03-04 1994-03-03 半導体パッケージの成形用金型を利用した半導体パッケージの製造方法および半導体パッケージ Expired - Fee Related JP3394313B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93P3229 1993-03-04
KR1019930003229A KR960009089B1 (ko) 1993-03-04 1993-03-04 패키지 성형용 금형 및 그 금형을 이용한 플라스틱 고체촬상소자 패키지 제조방법 및 패키지

Publications (2)

Publication Number Publication Date
JPH06318613A true JPH06318613A (ja) 1994-11-15
JP3394313B2 JP3394313B2 (ja) 2003-04-07

Family

ID=19351635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03354894A Expired - Fee Related JP3394313B2 (ja) 1993-03-04 1994-03-03 半導体パッケージの成形用金型を利用した半導体パッケージの製造方法および半導体パッケージ

Country Status (3)

Country Link
US (1) US5644169A (ja)
JP (1) JP3394313B2 (ja)
KR (1) KR960009089B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017715A (ja) * 2001-06-28 2003-01-17 Sony Corp 光検出半導体装置
JP2006229108A (ja) * 2005-02-21 2006-08-31 Matsushita Electric Ind Co Ltd 光電変換装置の製造方法および光電変換装置
CN104411619A (zh) * 2012-07-06 2015-03-11 德克萨斯仪器股份有限公司 传感器mems器件悬臂封装
JP2019047011A (ja) * 2017-09-05 2019-03-22 株式会社東芝 半導体装置

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3577848B2 (ja) * 1996-09-30 2004-10-20 ソニー株式会社 半導体装置の外形カット方法及びそれに用いる半導体製造装置
JP3173586B2 (ja) * 1998-03-26 2001-06-04 日本電気株式会社 全モールド型固体撮像装置およびその製造方法
US7157302B2 (en) * 1998-06-04 2007-01-02 Micron Technology, Inc. Imaging device and method of manufacture
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US6841412B1 (en) * 1999-11-05 2005-01-11 Texas Instruments Incorporated Encapsulation for particle entrapment
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
AT410727B (de) * 2000-03-14 2003-07-25 Austria Mikrosysteme Int Verfahren zum unterbringen von sensoren in einem gehäuse
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
AU2001284962A1 (en) 2000-08-17 2002-02-25 Authentec, Inc. Methods and apparatus for making integrated circuit package including opening exposing portion of the ic
WO2002015267A2 (en) * 2000-08-17 2002-02-21 Authentec Inc. Integrated circuit package including opening exposing portion of an ic
EP1211721A1 (en) * 2000-11-30 2002-06-05 STMicroelectronics S.r.l. Improved electronic device package and corresponding manufacturing method
US20020079572A1 (en) 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6828663B2 (en) * 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
TW486793B (en) * 2001-05-29 2002-05-11 Siliconware Precision Industries Co Ltd Packaging method for preventing a low viscosity encapsulant from flashing
US6861720B1 (en) 2001-08-29 2005-03-01 Amkor Technology, Inc. Placement template and method for placing optical dies
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
JP3766034B2 (ja) * 2002-02-20 2006-04-12 富士通株式会社 指紋センサ装置及びその製造方法
US7304362B2 (en) * 2002-05-20 2007-12-04 Stmicroelectronics, Inc. Molded integrated circuit package with exposed active area
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
WO2006101274A1 (en) * 2005-03-25 2006-09-28 Fujifilm Corporation Method of manufacturing solid state imaging device
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
JP4794354B2 (ja) * 2006-05-23 2011-10-19 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP2008066696A (ja) 2006-08-10 2008-03-21 Denso Corp 半導体製造装置および半導体製造方法
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
ITMI20072099A1 (it) * 2007-10-30 2009-04-30 St Microelectronics Srl Metodo di fabbricazione di un dispositivo elettronico comprendente dispositivi mems incapsulati per stampaggio
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US7875967B2 (en) * 2008-03-10 2011-01-25 Stats Chippac Ltd. Integrated circuit with step molded inner stacking module package in package system
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
EP2814064B1 (en) * 2013-06-10 2020-11-25 Nxp B.V. Integrated sensor chip package with directional light sensor, apparatus including such a package and method of manufacturing such an integrated sensor chip package
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
CN108582647A (zh) * 2018-04-04 2018-09-28 东莞市中尚电子科技有限公司 一种内包金属丝和线材的软胶耳机头带的制备工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760440A (en) * 1983-10-31 1988-07-26 General Electric Company Package for solid state image sensors
JPS60239043A (ja) * 1984-05-14 1985-11-27 Oki Electric Ind Co Ltd 半導体装置用パツケ−ジの製造方法
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
JPH0824155B2 (ja) * 1987-05-06 1996-03-06 富士通株式会社 半導体パッケ−ジ
US5122861A (en) * 1988-11-25 1992-06-16 Fuji Photo Film Co., Ltd. Solid state image pickup device having particular package structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017715A (ja) * 2001-06-28 2003-01-17 Sony Corp 光検出半導体装置
JP2006229108A (ja) * 2005-02-21 2006-08-31 Matsushita Electric Ind Co Ltd 光電変換装置の製造方法および光電変換装置
CN104411619A (zh) * 2012-07-06 2015-03-11 德克萨斯仪器股份有限公司 传感器mems器件悬臂封装
JP2019047011A (ja) * 2017-09-05 2019-03-22 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US5644169A (en) 1997-07-01
KR960009089B1 (ko) 1996-07-10
JP3394313B2 (ja) 2003-04-07
KR940022820A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
JP3394313B2 (ja) 半導体パッケージの成形用金型を利用した半導体パッケージの製造方法および半導体パッケージ
US7242068B2 (en) Photosensitive semiconductor package, method for fabricating the same, and lead frame thereof
US6353257B1 (en) Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention
KR970005706B1 (ko) 고체촬상소자 및 그 제조방법
US6509636B1 (en) Semiconductor package
US6512219B1 (en) Fabrication method for integrally connected image sensor packages having a window support in contact with the window and active area
US20050146057A1 (en) Micro lead frame package having transparent encapsulant
JPH0685222A (ja) 固体撮像装置
US6372551B1 (en) Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability
US6291263B1 (en) Method of fabricating an integrated circuit package having a core-hollowed encapsulation body
US6515269B1 (en) Integrally connected image sensor packages having a window support in contact with a window and the active area
US20030193018A1 (en) Optical integrated circuit element package and method for making the same
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
KR940001333A (ko) 수지봉합형 고체촬상소자 패키지 및 그 제조방법
JPH065726A (ja) 樹脂製中空パッケージを用いた半導体装置
JP3183715B2 (ja) 樹脂封止型光学素子
JP3036339B2 (ja) 半導体装置
JP2983767B2 (ja) 固体撮像素子の製造方法
JPH0669366A (ja) 半導体装置実装体及び実装方法
JP3201063B2 (ja) 半導体装置
JP3138260B2 (ja) 固体撮像素子の製造方法
KR200244924Y1 (ko) 반도체패키지
KR100373699B1 (ko) 반도체 소자 패키지 및 그 제조방법
JPH05218508A (ja) 光半導体装置の製造方法
JPH07249729A (ja) 電子装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021224

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080131

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110131

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120131

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120131

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130131

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees