JPH06316385A

JPH06316385A - エレベータの速度検出装置

Info

Publication number: JPH06316385A
Application number: JP5106526A
Authority: JP
Inventors: Hideki Goto; 英樹後藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-05-07
Filing date: 1993-05-07
Publication date: 1994-11-15
Also published as: KR970004770B1; CN1101130A; CN1057502C

Abstract

(57)【要約】【構成】Ｂ相のパルスの状態が一定のときに、Ａ相の
立上がりパルスと立下がりパルスによるもの、またはＡ
相のパルスの状態が一定のときに、Ｂ相の立上がりパル
スと立下がりパルスによるもののみを有効とし、かつ、
Ａ，Ｂ相で交互に発生するパルスのみ有効（同一相で連
続した多数のパルスが入力されると、その１発目のみ有
効として２発目以降の入力パルスを全て無効にする）と
してＵＰ／ＤＯＷＮカウンタによりカウント、またタイ
マーカウンタの値をラッチして速度を検出する。【効果】ノイズパルスが入力されてもそのパルスを処
理しないため、ＵＰ／ＤＯＷＮカウンタの誤カウントや
タイマーカウンタの誤ラッチを防止でき、精度の高い速
度を検出することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、エレベータの速度検
出装置の改良に関するものである。

【０００２】

【従来の技術】従来のエレベータの速度検出装置の構成
について図１９、図２０及び図２１を参照しながら説明
する。図１９は、従来のエレベータの速度検出装置の構
成を示す図である。また、図２０は、従来のエレベータ
の速度検出装置のマイクロコンピュータの構成を示すブ
ロック図である。さらに、図２１は、従来のエレベータ
の速度検出装置の速度検出回路の構成を示すブロック図
である。

【０００３】図１９において、符号１はエレベータの乗
かご、符号２は釣合おもり、符号３はシーブ４に巻き掛
けられたロープであり、このロープ３の垂下両端にはそ
れぞれ乗かご１及び釣合おもり２が結合されている。ま
た、符号５は上記シーブ４を駆動する電動機（Ｍ）、符
号６は電動機５の回転から乗かご１の移動距離に比例し
た９０°位相のずれたＡ相、Ｂ相の２相のパルスを発生
するパルス発生器（ＰＧ）、符号７は速度制御装置、符
号８はパルス発生器６からのパルスに基づいて所定の演
算処理を行うマイクロコンピュータである。なお、ＡＰ
及び／ＡＰ（／は反転を意味する。）はＡ相のパルス、
ＢＰ及び／ＢＰはＢ相のパルス、８ｇは速度指令であ
る。

【０００４】速度制御装置７は、マイクロコンピュータ
８の内部で入力パルス６ａ〜６ｄ（ＡＰ、ＢＰ、／Ａ
Ｐ、／ＢＰ）から検出された速度データを基に生成され
た電動機５の速度指令８ｇに基づいて、電動機５を制御
する。

【０００５】図２０において、マイクロコンピュータ８
は、ＣＰＵ８ａと、ＲＯＭ８ｂと、ＲＡＭ８ｃと、入力
回路８ｄと、出力回路８ｅと、速度検出回路９とから構
成されている。

【０００６】図２１において、速度検出回路９は、Ａ相
のパルス６ａの立上がりをカウントするＵＰ／ＤＯＷＮ
カウンタ１１と、Ａ相及びＢ相のパルス６ａ及び６ｂに
よりエレベータの走行方向を検出する方向弁別回路１２
と、クロック（ＣＬＫ）をカウントするタイマーカウン
タ１３と、ラッチ回路１４、１５と、ゲート回路１６、
１７とを備える。なお、符号１８はＣＰＵ８ａのデータ
バスである。

【０００７】次に、前述した従来のエレベータの速度検
出装置の動作について図２２を参照しながら説明する。
図２２は、従来のエレベータの速度検出装置の動作を示
すタイミングチャートである。

【０００８】エレベータの乗かご１が走行開始、すなわ
ち電動機５が動き出すと、その回転に応じてパルス発生
器６から、９０°位相のずれたＡ相及びＢ相の２相のパ
ルスが出力される。これらのパルスは、マイクロコンピ
ュータ８内の速度検出回路９に入力される。ＣＰＵ８ａ
は所定のプログラムにより、この速度検出回路９よりデ
ータを取込み、エレベータの乗かご１の走行速度を算出
する。

【０００９】速度検出回路９に入力された２相のパルス
は、まず、方向弁別回路１２に入力され、走行方向信号
（Ｕ／Ｄ）１２ａが出力される。この走行方向信号１２
ａとＡ相の入力パルス６ａの立上がりにより、位置検出
用のＵＰ／ＤＯＷＮカウンタ１１が動作する。一方、タ
イマーカウンタ１３は、所定のクロックＣＬＫにより、
常時カウントアップしており、この値もＡ相のパルス６
ａの立上がり毎にラッチ回路１４にラッチされる。前述
した動作をタイミング的に表したものが図２２である。

【００１０】Ａ相及びＢ相のパルスは、電動機５の回転
に応じて出力されるものであり、１パルス当たりのエレ
ベータの乗かご１の移動量Ｌが定義される。ＵＰ／ＤＯ
ＷＮカウンタ１１は、図２２（ａ）に示すように、Ａ相
のパルスの立上がりａ，ｂ，ｃの各点でカウントアップ
あるいはカウントダウンされる。仮にアップ（ＵＰ）方
向で、ａ点でのカウンタ値をｍとすると、ｂ点及びｃ点
では、それぞれｍ＋１及びｍ＋２となる。また、タイマ
ーカウンタ１３も同じタイミングａ，ｂ，ｃ点で、ラッ
チ回路１４にラッチされ、その時の値は、それぞれｘ，
ｙ，ｚであったとする。

【００１１】ここで、ＣＰＵ８ａの速度算出処理につい
て述べる。ＣＰＵ８ａは、通常所定の演算サイクル（Ｃ
ＰＵデータリードサイクル）で処理を実行する。従っ
て、先に述べたＵＰ／ＤＯＷＮカウンタ値、及びタイマ
ーカウンタ値をリードするサイクルを図２２中ｄ−ｅと
すると、この期間は、ほぼ一定である。図示のように、
ｄ点及びｅ点でＣＰＵ８ａがデータをリードしようとす
ると、ｄ点でのＵＰ／ＤＯＷＮカウンタ１１の値はｍ、
ｅ点ではｍ＋２となる。従って、この間のエレベータの
乗かご１の移動量Ｘは、以下のように表される

【００１２】Ｘ＝｛（ｍ＋２）−ｍ｝×Ｌ＝２Ｌ

【００１３】また、この移動量Ｘに対する経過時間Ｔ
は、以下のように表される。なお、ｔは、図２２（ｃ）
に示すように、クロックＣＬＫの周期である。

【００１４】Ｔ＝（ｚ−ｘ）ｔ

【００１５】従って、この時のエレベータ速度Ｖは、以
下のように表される。

【００１６】Ｖ＝Ｘ／Ｔ＝２Ｌ／｛（ｚ−ｘ）ｔ｝

【００１７】これよりも、速度が上昇した場合には、期
間ｄ−ｅの間のＡ相のパルスが増加する訳であるが、同
様な処理により速度を算出することができる。なお、タ
イマーカウント値は、ＵＰ／ＤＯＷＮカウンタ１１のデ
ータをリードする（図２１に示すＲＤ０Ｌ時）タイミン
グでラッチするが、これは、リード時点でのタイマーカ
ウンタ値を保持するためである。（従って、例えば、ｄ
点でリードした場合には、ｍに対して確実にｘの値を読
むことができる。）

【００１８】また、前述した高速度領域に加えて、低速
度領域における速度検出をより正確に行うことのできる
従来の他のエレベータの速度検出装置として次に示すも
のがある。

【００１９】従来の他のエレベータの速度検出装置の構
成について図２３を参照しながら説明する。図２３は、
従来の他のエレベータの速度検出装置の速度検出回路の
構成を示すブロック図である。

【００２０】図２３において、速度検出回路は、方向弁
別機能を含むパルス処理回路２０と、Ａ相、Ｂ相、／Ａ
相及び／Ｂ相の各立上がりに相当するパルス２０ｃ、２
０ｄ、２０ｅ及び２０ｆが入力されるＯＲ回路２１と、
ラッチ回路２２〜２７と、データバス１８に接続される
ゲート回路２８、２９とを備える。なお、その他の同一
符号については、前述したものと同一又は相当のものを
示す。また、他の構成は前述したものと同様である。

【００２１】次に、従来の他のエレベータの速度検出装
置の動作について図２４を参照しながら説明する。図２
４は、従来の他のエレベータの速度検出装置の動作を示
すタイミングチャートである。

【００２２】パルス発生器６より出力されたＡ相及びＢ
相のパルス６ａ〜６ｄは、まず、パルス処理回路２０に
入力される。このパルス処理回路２０から出力される信
号２０ａは、Ａ相のパルスと同じものであり、信号２０
ｂは、Ａ相及びＢ相のパルスからＵＰ／ＤＯＷＮの方向
を判別した走行方向信号である。そして、前述したもの
と同じく、信号２０ａ及び２０ｂによりＵＰ／ＤＯＷＮ
カウンタ１１が動作し、一方、タイマーカウンタ１３の
出力１３ａが、Ａ相のパルスの立上がりによりラッチ回
路１４にラッチされる。

【００２３】ここで、パルス処理回路２０より出力され
る信号２０ｃ、２０ｄ、２０ｅ及び２０ｆは、それぞれ
Ａ相及びＢ相のパルスの立上がり、立下がりでクロック
ＣＬＫ入力にてサンプリングし生成出力される信号であ
る。これらは、ＯＲ回路２１に入力される。従って、Ｏ
Ｒ回路２１の出力信号２１ａは、図２４に示すように、
Ａ相及びＢ相のパルスの立上がり、立下がりの点で出力
される。そして、信号２１ａは、ラッチ回路２２〜２６
のトリガー信号となる。

【００２４】タイマーカウンタ１３の出力１３ａは、ま
ずラッチ回路２２に入力され、Ａ相及びＢ相のパルスの
立上がり、立下がりで発生するトリガー信号により、順
次、ラッチ回路２３→２４→２５→２６と運ばれてい
く。ここで、ラッチ回路２２の出力２２ａとラッチ回路
２６の出力２６ａは、常に同一位相のトリガー信号によ
るラッチデータである。すなわち、Ａ相のパルスの立上
がり−立上がり、Ｂ相のパルスの立上がり−立上がり、
Ａ相のパルスの立下がり−立下がり、Ｂ相のパルスの立
下がり−立下がりの各タイミングでラッチされたもので
あり、現在のラッチ出力が２２ａとすると、同一位相の
前回のラッチデータが２６ａということになる。

【００２５】この様子をタイミング的に表したものが図
２４である。ここで、図２４により、速度検出の処理に
ついて説明する。Ａ相及びＢ相の１パルス当たりのエレ
ベータの乗かご１の移動量Ｌとすると、Ａ相のパルスの
立上がり間、Ｂ相のパルスの立上がり間、Ａ相のパルス
の立下がり間、Ｂ相のパルスの立下がり間は、同一位相
であるため比較的安定した波形として取込める（入力回
路素子の特性バラツキ等の影響が少なくなる）。従っ
て、この１周期の移動量をＬとして速度を算出する。

【００２６】図２４において、ＣＰＵ８ａが期間ｄ−ｅ
のサイクルでデータをリードしたとすると、前述した従
来の構成だけでは、Ａ相のパルスの立上がり点がないた
め、ｄ点及びｅ点でリードしたＵＰ／ＤＯＷＮカウンタ
値及びタイマーカウンタ値は、同じものになり、変化が
ないことになる。そこで、エレベータの速度が低下して
きた場合には、図２３の下段に示すラッチ回路等で速度
を算出する方法に切換える。すなわち、もしｅ点でＣＰ
Ｕ８ａがデータをリードしようとすると、その時点での
タイマーカウンタ１３の値ｙは、Ｂ相のパルスの立下が
りでラッチされたものが最新であり、ラッチ回路２２の
出力２２ａとなる。この時、ラッチ回路２６の出力２６
ａの値は、１サイクル前のＢ相のパルスの立下がりでの
ラッチデータｘとなる。カウンタ値がｘからｙに進む間
のエレベータ移動量は、先に述べたＬであるから、クロ
ックＣＬＫの周期をｔとすると、この時点でのエレベー
タの速度Ｖは、以下のように求められる。なお、ｔはク
ロックＣＬＫ周期である。

【００２７】Ｖ＝Ｌ／｛（ｙ−ｘ）ｔ｝

【００２８】このように、移動距離Ｌは常に一定とし
て、ＣＰＵ８ａが、カウンタリード時点でのＡ相及びＢ
相のパルスの立上がり、立下がりの内、最新のカウンタ
ラッチデータを使用して時間算出するようにしたので、
より正確な速度を検出することができる。なお、ＣＰＵ
８ａがデータをリードする場合には、前述した従来例と
同様に、最新ラッチデータリード時（ＲＤ４Ｌ出力時）
に、１周期前のデータをラッチしておく。

【００２９】

【発明が解決しようとする課題】上述したような従来の
エレベータの速度検出装置では、９０°位相がずれたＡ
相及びＢ相の２相のパルスが、正常に入力されたとき最
良の検出方式であるため、この正規パルスに例えば低速
度領域に発生するようなチャタリングパルスや、外乱な
どによるノイズパルスが発生したときは、正規パルスも
ノイズパルスも無関係にＡ相のパルスの立上がりでカウ
ントしタイマーカウンタ１３をラッチするため、その検
出速度の誤差成分が大きくなり正確な速度が検出できな
くなるという問題点があった。

【００３０】例えば、図２５は、従来のエレベータの速
度検出装置において、ノイズパルスが印加された場合を
示したものであり、図２６は、従来の他のエレベータの
速度検出装置において、ノイズパルス、チャタリングパ
ルスが発生した場合を示したものである。両図とも＊を
付したパルスが正規パルスである。また、エレベータの
リレベル動作などにより、走行方向が変化したときなど
正確な速度が検出できないという問題点があった。

【００３１】ここで、前述した従来例と同様に速度を求
めると、図２５では、ｄ点でのＵＰ／ＤＯＷＮカウンタ
１１の値はｍ、ｅ点ではｍ＋２とノイズパルス±αを加
算した値（ｍ＋２±α）となり、この期間ｄ−ｅのエレ
ベータの乗かご１の移動量Ｘは、以下のように表され
る。

【００３２】Ｘ＝｛（ｍ＋２±α）−ｍ｝×Ｌ＝（２±α）Ｌ

【００３３】また、この移動量Ｘに対する経過時間Ｔ
は、ノイズパルスにより経過した時間βを含むことにな
り、以下のように表される。

【００３４】Ｔ＝（ｚ＋β−ｘ）ｔ

【００３５】すなわち、速度Ｖは以下のように求められ
る。

【００３６】Ｖ＝Ｘ／Ｔ＝（２±α）Ｌ／｛（ｚ＋β−ｘ）ｔ｝

【００３７】従って、α及びβの誤差により、正確な速
度Ｖが求められない。特に、αはノイズパルスの数だけ
カウントすることになり、誤差が非常に大きくなる。ま
た、βはＡ相のパルスの立上がりから立上がりの間に発
生するノイズパルスと、Ａ相のパルスの立上がりとの経
過時間誤差と考えられ、最悪正規パルスの１パルス分の
時間誤差と考えられる。

【００３８】図２６では、両相の正規及びノイズ両パル
スの全てが、シフトレジスタ構成のラッチ信号となるた
め、ノイズの発生のしかたによりＬが大きく変化する。
図示のように、ノイズパルスが、１発発生することによ
り、正規の１パルスの移動量Ｌの半分のＬ’と見なして
しまう。ここで、前述した従来例と同様に速度を求める
と、ＣＰＵリード点では、カウンタ値がｘからｙに進む
間のエレベータの乗かご１の移動量はＬであるが、ノイ
ズの影響により、速度Ｖは、以下のように表される。

【００３９】Ｖ＝Ｌ／｛（ｙ−γ）ｔ｝

【００４０】しかし、正規経過時間（ｙ−ｘ）ｔに比べ
て（γ−ｘ）ｔ分の誤差が生じる。すなわち、ノイズパ
ルスが加わるとノイズパルスの立上がり、立下がりでタ
イマーカウンタ１３をラッチし、データをシフトするた
め、実際のパルス１周期分の時間が測定できない。

【００４１】この発明は、前述した問題点を解決するた
めになされたもので、チャタリングパルスや、ノイズパ
ルスが発生したときでも、誤差成分を小さくでき、速度
検出の精度を高くすることができるエレベータの速度検
出装置を得ることを目的とする。また、ノイズパルスの
影響を受けず、走行方向や、走行方向の変化（通常、ノ
イズパルスが発生すると、走行方向が変化する。）を検
出することができるエレベータの速度検出装置を得るこ
とを目的とする。

【００４２】

【課題を解決するための手段】この発明の請求項１に係
るエレベータの速度検出装置は、次に掲げる手段を備
え、下記ＵＰ／ＤＯＷＮカウンタ手段及び下記タイマー
カウンタ手段の値に基づいてエレベータの速度を求める
ものである。〔１〕電動機の回転に応じて発生された９０°位相の
ずれた２相のパルスを入力し、他方のパルスが一定状態
のときに一方のパルスの立上がりパルスと立下がりパル
スをカウントするＵＰ／ＤＯＷＮカウンタ手段。〔２〕クロックをカウントするタイマーカウンタ手
段。

【００４３】この発明の請求項２に係るエレベータの速
度検出装置は、次に掲げる手段を備え、下記ＵＰ／ＤＯ
ＷＮカウンタ手段及び下記タイマーカウンタ手段の値に
基づいてエレベータの速度を求めるものである。〔１〕電動機の回転に応じて発生された９０°位相の
ずれた２相のパルスを入力し、これら２相のパルスのう
ち交互に入力される１発目のパルスのみ有効とし、他方
の有効パルスが一定状態のときに一方の有効パルスの立
上がりパルスと立下がりパルスをカウントするＵＰ／Ｄ
ＯＷＮカウンタ手段。〔２〕クロックをカウントするタイマーカウンタ手
段。

【００４４】この発明の請求項３に係るエレベータの速
度検出装置は、次に掲げる手段を備え、下記ラッチデー
タに基づいて低速度領域のエレベータの速度を求めるも
のである。〔１〕電動機の回転に応じて発生された９０°位相の
ずれた２相のパルスを入力し、これら２相のパルスのう
ち交互に入力される１発目のパルスのみ有効とし、前記
２相の有効パルスの立上がりと立下がりで時間測定用の
タイマーの出力を順次ラッチして同一位相毎のラッチデ
ータを得るタイマーカウンタ手段。

【００４５】この発明の請求項４に係るエレベータの速
度検出装置は、次に掲げる手段を備え、下記ラッチデー
タ及び下記走行方向に基づいて低速度領域のエレベータ
の速度を求めるものである。〔１〕電動機の回転に応じて発生された９０°位相の
ずれた２相のパルスを入力し、これら２相のパルスのう
ち交互に入力される１発目のパルスのみ有効とし、前記
２相の有効パルスの立上がりと立下がりで時間測定用の
タイマーの出力を順次ラッチして同一位相毎のラッチデ
ータを得るタイマーカウンタ手段。〔２〕前記２相のパルス及び前記２相の有効パルスに
基づいて走行方向を検出する走行方向反転検出手段。

【００４６】この発明の請求項５に係るエレベータの速
度検出装置は、次に掲げる手段を備え、下記ＵＰ／ＤＯ
ＷＮカウンタ手段及び下記タイマーカウンタ手段の値並
びに下記走行方向に基づいてエレベータの速度を求める
ものである。〔１〕電動機の回転に応じて発生された９０°位相の
ずれた２相のパルスを入力し、これら２相のパルスのう
ち交互に入力される１発目のパルスのみ有効とし、他方
の有効パルスが一定状態のときに一方の有効パルスの立
上がりパルスと立下がりパルスをカウントするＵＰ／Ｄ
ＯＷＮカウンタ手段。〔２〕クロックをカウントするタイマーカウンタ手
段。〔３〕前記２相のパルス及び前記２相の有効パルスに
基づいて走行方向を検出する走行方向反転検出手段。

【００４７】

【作用】この発明の請求項１に係るエレベータの速度検
出装置においては、ＵＰ／ＤＯＷＮカウンタ手段によっ
て、電動機の回転に応じて発生された９０°位相のずれ
た２相のパルスが入力され、他方のパルスが一定状態の
ときに一方のパルスの立上がりパルスと立下がりパルス
がカウントされる。また、タイマーカウンタ手段によっ
て、クロックがカウントされる。

【００４８】この発明の請求項２に係るエレベータの速
度検出装置においては、ＵＰ／ＤＯＷＮカウンタ手段に
よって、電動機の回転に応じて発生された９０°位相の
ずれた２相のパルスが入力され、これら２相のパルスの
うち交互に入力される１発目のパルスのみ有効とされ、
他方の有効パルスが一定状態のときに一方の有効パルス
の立上がりパルスと立下がりパルスがカウントされる。
また、タイマーカウンタ手段によって、クロックがカウ
ントされる。

【００４９】この発明の請求項３に係るエレベータの速
度検出装置においては、タイマーカウンタ手段によっ
て、電動機の回転に応じて発生された９０°位相のずれ
た２相のパルスが入力され、これら２相のパルスのうち
交互に入力される１発目のパルスのみ有効とされ、前記
２相の有効パルスの立上がりと立下がりで時間測定用の
タイマーの出力が順次ラッチされて同一位相毎のラッチ
データが取得される。

【００５０】この発明の請求項４に係るエレベータの速
度検出装置においては、タイマーカウンタ手段によっ
て、電動機の回転に応じて発生された９０°位相のずれ
た２相のパルスが入力され、これら２相のパルスのうち
交互に入力される１発目のパルスのみ有効とされ、前記
２相の有効パルスの立上がりと立下がりで時間測定用の
タイマーの出力が順次ラッチされて同一位相毎のラッチ
データが取得される。また、走行方向反転検出手段によ
って、前記２相のパルス及び前記２相の有効パルスに基
づいて走行方向が検出される。

【００５１】この発明の請求項５に係るエレベータの速
度検出装置においては、ＵＰ／ＤＯＷＮカウンタ手段に
よって、電動機の回転に応じて発生された９０°位相の
ずれた２相のパルスが入力され、これら２相のパルスの
うち交互に入力される１発目のパルスのみ有効とされ、
他方の有効パルスが一定状態のときに一方の有効パルス
の立上がりパルスと立下がりパルスがカウントされる。
また、タイマーカウンタ手段によって、クロックがカウ
ントされる。さらに、走行方向反転検出手段によって、
前記２相のパルス及び前記２相の有効パルスに基づいて
走行方向が検出される。

【００５２】

【実施例】

実施例１．以下、この発明の実施例１の構成について図
１及び図２を参照しながら説明する。図１は、この発明
の実施例１の速度検出回路の構成を示すブロック図であ
る。また、図２は、この発明の実施例１の速度検出回路
のパルス処理回路の構成を示す図である。

【００５３】図１において、この実施例１は、ノイズパ
ルスによるＵＰ／ＤＯＷＮカウンタ１１の誤カウントを
補正するパルス処理回路２０Ａを備える。その他の構成
は、前述した従来のエレベータの速度検出装置における
速度検出回路９のものと同様である。

【００５４】図２において、パルス処理回路２０Ａは、
Ａ相のパルス６ａ及びその反転されたパルス６ｃの立上
がりを検知する波形微分回路４０と、Ｂ相のパルス６ｂ
の入力がない時にＡ相のパルス６ａまたはその反転され
たパルス６ｃの微分波形が入力された時に出力を発する
ＡＮＤ回路４１と、ＵＰパルス４１ａ、ＤＯＷＮパルス
４１ｂを出力するＯＲ回路４２と、Ａ相及びＢ相のパル
ス６ａ及び６ｂに基づいて乗かご１の方向を検出する方
向弁別回路４３とを備える。

【００５５】ところで、この発明の請求項１に係るＵＰ
／ＤＯＷＮカウンタ手段は、前述したこの発明の実施例
１ではパルス処理回路２０Ａ、ＵＰ／ＤＯＷＮカウンタ
１１及びゲート回路１６から構成され、請求項１に係る
タイマーカウンタ手段は、この実施例１ではタイマーカ
ウンタ１３、ラッチ回路１４、１５及びゲート回路１７
から構成される。

【００５６】次に、この発明の実施例１の動作について
図３、図４及び図５を参照しながら説明する。図３は、
この発明の実施例１におけるアップ走行時の動作を示す
タイミングチャートである。また、図４は、この発明の
実施例１におけるダウン走行時の動作を示すタイミング
チャートである。さらに、図５は、この発明の実施例１
の動作を示すタイミングチャートである。なお、速度の
算出についての説明は従来例と同様であるので省略す
る。

【００５７】パルス処理回路２０Ａは、ノイズパルスが
発生してもそれを打ち消すものである。いま、入力され
たＡ相のパルス６ａとその反転されたパルス６ｃは、そ
の立上がりパルスを波形微分回路４０で拾い、パルス４
０ａ及び４０ｂを生成する。図３（ａ）〜（ｃ）及び図
４（ａ）〜（ｃ）に示すように、Ｂ相のパルス６ｂが入
力されていないときにＵＰ／ＤＯＷＮカウンタ１１のカ
ウントパルスを発生する。すなわち、Ｂ相のパルス６ｂ
の入力がない（Ｌレベル）場合で、Ａ相のパルス６ａの
立上がりが発生すればＵＰパルス４１ａとなり、Ａ相の
パルス６ａの立下がりが発生すればＤＯＷＮパルス４１
ｂとなり、それぞれＵＰ／ＤＯＷＮカウンタ１１により
カウントされる。これにより、図３（ｄ）及び図４
（ｄ）に示すように、ノイズパルスが発生しても正確な
Ｕ／Ｄカウント値（ｍ，ｍ＋１，ｍ＋２またはｍ，ｍ−
１，ｍ−２）を求めることができる。

【００５８】以上、Ｂ相のパルスが無い状態（Ｌレベ
ル）で、Ａ相のパルスが発生した場合のＵＰ／ＤＯＷＮ
カウンタ１１のカウント方式について述べたが、逆にＢ
相のパルスが有る場合（Ｈレベル）で、Ａ相のパルスが
発生した場合も同様なＵＰ／ＤＯＷＮカウンタ１１のカ
ウント方式となる。しかし、この場合、Ａ相の立上がり
パルスでカウントダウン、Ａ相の立下がりパルスでカウ
ントアップとなる。また、Ａ相のパルスが一定（Ｈまた
はＬレベル）でＢ相のパルスが発生した場合でも、前述
した動作と逆の動作で同様なカウント方式となる。

【００５９】なお、この実施例１は、簡易的なＵＰ／Ｄ
ＯＷＮカウンタ１１のノイズパルスによる誤カウントを
防止するものであり、タイマーカウンタ１３を含めた精
度改善でないため、図５に示すようにＢ相のパルスが消
失した場合などでは、ＵＰ／ＤＯＷＮカウンタ１１のカ
ウント値は正常であるが、タイマーカウンタ１３の値に
誤差成分が発生する。

【００６０】この発明の実施例１は、前述したように、
エレベータの高速度領域において、電動機５の回転に応
じて、９０°位相のずれた２相のパルスを発生するパル
ス発生器６と、Ｂ相のパルスが一定状態（Ｈ又はＬのど
ちらか一定）のときにＡ相の立上がりパルスと立下がり
パルスにより、またはＡ相のパルスが一定状態（Ｈ又は
Ｌのどちらか一定）のときにＢ相の立上がりパルスと立
下がりパルスによりカウントパルスを生成するパルス処
理回路２０Ａと、上記カウントパルスをカウントするＵ
Ｐ／ＤＯＷＮカウンタ１１とを備えるので、ノイズパル
スが入力されてもそのパルスを処理しないため、ＵＰ／
ＤＯＷＮカウンタ１１の誤カウントを防止でき、精度の
高い速度を検出することができるという効果を奏する。

【００６１】実施例２．以下、この発明の実施例２の構
成について図６を参照しながら説明する。図６は、この
発明の実施例２のパルス処理回路の構成を示す図であ
る。他の構成は、前述した実施例１と同様である。

【００６２】図６において、この実施例２のパルス処理
回路２０Ｂは、ノイズパルスによるＵＰ／ＤＯＷＮカウ
ンタ１１の誤カウントを補正するような回路を加え、ノ
イズパルスを無視すなわちカウント、ラッチしない回路
を持つものである。すなわち、パルスの立上がりを検知
する波形微分回路４０と、その微分されたパルスを再度
クロックＣＬＫにて同期化してカウントパルス３９ａ，
３９ｃを生成するパルス同期回路（ＳＹＮＣ）３９と、
Ｂ相のパルス６ｂの入力がない時にＡ相またはその反転
されたカウントパルス３９ａ，３９ｃの微分波形が入力
された時に出力を発するＡＮＤ回路４１と、ＵＰパル
ス、ＤＯＷＮパルスを出力するＯＲ回路４２と、ノイズ
パルスが発生したらカウント及びラッチ信号を無効にす
る出力を発するノイズパルス無視回路４４と、方向弁別
回路４３とを備える。

【００６３】ここで、ノイズパルス無視回路４４は、Ａ
相とその反転されたパルスの微分波形４０ａ、４０ｃを
出力するＯＲ回路４５と、Ｂ相とその反転されたパルス
の微分波形４０ｂ、４０ｄを出力するＯＲ回路４６と、
トグル動作型のＴフリップフロップ４７と、Ｊ−Ｋフリ
ップフロップ４８とを備える。

【００６４】ところで、この発明の請求項２に係るＵＰ
／ＤＯＷＮカウンタ手段は、前述したこの発明の実施例
２ではパルス処理回路２０Ｂ、ＵＰ／ＤＯＷＮカウンタ
１１及びゲート回路１６から構成され、請求項２に係る
タイマーカウンタ手段は、この実施例１ではタイマーカ
ウンタ１３、ラッチ回路１４、１５及びゲート回路１７
から構成される。

【００６５】次に、この発明の実施例２の動作について
図７、図８及び図９を参照しながら説明する。図７は、
この発明の実施例２のアップ走行時の動作を示すタイミ
ングチャートである。また、図８は、この発明の実施例
２のダウン走行時の動作を示すタイミングチャートであ
る。図９は、この発明の実施例２の動作を示すタイミン
グチャートである。

【００６６】パルス処理回路２０Ｂは、ノイズパルスが
発生してもそれをカウント、ラッチしないものである。
いま、入力されたＡ，Ｂ相のパルスとその反転されたパ
ルス６ａ〜６ｄは、その立上がりパルスを波形微分回路
４０で微分パルス４０ａ〜４０ｄに変換される。一方、
Ａ相とその反転された微分パルス４０ａ，４０ｃは、Ｔ
フリップフロップ４７のトリガー信号となり、その出力
が後段のＪ−Ｋフリップフロップ４８のトリガー信号と
なる。また、Ｂ相とその反転された微分パルス４０ｂ，
４０ｄは、上記Ｔフリップフロップ４７及びＪ−Ｋフリ
ップフロップ４８のリセット信号となる。ノイズパルス
無視回路４４の出力４４ａは、Ｈレベルのとき入力され
たカウントパルス３９ａ，３９ｃをＡＮＤ回路４１で有
効とし、Ｌレベルのときノイズパルスと判断して入力さ
れたカウントパルス３９ａ，３９ｃをＡＮＤ回路４１で
無効とする。

【００６７】つづいて、ノイズパルス無視回路４４の動
作を説明する。通常、正規パルスは、アップ方向であれ
ばＡ相立上がり、Ｂ相立上がり、Ａ相立下がり、Ｂ相立
下がりの順番で発生する。ダウン方向ではその逆の順番
で発生する。これにより、前記順番に入力されたパルス
を有効とし、それ以外のパルス（例えばＡ相立上がり、
Ａ相立下がりまたはその逆の順序で入力されたパルスな
ど）はノイズとして無効にする。すなわち、Ａ相の立上
がりまたは立下がりパルスが２発連続して入力される
と、Ｊ−Ｋフリップフロップ４８の出力４４ａがＨから
ＬレベルとなりＡＮＤ回路４１の出力をマスクする。そ
の後、Ｂ相の立上がりまたは立下がりパルスが入力され
ることにより、Ｔフリップフロップ４７、Ｊ−Ｋフリッ
プフロップ４８がリセットされＡＮＤ回路４１の出力が
有効となる。このノイズパルス無視回路４４の出力４４
ａが有効（Ｈレベル）であり、Ｂ相パルスが入力されて
いない（Ｌレベル）とき、Ａ相パルスの立上がりが発生
すればＵＰパルスとなり、Ａ相パルスの立下がりが発生
すればＤＯＷＮパルスとなり、それぞれＵＰ／ＤＯＷＮ
カウンタ１１によりカウントされる。通常、パルスの入
力は、Ａ相→Ｂ相→／Ａ相→／Ｂ相、またはその逆であ
り、Ｔフリップフロップ４７はＡ相のパルスにより一度
トグルするだけで、Ｂ相のパルスの入力時にリセットさ
れる。このため出力４４ａは、Ｈレベルである。

【００６８】これにより、図７及び図８に示すように、
ノイズパルスが発生しても正確なＵ／Ｄカウント値
（ｍ，ｍ＋１，ｍ＋２またはｍ，ｍ−１，ｍ−２）を求
めることができる。

【００６９】また、タイマーカウンタ１３の値は、図８
のようにＣＰＵデータリードサイクル時点の最短のパル
ス（ｍ−２）でのタイマーカウントラッチデータと正規
パルス＊との誤差成分（ａ−ｂ）が含まれるが、従来の
タイマーカウントラッチデータの誤差成分と比較すると
格段の精度向上がなされている。従来のタイマーカウン
タ誤差時間は、ノイズパルスの発生の仕方により０〜＋
∞時間となるが、この実施例２のタイマーカウンタ誤差
時間は、−Ｔ／４〜０（Ｔは入力パルス６ａ〜６ｄの周
期）時間となる。

【００７０】さらに、図５のようなタイマーカウンタの
誤差もノイズパルス無視回路４４により、図９に示すよ
うに、Ａ相の連続した立上がりまたは立下がりパルスの
２発目以降を無視（マスク）し、ＵＰ／ＤＯＷＮカウン
トもタイマーカウントデータラッチもしないため、正確
なＵ／Ｄカウント値、タイマーカウント値が得られ、正
確な速度が検出できる。

【００７１】この発明の実施例２は、前述したように、
エレベータの高速度領域において、電動機５の回転に応
じて、９０°位相のずれた２相のパルスを発生するパル
ス発生器６と、Ａ，Ｂ相で交互に発生する１発目のパル
スのみ有効とし２発目以降の入力パルスを全て無効にし
て、有効パルスのみの片相の立上がりパルスと立下がり
パルスによりカウントパルスを生成するパルス処理回路
２０Ｂと、上記カウントパルスをカウントするＵＰ／Ｄ
ＯＷＮカウンタ１１とを備えるので、ノイズパルスが入
力されてもそのパルスを処理しないため、ＵＰ／ＤＯＷ
Ｎカウンタ１１の誤カウントや、タイマーカウンタ１３
の誤ラッチを防止でき、精度の高い速度を検出すること
ができるという効果を奏する。

【００７２】実施例３．以下、この発明の実施例３の構
成について図１０及び図１１を参照しながら説明する。
図１０は、この発明の実施例３の速度検出回路の構成を
示すブロック図である。また、図１１は、この発明の実
施例３の速度検出回路におけるパルス処理回路を示す図
である。

【００７３】図１０において、この実施例３は、実施例
１及び実施例２のエレベータの高速度領域の検出方式に
低速度領域の検出方式が追加されたものであり、ノイズ
パルスによるＵＰ／ＤＯＷＮカウンタ１１の誤カウント
を補正するような回路とノイズパルスを無視する、すな
わちカウント、ラッチしない回路に加え、低速度領域で
のタイマーカウント値のノイズパルスによる誤ラッチを
しない回路を持つパルス処理回路２０Ｃを備える。

【００７４】図１１において、パルス処理回路２０Ｃ
は、パルスの立上がりを検知する波形微分回路４０と、
その微分されたパルスを再度クロックＣＬＫにて同期化
してカウントラッチパルス３９ａ〜３９ｄを生成するパ
ルス同期回路３９と、ノイズパルスが発生したらカウン
ト及びラッチ信号を無効にする出力を発するノイズパル
ス無視回路４４Ａと、ＡＮＤ回路５０と、方向弁別回路
４３と、ＡＮＤ回路４１と、ＯＲ回路４２とを備える。

【００７５】また、図１１において、ノイズパルス無視
回路４４Ａは、Ａ相とその反転されたパルスの微分波形
を出力するＯＲ回路４５と、Ｂ相とその反転されたパル
スの微分波形を出力するＯＲ回路４６と、トグル動作型
のＴフリップフロップ４７ａ及び４７ｂと、Ｊ−Ｋフリ
ップフロップ４８ａ及び４８ｂと、ＯＲ回路４９とを備
える。ここで、Ｔフリップフロップ４７ａとＪ−Ｋフリ
ップフロップ４８ａは、Ａ相のパルスに発生したノイズ
パルスをマスクするものであり、Ｔフリップフロップ４
７ｂとＪ−Ｋフリップフロップ４８ｂは、Ｂ相のパルス
に発生したノイズパルスをマスクするものである。ＯＲ
回路４９は、上記Ａ相のパルスに発生したノイズパルス
をマスクする信号とＢ相のパルスに発生したノイズパル
スをマスクする信号の両者を出力し、これはノイズパル
ス無視回路４４Ａの出力４９ａとなる。この信号４９ａ
が、Ｈレベルのときパルス同期回路３９の出力が有効と
なり、ＡＮＤ回路５０の出力にラッチパルス２０ｃ〜２
０ｄが出力される。一方、信号４９ａが、Ｌレベルのと
きパルス同期回路３９の出力が無効となり、ＡＮＤ回路
５０の出力がマスクされる。

【００７６】ところで、この発明の請求項３に係るタイ
マーカウンタ手段は、この発明の実施例３ではパルス処
理回路２０Ｃ、ＯＲ回路２１、タイマーカウンタ１３、
ラッチ回路２２〜２７及びゲート回路２８、２９から構
成される。

【００７７】次に、この発明の実施例３の動作について
図１２及び図１３を参照しながら説明する。図１２は、
この発明の実施例３のアップ走行時の動作を示すタイミ
ングチャートである。また、図１３は、この発明の実施
例３の動作を示すタイミングチャートである。

【００７８】いま、入力されたＡ，Ｂ相のパルスとその
反転されたパルスは、その立上がり信号を波形微分回路
４０で微分パルス４０ａ〜４０ｄに変換される。一方、
Ａ相とその反転された微分パルス４０ａ，４０ｃは、Ｔ
フリップフロップ４７ａのトリガー信号となり、その出
力が後段のＪ−Ｋフリップフロップ４８ａのトリガー信
号となる。また、Ｂ相とその反転された微分パルス４０
ｂ，４０ｄは、上記Ｔフリップフロップ４７ａ及びＪ−
Ｋフリップフロップ４８ａのリセット信号となる。同様
に、Ｂ相とその反転された微分パルス４０ｂ，４０ｄ
は、Ｔフリップフロップ４７ｂのトリガー信号となり、
その出力が後段のＪ−Ｋフリップフロップ４８ｂのトリ
ガー信号となる。また、Ａ相とその反転された微分パル
ス４０ａ，４０ｃは、上記Ｔフリップフロップ４７ｂ及
びＪ−Ｋフリップフロップ４８ｂのリセット信号とな
る。ノイズパルス無視回路４４Ａの出力４９ａがＨレベ
ルのときは、入力されたパルス３９ａ，３９ｂ，３９
ｃ，３９ｄをＡＮＤ回路５０で有効とし、Ｌレベルのと
きは、ノイズパルスと判断して入力されたパルス３９
ａ，３９ｂ，３９ｃ，３９ｄをＡＮＤ回路５０で無効と
する。

【００７９】つづいて、ノイズパルス無視回路４４Ａの
動作を説明する。通常、正規パルスは、アップ方向であ
ればＡ相立上がり、Ｂ相立上がり、Ａ相立下がり、Ｂ相
立下がりの順番で発生する。ダウン方向ではその逆の順
番で発生する。これにより、前記順番に入力されたパル
スを有効とし、それ以外のパルス（例えばＡ相立上が
り、Ａ相立下がりまたはその逆、Ｂ相立上がり、Ｂ相立
下がりまたはその逆の順序で入力されたパルスなど）は
ノイズとして無効にする。すなわち、Ａ相の立上がりま
たは立下がりパルスが２発連続して入力されると、Ｊ−
Ｋフリップフロップ４８ａの出力４４ａがＨからＬレベ
ルとなり、ＯＲ回路４９の出力を通してＡＮＤ回路５０
の出力をマスクする。その後、Ｂ相の立上がりまたは立
下がりパルスが入力されることにより、Ｔフリップフロ
ップ４７ａ及びＪ−Ｋフリップフロップ４８ａがリセッ
トされ、ノイズパルス無視回路４４Ａの出力４９ａがＨ
レベルとなり、ＡＮＤ回路５０の出力が有効となる。

【００８０】同様に、Ｂ相の立上がりまたは立下がりパ
ルスが２発連続して入力されると、Ｊ−Ｋフリップフロ
ップ４８ｂの出力４４ｂがＨからＬレベルとなり、ＯＲ
回路４９の出力を通してＡＮＤ回路５０の出力をマスク
する。その後、Ａ相の立上がりまたは立下がりパルスが
入力されることにより、Ｔフリップフロップ４７ｂ及び
Ｊ−Ｋフリップフロップ４８ｂがリセットされノイズパ
ルス無視回路４４Ａの出力４９ａがＨレベルとなり、Ａ
ＮＤ回路５０の出力が有効となる。通常、パルスの入力
はＡ相→Ｂ相→／Ａ相→／Ｂ相またはその逆である。こ
のため、Ｔフリップフロップ４７ａは、Ａ相のパルスに
より一度トグルするだけで、Ｂ相のパルスの入力時にリ
セットされ、Ｊ−Ｋフリップフロップ４８ａの出力４４
ａは、Ｈレベルである。一方、Ｔフリップフロップ４７
ｂは、Ｂ相のパルスにより一度トグルするたけで、Ａ相
のパルスの入力時にリセットされ、Ｊ−Ｋフリップフロ
ップ４８ｂの出力４４ｂは、Ｈレベルである。

【００８１】まとめると、Ａ相のパルス入力時にＴフリ
ップフロップ４７ａの出力が一度トグルして／ＱはＬレ
ベルとなり、同時にＢ相側に発生するノイズパルスをマ
スクする信号を生成するＴフリップフロップ４７ｂ及び
Ｊ−Ｋフリップフロップ４８ｂをリセットする。次に、
Ｂ相パルスが入力されれば、上記とは逆の動作で、Ａ相
側に発生するノイズパルスをマスクする信号を生成する
Ｔフリップフロップ４７ａ及びＪ−Ｋフリップフロップ
４８ａをリセットし、Ｔフリップフロップ４７ｂの出力
が一度トグルして／ＱはＬレベルとなる。この時、ノイ
ズパルス無視回路４４Ａの出力４９ａは、Ｈレベルで有
効となっている。さらに、／Ａ相のパルスが入力されれ
ば上記の繰り返しとなるが、／Ｂ相のパルスが入力され
ると２度連続してＢ相側パルスが入力されたこととな
り、Ｔフリップフロップ４７ｂの出力がもう一度トグル
して後段のＪ−Ｋフリップフロップ４８ｂにトリガー信
号が入力され、その出力４４ｂがＬレベルとなって、Ａ
ＮＤ回路５０の出力をマスクする。以後、Ｂ相側パルス
の入力はＡ相側パルスが入力されるまでマスクされる。
なお、ノイズパルス無視回路４４Ａの出力４４ａは、Ａ
ＮＤ回路４１に入力され、前述した実施例２で説明した
動作と同様である。

【００８２】これにより、図１２に示すように、ＣＰＵ
リード（２）の時点では、ノイズパルスが発生しても正
確な１パルスの距離Ｌの時間ｔ（ｙ−ｘ）を求めること
ができる。ただし、タイマーカウンタ１３の値には誤差
成分が含まれる。ＣＰＵデータリード（１）のときの最
短のパルスでのタイマーカウントラッチデータと正規パ
ルス＊との誤差成分（ａ−ｂ）が含まれるが、従来のタ
イマーカウントラッチデータの誤差成分と比較すると格
段の精度向上がなされている。従来のタイマーカウンタ
誤差時間は、ノイズパルスの発生の仕方により０〜＋∞
時間となるが、この実施例３のタイマーカウンタ誤差時
間は、−Ｔ／４〜０（Ｔは入力パルス６ａ〜６ｄの周
期）時間となる。

【００８３】さらに、図１３に示すように、連続した立
上がりまたは立下がりパルスの２発目以降を無視（マス
ク）してタイマーカウントデータラッチしないため、正
確なタイマーカウント値が得られ、正確な速度が検出で
きる。

【００８４】この発明の実施例３は、前述したように、
電動機５の回転に応じて、９０°位相のずれた２相のパ
ルスを発生するパルス発生器６と、上記２相のパルスの
立上がりと立下がりでタイマーカウンタ１３の出力を順
次ラッチし同一位相毎のラッチデータが使用できるラッ
チ回路２２〜２７と、Ａ相，Ｂ相で交互に発生する１発
目のパルスのみ有効とし２発目以降の入力パルスを全て
無効にするパルス処理回路２０Ｃとを備え、有効パルス
のみの両相の立上がりと立下がりで上記タイマーカウン
タ１３の出力を順次ラッチし、同一位相毎のラッチデー
タを使用して低速度領域の速度検出も行うことを特徴と
するものである。なお、高速度領域における速度検出の
作用効果は前述した実施例１及び実施例２と同様であ
る。

【００８５】実施例４．以下、この発明の実施例４の構
成について図１４を参照しながら説明する。図１４は、
この発明の実施例４の速度検出回路の構成を示すブロッ
ク図である。

【００８６】図１は、前述した実施例１及び実施例２の
エレベータの高速度領域の検出方式に低速度領域の検出
方式が追加され、さらに、エレベータ走行方向がアップ
からダウンに反転したことを知らせる反転検出フラグを
備えた速度検出回路を示す。この反転検出フラグは、次
の場合に適用する。Ａ相立上がり、Ｂ相立上がり、Ａ相
立下がり、Ｂ相立下がりまたはその逆のそれぞれについ
て、これらをまたぐタイミングでノイズパルスが発生す
ると、図１５に示すように、実際の方向反転時と区別が
つかないため、このモードは実際の方向反転時も含め、
反転検出フラグで検出し、反転有りの場合はタイマーカ
ウンタ値を無効にして前回のタイマーカウンタ値を使用
して速度を検出する。

【００８７】図１４において、この実施例４は、走行方
向の反転を検出する走行方向反転検出回路３０と、走行
方向反転検出回路３０の出力である反転検出信号３０ａ
をＲＤ４ＬのＣＰＵタイマーカウンタリード命令に同期
してラッチする反転検出ラッチ回路３１と、ＲＤ６Ｌの
ＣＰＵリード命令で読み取ることができる出力バッファ
３２と、ＣＰＵリード命令終了時の立上がり波形の微分
波形を生成する微分回路３３とを備える。その他の構成
は実施例３のものと同様である。なお、微分回路３３の
出力３３ａにより、走行方向反転検出回路３０をリセッ
トする。すなわち、反転検出信号３０ａは、前回ＲＤ６
Ｌと今回ＲＤ６Ｌとの間における走行方向反転の有無を
調べることができる。

【００８８】ところで、この発明の請求項４に係るタイ
マーカウンタ手段は、この発明の実施例４ではパルス処
理回路２０Ｃ、ＯＲ回路２１、タイマーカウンタ１３、
ラッチ回路２２〜２７及びゲート回路２８、２９から構
成され、請求項４に係る走行方向反転検出手段は、この
実施例４では走行方向反転検出回路３０、反転検出ラッ
チ回路３１、出力バッファ３２及び微分回路３３から構
成されている。

【００８９】次に、走行方向反転検出回路３０の動作に
ついて図１６、図１７及び図１８を参照しながら説明す
る。図１６は、この発明の実施例４におけるアップ走行
からダウン走行に切り替わる際の動作を示すタイミング
チャートである。また、図１７は、この発明の実施例４
におけるアップ走行からダウン走行に切り替わる際にノ
イズパルスが含まれている場合の動作を示すタイミング
チャートである。さらに、図１８は、この発明の実施例
４におけるダウン走行からアップ走行に切り替わる際に
ノイズパルスが含まれている場合の動作を示すタイミン
グチャートである。

【００９０】まず、図１６（ｄ）に示すように、Ａ相，
Ｂ相のパルスよりＵＰ／ＤＯＷＮカウンタ１１の走行方
向信号２０ｂが方向弁別回路４３にて決定される。この
走行方向信号２０ｂは、２相パルスのみより弁別した方
向のため、ノイズパルスによっても方向が変化する信号
である。一方、図１６（ｃ）に示すように、パルス処理
回路２０Ｃにおいて生成され、ＯＲ回路２１から出力さ
れるタイマーラッチ信号２１ａは、ノイズパルスがマス
クされた信号（但し、前記したＡ相立上がり、Ｂ相立上
がり、Ａ相立下がり、Ｂ相立下がりまたはその逆のそれ
ぞれについて、これらをまたぐタイミングのパルスは正
規パルス、ノイズパルスの判断はできない）であるた
め、このときの走行方向信号２０ｂをラッチし、図１６
（ｅ）に示すように、実際の方向検出信号とする。図１
６（ｆ）に示すように、この信号の変化点を反転検出ト
リガとし、図１６（ｇ）に示すように、この反転検出ト
リガにより反転検出信号３０ａを生成する。

【００９１】この反転検出信号３０ａは、これをリード
したときにタイマーカウンタ値と同期するように、タイ
マーカウンタリード時にラッチされる。また、反転検出
フラグリード後に反転検出信号３０ａはクリアされる。
このとき、反転検出フラグにより、反転検出されれば
（図１６中ＣＰＵリード（１））タイマーカウンタ値を
無効にして前回のタイマーカウンタ値を使用して速度を
検出する。その後、無効にしたカウンタ値がシフトさ
れ、ＲＤ５Ｌ（２６ａ）にてリードできた時点（図１６
中ＣＰＵリード（２））で、その無効にしたカウンタ値
を有効とする。

【００９２】また、図１７及び図１８は、正規方向反転
時にチャタリングノイズが発生した場合であるが、これ
までの方法で、反転検出されないときはタイマー誤差精
度−Ｔ／４時間で検出でき、走行方向反転時は反転検出
フラグにより確認できる。

【００９３】この発明の実施例４は、前述したように、
電動機５の回転に応じて、９０°位相のずれた２相のパ
ルスを発生するパルス発生器６と、上記２相のパルスの
立上がりと立下がりでタイマーカウンタ１３の出力を順
次ラッチし同一位相毎のラッチデータが使用できるラッ
チ回路２２〜２７とを備え、Ａ，Ｂ相で交互に発生する
１発目のパルスのみ有効とし２発目以降の入力パルスを
全て無効にしたパルスから走行方向を検出し、その変化
点で走行方向反転とするフラグを準備したことを特徴と
するものである。

【００９４】また、走行方向反転が発生すれば、そのと
きのＵＰ／ＤＯＷＮカウンタ１１、タイマーカウンタ１
３の値を無効にして前回リードした値を使用して速度を
検出することを特徴とするものである。

【００９５】すなわち、エレベータの高速度領域におい
て、Ｂ相のパルスの状態がＨまたはＬどちらか一定のと
きに、Ａ相の立上がりパルスと立下がりパルスにより、
またはＡ相のパルスの状態がＨまたはＬどちらか一定の
ときに、Ｂ相の立上がりパルスと立下がりパルスにより
ＵＰ／ＤＯＷＮカウンタ１１をカウントするとともに、
Ａ，Ｂ相で交互に発生するパルスのみ有効（同一相で連
続した多数のパルスが入力されると、その１発目のみ有
効として２発目以降の入力パルスを全て無効にする）と
してＵＰ／ＤＯＷＮカウンタ１１をカウントするもので
ある。また、エレベータの低速度領域においても同様
に、Ａ，Ｂ相が交互に発生するパルスのみ有効としてタ
イマーカウンタ１３の値をラッチして速度を検出するも
のである。

【００９６】さらに、２相パルスの状態から走行方向を
得て、これを前記Ａ，Ｂ相で交互に発生する有効パルス
にてラッチすることで、ノイズパルスの影響のない正確
な走行方向が得られ、その変化点で走行方向反転とする
フラグを準備したものである。このフラグを読み取り、
走行方向反転が発生すれば、そのときのＵＰ／ＤＯＷＮ
カウンタ１１、タイマーカウンタ１３の値を無効にして
前回リードした値を使用して速度を検出する。

【００９７】従って、ノイズパルスが入力されてもその
パルスを処理しないため、ＵＰ／ＤＯＷＮカウンタ１１
の誤カウントやタイマーカウンタ１３の誤ラッチを防止
でき、精度の高い速度を検出することができる。

【００９８】また、２相パルスの状態から走行方向を得
て、これを前記Ａ，Ｂ相で交互に発生する有効パルスに
てラッチすることで、ノイズパルスの影響のない正確な
走行方向が得られ、その変化点で走行方向反転するフラ
グを読み取り、走行方向反転が発生すれば、そのときの
ＵＰ／ＤＯＷＮカウンタ１１、タイマーカウンタ１３の
値を無効にして前回リードした値を使用して速度を検出
することにしたので、リレベル動作などの実際の方向反
転や各相をまたぐノイズが発生した場合に、誤ったＵＰ
／ＤＯＷＮカウント値やタイマーカウンタ値を使用する
ことがなくなり、速度制御がスムーズに行える。

【００９９】実施例５．なお、上記実施例４の走行方向
の反転検出フラグの適用は、低速度領域の検出のみに限
定したが、これによるものでなく高速度領域の検出（図
１５のＡ相立上がり、Ｂ相立上がり、Ａ相立下がり、Ｂ
相の立下がりまたはその逆のそれぞれについて、これら
をまたぐタイミングのパルスは正規パルス、ノイズパル
スの判断はできないため、これに適用する）にも同様に
適用できる。この場合は、走行方向信号２０ｂをＵＰ／
ＤＯＷＮカウンタ１１のカウントパルス２０ａでラッチ
するようにして、走行方向の反転検出信号３０ａを生成
し、上記信号３０ａをＵＰ／ＤＯＷＮカウンタリード命
令ＲＤ２Ｌでラッチする。

【０１００】

【発明の効果】この発明の請求項１に係るエレベータの
速度検出装置は、以上説明したとおり、電動機の回転に
応じて発生された９０°位相のずれた２相のパルスを入
力し、他方のパルスが一定状態のときに一方のパルスの
立上がりパルスと立下がりパルスをカウントするＵＰ／
ＤＯＷＮカウンタ手段と、クロックをカウントするタイ
マーカウンタ手段とを備え、前記ＵＰ／ＤＯＷＮカウン
タ手段及び前記タイマーカウンタ手段の値に基づいてエ
レベータの速度を求めるので、ノイズパルスが入力され
てもそのパルスを処理しないため、カウンタの誤カウン
トやタイマーの誤ラッチを防止でき、精度の高い速度を
検出することができるという効果を奏する。

【０１０１】この発明の請求項２に係るエレベータの速
度検出装置は、以上説明したとおり、電動機の回転に応
じて発生された９０°位相のずれた２相のパルスを入力
し、これら２相のパルスのうち交互に入力される１発目
のパルスのみ有効とし、他方の有効パルスが一定状態の
ときに一方の有効パルスの立上がりパルスと立下がりパ
ルスをカウントするＵＰ／ＤＯＷＮカウンタ手段と、ク
ロックをカウントするタイマーカウンタ手段とを備え、
前記ＵＰ／ＤＯＷＮカウンタ手段及び前記タイマーカウ
ンタ手段の値に基づいてエレベータの速度を求めるの
で、ノイズパルスが入力されてもそのパルスを処理しな
いため、カウンタの誤カウントやタイマーの誤ラッチを
防止でき、精度の高い速度を検出することができるとい
う効果を奏する。

【０１０２】この発明の請求項３に係るエレベータの速
度検出装置は、以上説明したとおり、電動機の回転に応
じて発生された９０°位相のずれた２相のパルスを入力
し、これら２相のパルスのうち交互に入力される１発目
のパルスのみ有効とし、前記２相の有効パルスの立上が
りと立下がりで時間測定用のタイマーの出力を順次ラッ
チして同一位相毎のラッチデータを得るタイマーカウン
タ手段を備え、前記ラッチデータに基づいて低速度領域
のエレベータの速度を求めるので、ノイズパルスが入力
されてもそのパルスを処理しないため、タイマーの誤ラ
ッチを防止でき、精度の高い速度を検出することができ
るという効果を奏する。

【０１０３】この発明の請求項４に係るエレベータの速
度検出装置は、以上説明したとおり、電動機の回転に応
じて発生された９０°位相のずれた２相のパルスを入力
し、これら２相のパルスのうち交互に入力される１発目
のパルスのみ有効とし、前記２相の有効パルスの立上が
りと立下がりで時間測定用のタイマーの出力を順次ラッ
チして同一位相毎のラッチデータを得るタイマーカウン
タ手段と、前記２相のパルス及び前記２相の有効パルス
に基づいて走行方向を検出する走行方向反転検出手段と
を備え、前記ラッチデータ及び前記走行方向に基づいて
低速度領域のエレベータの速度を求めるので、ノイズパ
ルスが入力されてもそのパルスを処理しないため、タイ
マーの誤ラッチを防止でき、精度の高い速度を検出する
ことができるという効果を奏する。また、走行方向反転
が発生すれば、そのときのタイマーカウンタの値を無効
にして前回リードした値を使用して速度を検出すること
にしたので、リレベル動作などの実際の方向反転や各相
をまたぐノイズが発生した場合に、誤ったタイマーカウ
ント値を使用することがなくなり、速度制御をスムーズ
に行うことができるという効果を奏する。

【０１０４】この発明の請求項５に係るエレベータの速
度検出装置は、以上説明したとおり、電動機の回転に応
じて発生された９０°位相のずれた２相のパルスを入力
し、これら２相のパルスのうち交互に入力される１発目
のパルスのみ有効とし、他方の有効パルスが一定状態の
ときに一方の有効パルスの立上がりパルスと立下がりパ
ルスをカウントするＵＰ／ＤＯＷＮカウンタ手段と、ク
ロックをカウントするタイマーカウンタ手段と、前記２
相のパルス及び前記２相の有効パルスに基づいて走行方
向を検出する走行方向反転検出手段とを備え、前記ＵＰ
／ＤＯＷＮカウンタ手段及び前記タイマーカウンタ手段
の値並びに前記走行方向に基づいてエレベータの速度を
求めるので、ノイズパルスが入力されてもそのパルスを
処理しないため、カウンタの誤カウントやタイマーの誤
ラッチを防止でき、精度の高い速度を検出することがで
きるという効果を奏する。また、走行方向反転が発生す
れば、そのときのＵＰ／ＤＯＷＮカウンタ、タイマーカ
ウンタの値を無効にして前回リードした値を使用して速
度を検出することにしたので、リレベル動作などの実際
の方向反転や各相をまたぐノイズが発生した場合に、誤
ったＵＰ／ＤＯＷＮカウント値やタイマーカウント値を
使用することがなくなり、速度制御をスムーズに行うこ
とができるという効果を奏する。

【図面の簡単な説明】

【図１】この発明の実施例１の速度検出回路の構成を示
すブロック図である。

【図２】この発明の実施例１の速度検出回路のパルス処
理回路の構成を示す図である。

【図３】この発明の実施例１のアップ走行時の動作を示
すタイミングチャートである。

【図４】この発明の実施例１のダウン走行時の動作を示
すタイミングチャートである。

【図５】この発明の実施例１のＢ相のパルスが欠けた場
合の動作を示すタイミングチャートである。

【図６】この発明の実施例２の速度検出回路のパルス処
理回路の構成を示す図である。

【図７】この発明の実施例２のアップ走行時の動作を示
すタイミングチャートである。

【図８】この発明の実施例２のダウン走行時の動作を示
すタイミングチャートである。

【図９】この発明の実施例２のＢ相のパルスが欠けた場
合の動作を示すタイミングチャートである。

【図１０】この発明の実施例３の速度検出回路の構成を
示すブロック図である。

【図１１】この発明の実施例３の速度検出回路のパルス
処理回路の構成を示す図である。

【図１２】この発明の実施例３の動作を示すタイミング
チャートである。

【図１３】この発明の実施例３の動作を示すタイミング
チャートである。

【図１４】この発明の実施例４の速度検出回路の構成を
示すブロック図である。

【図１５】この発明の実施例４の動作を示すタイミング
チャートである。

【図１６】この発明の実施例４の動作を示すタイミング
チャートである。

【図１７】この発明の実施例４のアップからダウン走行
時の動作を示すタイミングチャートである。

【図１８】この発明の実施例４のダウンからアップ走行
時の動作を示すタイミングチャートである。

【図１９】従来のエレベータの速度検出装置の構成を示
す図である。

【図２０】従来のエレベータの速度検出装置のマイクロ
コンピュータの構成を示すブロック図である。

【図２１】従来のエレベータの速度検出装置の速度検出
回路の構成を示すブロック図である。

【図２２】従来のエレベータの速度検出装置の動作を示
すタイミングチャートである。

【図２３】従来の他のエレベータの速度検出装置の速度
検出回路の構成を示すブロック図である。

【図２４】従来の他のエレベータの速度検出装置の動作
を示すタイミングチャートである。

【図２５】従来のエレベータの速度検出装置における問
題点を示すタイミングチャートである。

【図２６】従来の他のエレベータの速度検出装置におけ
る問題点を示すタイミングチャートである。

【符号の説明】

１乗かご５電動機（Ｍ）６パルス発生器（ＰＧ）７速度制御装置８マイクロコンピュータ８ａＣＰＵ９速度検出回路１１ＵＰ／ＤＯＷＮカウンタ１３タイマーカウンタ１４、１５ラッチ回路１６、１７ゲート回路１８データバス２０Ａ、２０Ｂ、２０Ｃパルス処理回路２１ＯＲ回路２２、２３、２４ラッチ回路２５、２６、２７ラッチ回路２８、２９ゲート回路３０走行方向反転検出回路３１反転検出ラッチ回路３２出力バッファ３３微分回路３９パルス同期回路４０波形微分回路４１ＡＮＤ回路４２ＯＲ回路４３方向弁別回路４４、４４Ａノイズパルス無視回路５０ＡＮＤ回路

Claims

【特許請求の範囲】

【請求項１】電動機の回転に応じて発生された９０°
位相のずれた２相のパルスを入力し、他方のパルスが一
定状態のときに一方のパルスの立上がりパルスと立下が
りパルスをカウントするＵＰ／ＤＯＷＮカウンタ手段
と、クロックをカウントするタイマーカウンタ手段とを
備え、前記ＵＰ／ＤＯＷＮカウンタ手段及び前記タイマ
ーカウンタ手段の値に基づいてエレベータの速度を求め
ることを特徴とするエレベータの速度検出装置。
【請求項２】電動機の回転に応じて発生された９０°
位相のずれた２相のパルスを入力し、これら２相のパル
スのうち交互に入力される１発目のパルスのみ有効と
し、他方の有効パルスが一定状態のときに一方の有効パ
ルスの立上がりパルスと立下がりパルスをカウントする
ＵＰ／ＤＯＷＮカウンタ手段と、クロックをカウントす
るタイマーカウンタ手段とを備え、前記ＵＰ／ＤＯＷＮ
カウンタ手段及び前記タイマーカウンタ手段の値に基づ
いてエレベータの速度を求めることを特徴とするエレベ
ータの速度検出装置。
【請求項３】電動機の回転に応じて発生された９０°
位相のずれた２相のパルスを入力し、これら２相のパル
スのうち交互に入力される１発目のパルスのみ有効と
し、前記２相の有効パルスの立上がりと立下がりで時間
測定用のタイマーの出力を順次ラッチして同一位相毎の
ラッチデータを得るタイマーカウンタ手段を備え、前記
ラッチデータに基づいて低速度領域のエレベータの速度
を求めることを特徴とするエレベータの速度検出装置。
【請求項４】電動機の回転に応じて発生された９０°
位相のずれた２相のパルスを入力し、これら２相のパル
スのうち交互に入力される１発目のパルスのみ有効と
し、前記２相の有効パルスの立上がりと立下がりで時間
測定用のタイマーの出力を順次ラッチして同一位相毎の
ラッチデータを得るタイマーカウンタ手段と、前記２相
のパルス及び前記２相の有効パルスに基づいて走行方向
を検出する走行方向反転検出手段とを備え、前記ラッチ
データ及び前記走行方向に基づいて低速度領域のエレベ
ータの速度を求めることを特徴とするエレベータの速度
検出装置。
【請求項５】電動機の回転に応じて発生された９０°
位相のずれた２相のパルスを入力し、これら２相のパル
スのうち交互に入力される１発目のパルスのみ有効と
し、他方の有効パルスが一定状態のときに一方の有効パ
ルスの立上がりパルスと立下がりパルスをカウントする
ＵＰ／ＤＯＷＮカウンタ手段と、クロックをカウントす
るタイマーカウンタ手段と、前記２相のパルス及び前記
２相の有効パルスに基づいて走行方向を検出する走行方
向反転検出手段とを備え、前記ＵＰ／ＤＯＷＮカウンタ
手段及び前記タイマーカウンタ手段の値並びに前記走行
方向に基づいてエレベータの速度を求めることを特徴と
するエレベータの速度検出装置。