JPH07209020A - エンコーダ読み取り信号の補正回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 エンコーダ信号の振幅およびオフセット値を
高精度に補正する。 【構成】 各エンコーダ信号をＡ／Ｄ変換するためのＡ
／Ｄ変換手段と、各エンコーダ信号の最大値および最小
値を記憶するための記憶手段と、前記Ａ／Ｄ変換された
信号値と前記記憶された最大値および最小値とを比較す
るための比較手段と、前記Ａ／Ｄ変換手段、前記記憶手
段および前記比較手段を制御するための制御手段とを備
えた検出手段と、各エンコーダ信号の最大値および最小
値の初期値を周期ごとに設定し、前記Ａ／Ｄ変換された
信号値が前記最大値よりも大きい場合に前記最大値を前
記Ａ／Ｄ変換値で置換することによって最大値を更新
し、前記Ａ／Ｄ変換された信号値が前記最小値よりも小
さい場合に前記最小値を前記Ａ／Ｄ変換値で置換するこ
とによって最小値を更新する更新動作を１つの周期に亘
り繰り返すように制御する制御手段とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はエンコーダ読み取り信号
の補正回路に関し、特にエンコーダ読み取り信号の振幅
およびオフセット値の補正を実行する回路に関する。

【０００２】

【従来の技術】一般に、エンコーダは位相がほぼ９０°
異なる正弦波に近い２つの信号を発生する。すなわち、
実際のエンコーダから読み取る２つの信号には、たとえ
ば光量変化、温度変化、パターンの不均一等に起因する
オフセット値（ゼロレベル）および振幅の変動を伴う。
このため、エンコーダ検出部から得られる読み取り信号
をそのまま用いて内挿計算を行っても、上記オフセット
値および振幅の変動の影響により高精度な内挿計算、ひ
いては高精度な位置測定結果を得ることができない。し
たがって、高精度な内挿計算を行うために、エンコーダ
読み取り信号のオフセット値および振幅の変動の補正を
行う必要があった。

【０００３】従来のエンコーダ信号の補正方法として
は、たとえば特開昭６０−１５７０１３号公報に開示の
方法が知られている。この公報に開示の補正方法によれ
ば、２つのエンコーダ信号ＡおよびＢが周期的な正弦信
号で且つ位相差がほぼ９０°であるため、一方の信号値
がゼロレベルになったとき他方の信号値がほぼ極大値ま
たは極小値となることに着目し、互いの信号のゼロレベ
ルを利用して各信号の最大値および最小値を測定してい
る。そして、測定した各信号の最大値および最小値に基
づきエンコーダ読み取り信号の振幅およびゼロレベルの
補正を行っている。

【０００４】図３は、従来のエンコーダ信号の補正回路
の構成を概略的に示す図である。図示の補正回路では、
ディテクタ（不図示）で検出されたエンコーダ信号Ａお
よびＢが、それぞれコンパレータ２０および２１により
矩形化され、矩形信号ＳＡおよびＳＢとして出力され
る。矩形信号ＳＡおよびＳＢを受けてパルス生成部２２
は、信号ＳＢのエッジを検出し、検出したエッジ信号に
基づきＳＡのレベルがＨのときには信号Ａの最大値をサ
ンプルするための信号ＳＭＡmax を、ＳＡのレベルがＬ
のときには信号Ａの最小値をサンプルするための信号Ｓ
ＭＡmin を生成して出力する。

【０００５】同様に、矩形信号ＳＡおよびＳＢを受けて
パルス生成部２３は、信号ＳＡのエッジを検出し、検出
したエッジ信号に基づき、ＳＢのレベルがＨのときには
信号Ｂの最大値をサンプルするための信号ＳＭＢmax
を、ＳＢのレベルがＬのときには信号Ｂの最小値をサン
プルするための信号ＳＭＢmin を生成して出力する。次
いで、サンプルホールド回路２４乃至２７では、それぞ
れサンプル信号ＳＭＡmax 、ＳＭＡmin 、ＳＭＢmax お
よびＳＭＢmin にしたがって、エンコーダ信号Ａおよび
Ｂをサンプルホールドする。すなわち、サンプルホール
ド回路２４ではエンコーダ信号Ａの最大値Ａmax を、サ
ンプルホールド回路２５ではエンコーダ信号Ａの最小値
Ａmin を、サンプルホールド回路２６ではエンコーダ信
号Ｂの最大値Ｂmax を、サンプルホールド回路２７では
エンコーダ信号Ｂの最小値Ｂmin をホールドする。

【０００６】なお、図４は、読み取り信号ＡおよびＢか
らそれぞれ生成された矩形信号ＳＡ、ＳＢおよびサンプ
ル信号ＳＭＡmax 、ＳＭＡmin 、ＳＭＢmax ＳＭＢmin
を示している。以上のように検出された各エンコーダ信
号の最大値および最小値Ａmax 、Ａmin 、Ｂmax 、Ｂmi
n 並びにエンコーダ信号Ａ、Ｂは、セレクタ２８を介し
てＡ／Ｄコンバータ２９によりＡ／Ｄ変換され、演算処
理部３０において補正計算が行われる。また、アナログ
型のピーク検出器を用いてエンコーダ信号の最大値およ
び最小値を検出し、エンコーダ信号の補正を行う方法も
ある。

【０００７】

【発明が解決しようとする課題】このように、従来のエ
ンコーダ信号の補正回路では、２つのエンコーダ信号Ａ
およびＢの位相差が９０°であることが前提となってい
る。しかしながら、実際のエンコーダの読み取り信号の
位相差は正確に９０°ではないため、一方の信号値がゼ
ロレベルのとき、他方の信号値は必ずしも最大値または
最小値にはならない。すなわち、９０°に対する位相差
の誤差分に対応して、他方の信号値はその最大値または
最小値からずれた値となる。

【０００８】したがって、従来のエンコーダ信号の補正
回路で計測した最大値および最小値には、エンコーダ信
号の位相差誤差に起因した誤差が発生するという不都合
があった。さらに、エンコーダ信号のゼロレベルと最大
値、最小値の検出レベルとが実際には一致しないため、
正確な最大値および最小値を検出することができないと
いう不都合があった。

【０００９】なお、位相差の誤差が各周期を通して一定
であれば、この一定な位相差誤差に基づいて、計測され
た最大値および最小値から正確な最大値および最小値を
求める処理を実行することも可能である。しかしなが
ら、実際のエンコーダ読み取り信号では位相差の誤差が
各周期を通して一定ではないため、このような処理の実
行も不可能である。また、アナログ型のピーク検出器を
用いる方法では、エンコーダ信号の変動が時間的に遅い
場合には有効であるが、パターンと検出部との相対移動
に対応して変化する速い変動には有効に働かない。本発
明は、前述の課題に鑑みてなされたものであり、各エン
コーダ読み取り信号の最大値および最小値を正確に求め
ることにより、エンコーダ信号の振幅およびオフセット
値を高精度に補正することのできる、エンコーダ読み取
り信号の補正回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】前記課題を解決するため
に、本発明においては、基準位置からの変位に応じてエ
ンコーダ検出部から読み取られた互いに位相の異なる２
つ以上のエンコーダ信号を補正するための補正回路にお
いて、前記互いのエンコーダ信号の振幅値、オフセット
値および位相差の状態に依存することなく各エンコーダ
信号について個別に、１つの周期における各エンコーダ
信号の最大値および最小値を検出するための検出手段
と、該検出手段で検出した各エンコーダ信号の最大値お
よび最小値に基づいて各エンコーダ信号の振幅およびオ
フセット値を補正するための手段とを備え、前記検出手
段は、各エンコーダ信号をＡ／Ｄ変換するためのＡ／Ｄ
変換手段と、各エンコーダ信号の最大値および最小値を
記憶するための記憶手段と、前記Ａ／Ｄ変換された信号
値と前記記憶された最大値および最小値とを比較するた
めの比較手段と、前記Ａ／Ｄ変換手段、前記記憶手段お
よび前記比較手段を制御するための制御手段とを備え、
前記制御手段は、各エンコーダ信号の最大値および最小
値の初期値を周期ごとに設定し、前記Ａ／Ｄ変換された
信号値が前記最大値よりも大きい場合に前記最大値を前
記Ａ／Ｄ変換値で置換することによって最大値を更新
し、前記Ａ／Ｄ変換された信号値が前記最小値よりも小
さい場合に前記最小値を前記Ａ／Ｄ変換値で置換するこ
とによって最小値を更新する更新動作を１つの周期に亘
り繰り返すように制御する。

【００１１】好ましい態様によれば、前記１つの周期に
おけるエンコーダの回転方向が一定であるか否かを検知
するための回転検知手段と、該回転検知手段の出力に応
じて前記検出手段が検出した最大値および最小値の有効
性を判断するための判断手段とを備えている。

【００１２】

【作用】本発明の補正回路では、位相の異なる２つの信
号に対して個別に、１つの周期における各エンコーダ信
号の最大値および最小値を正確に検出する。具体的に
は、たとえば各エンコーダ信号について交互にＡ／Ｄ変
換を実行し、Ａ／Ｄ変換された値とその時点での最大値
（最小値）と比較し、Ａ／Ｄ変換値が最大値より大（最
小値より小）の場合には、最大値（最小値）をＡ／Ｄ変
換値と置き換えることによって、最大値（最小値）の値
を更新する。この更新動作を１つの周期内において繰り
返すことにより、エンコーダ読み取り信号の位相差誤差
に依存することなく、各エンコーダ信号の最大値および
最小値を正確に検出することができる。

【００１３】また、エンコーダが途中で逆回転をした場
合、検出した最大値および最小値は有効ではない。この
ため、たとえば現時点、１つ前の時点および２つ前の時
点におけるエンコーダのカウント値を検出することによ
りエンコーダの１つ前の時点における逆転を検知し、１
つ前の時点において検出した最大値および最小値の有効
性を判断するための判断手段を備えるのが好ましい。さ
らに、複数周期についてそれぞれ検出した最大値および
最小値を格納するための記憶手段を備えているのが好ま
しい。複数周期分の最大値および最小値を記憶していれ
ば、平均計算等の手段を用いることによって、検出した
最大値および最小値からノイズ等の影響を排除してさら
に正確に最大値および最小値を検出することが可能にな
る。また、複数周期分の最大値および最小値の偏差に基
づいてエンコーダの測定精度に関する情報を外部に提示
することが可能になる。

【００１４】

【実施例】本発明の実施例を、添付図面に基づいて説明
する。図１は、本発明の実施例にかかるエンコーダ読み
取り信号の補正回路の構成を模式的に説明する図であ
る。また、図２は、補正すべきエンコーダ信号の波形図
であって、第２周期において逆回転した場合の波形図を
示している。図示の補正回路は、ディテクタ（不図示）
で検出されたエンコーダ信号ＡおよびＢをそれぞれ受け
るコンパレータ１および２を備えている。コンパレータ
１および２は、エンコーダ信号ＡおよびＢをそれぞれ矩
形信号ＳＡおよびＳＢに生成するように構成されてい
る。

【００１５】コンパレータ１および２の出力は、ともに
カウントクロック生成部４および方向信号生成部３の入
力に接続されている。カウントクロック生成部４では、
矩形信号ＳＡおよびＳＢを受けてエンコーダのカウント
クロックＣＣＬＫを生成する。一方、方向信号生成部３
では、矩形信号ＳＡおよびＳＢを受けてエンコーダの回
転方向信号ＣＵＤを生成するように構成されている。

【００１６】カウントクロック生成部４および方向信号
生成部３の出力は、カウンタ５の入力に接続されてい
る。カウンタ５では、カウントクロックＣＣＬＫおよび
回転方向信号ＣＵＤに基づいて現時点（現在の周期）に
おけるエンコーダのカウント値を出力するように構成さ
れている。なお、カウントクロックＣＣＬＫは１つの周
期の終了（正転または逆転による）を、回転方向信号Ｃ
ＵＤはエンコーダの回転方向が正転方向であるか逆転方
向であるかを示す信号である。

【００１７】また、カウンタ５およびカウントクロック
生成部４の出力は、フリップフロップ６の入力に接続さ
れている。フリップフロップ６では、現時点におけるエ
ンコーダのカウント値およびカウントクロックＣＣＬＫ
に基づき、１つ前の時点（前回の周期）におけるエンコ
ーダのカウント値を出力するように構成されている。さ
らに、フリップフロップ６およびカウントクロック生成
部４の出力は、フリップフロップ７の入力に接続されて
いる。フリップフロップ７では、１つ前の時点における
エンコーダのカウント値およびカウントクロックＣＣＬ
Ｋに基づき、２つ前の時点（前々回の周期）におけるエ
ンコーダのカウント値を出力するように構成されてい
る。

【００１８】次いで、カウンタ５およびフリップフロッ
プ７の出力は、カウント値比較部８の入力に接続されて
いる。カウント値比較部８では、現時点におけるエンコ
ーダのカウント値と２つ前の時点におけるエンコーダの
カウント値とを比較し、カウント値が等しい場合には等
しいことを示す検出信号ＥＱを出力するように構成され
ている。カウントクロック生成部４、フリップフロップ
６およびカウント値比較部８の出力は、検出シーケンサ
９の入力に接続されている。

【００１９】一方、図示の補正回路は、エンコーダ信号
ＡおよびＢを受けるセレクタ１０を備えている。セレク
タ１０の出力はＡ／Ｄコンバータ１１の入力に接続され
ており、セレクタ１０によって交互に選択されたエンコ
ーダ信号ＡおよびＢがＡ／Ｄ変換されるように構成され
ている。図示の補正回路はさらに、記憶手段としてのＲ
ＡＭ１２を備えている。セレクタ１０、Ａ／Ｄコンバー
タ１１およびＲＡＭ１２は、共通のバス１５により相互
に接続され、さらにバススイッチ１３を介して検出シー
ケンサ９と接続可能に構成されている。また、セレクタ
１０、Ａ／Ｄコンバータ１１およびＲＡＭ１２は、バス
１５によりバススイッチ１３を介して内挿計算等を実行
するためのＣＰＵ１４にも接続可能に構成されている。

【００２０】このように、ＣＰＵ１４、セレクタ１０、
Ａ／Ｄコンバータ１１およびＲＡＭ１２は、バス１５お
よびバススイッチ１３を介して検出シーケンサ９により
制御されるように構成されている。

【００２１】以上のように構成された本実施例の補正回
路の動作について、以下説明する。まず、エンコーダ信
号の最大値および最小値の検出動作について説明する。
１つの周期の開始時点において、検出シーケンサ９は、
ＲＡＭ１２で記憶し得る数値のうちで一番小さな値を最
大値の初期値に、一番大きな値を最小値の初期値に設定
する。たとえば、最大値および最小値が８ビットレジス
タに格納されているならば、最大値の初期値として００
Ｈを、最小値の初期値としてＦＦＨを設定する。なお、
すでに述べたように、セレクタ１０およびＡ／Ｄコンバ
ータ１１は、バス１５を介して検出シーケンサ９によっ
て制御可能である。したがって、検出シーケンサ９は、
バス信号を制御することにより、現時点におけるエンコ
ーダ信号の値を任意に得ることが可能である。

【００２２】具体的には、検出シーケンサ９は、セレク
タ１０の出力としてエンコーダ信号Ａを選択する。選択
されたエンコーダ信号Ａの値は、Ａ／Ｄコンバータ１１
によってＡ／Ｄ変換される。Ａ／Ｄ変換されたエンコー
ダ信号Ａの値はまず最大値（最初は初期値）と比較さ
れ、Ａ／Ｄ変換値の方が最大値よりも大ならば最大値を
Ａ／Ｄ変換値で置換して最大値を更新する。また、Ａ／
Ｄ変換されたエンコーダ信号Ａの値は最小値（最初は初
期値）とも比較され、Ａ／Ｄ変換値の方が最小値よりも
小ならば最小値をＡ／Ｄ変換値で置換して最小値を更新
する。

【００２３】さらに、検出シーケンサ９は、セレクタ１
０の出力としてエンコーダ信号Ｂを選択し、エンコーダ
信号Ｂについてもエンコーダ信号Ａと同様の更新動作を
行う。すなわち、選択されたエンコーダ信号Ｂの値はＡ
／Ｄコンバータ１１によってＡ／Ｄ変換され、Ａ／Ｄ変
換されたエンコーダ信号Ｂの値はまず最大値（最初は初
期値）と比較される。もし、Ａ／Ｄ変換値の方が最大値
よりも大ならば最大値をＡ／Ｄ変換値で置換して最大値
を更新する。また、Ａ／Ｄ変換されたエンコーダ信号Ｂ
の値は最小値（最初は初期値）とも比較され、Ａ／Ｄ変
換値の方が最小値よりも小ならば最小値をＡ／Ｄ変換値
で置換して最小値を更新する。

【００２４】以降、検出シーケンサ９がカウントクロッ
クＣＣＬＫを検出してその周期が終了したことを確認す
るまで、エンコーダ信号ＡおよびＢについて交互に上述
の更新動作を順次繰り返す。こうして、エンコーダ信号
ＡおよびＢについて、互いの信号の状態、特に位相差に
依存することなく、各エンコーダ信号について個別的
に、それぞれの最大値および最小値を正確に検出するこ
とができる。

【００２５】次いで、本実施例にかかる補正回路の全体
動作について説明する。ディテクタ（不図示）で検出さ
れたエンコーダ信号ＡおよびＢが、それぞれコンパレー
タ１および２によって矩形化され、矩形信号ＳＡおよび
ＳＢが生成される。カウントクロック生成部４では、矩
形信号ＳＡおよびＳＢを受けてエンコーダのカウントク
ロックＣＣＬＫを生成する。一方、方向信号生成部３で
は、矩形信号ＳＡおよびＳＢを受けてエンコーダの回転
方向信号ＣＵＤを生成する。

【００２６】カウンタ５では、カウントクロック生成部
４が出力したカウントクロックＣＣＬＫおよび方向信号
生成部３が出力した回転方向信号ＣＵＤに基づいてエン
コーダの計数を行い、現時点におけるエンコーダのカウ
ント値を出力する。また、フリップフロップ６では、カ
ウンタ５が出力する現時点におけるエンコーダのカウン
ト値およびカウントクロック生成部４が出力したカウン
トクロックＣＣＬＫに基づき、１つ前の時点におけるエ
ンコーダのカウント値を出力する。

【００２７】さらに、フリップフロップ７では、フリッ
プフロップ６が出力する１つ前の時点におけるエンコー
ダのカウント値およびカウントクロック生成部４が出力
したカウントクロックＣＣＬＫに基づき、２つ前の時点
におけるエンコーダのカウント値を出力する。次いで、
カウント値比較部８では、カウンタ５の出力すなわち現
時点におけるエンコーダのカウント値とフリップフロッ
プ７の出力すなわち２つ前の時点におけるエンコーダの
カウント値とを比較し、カウント値が等しい場合には等
しいことを示す検出信号ＥＱを出力する。

【００２８】なお、２つ前の時点から現時点にかけてエ
ンコーダの回転方向が一定であり途中での逆回転がなけ
れば、カウンタ５の出力カウント値とフリップフロップ
７の出力カウント値とは異なる。さらに詳細には、カウ
ンタ５の出力カウント値は、フリップフロップ７の出力
カウント値より２だけ大きいかあるいは小さい。逆に、
図２に示すように、第２周期においてエンコーダの回転
方向が逆転した場合、第３周期の時点ではカウンタ５の
出力カウント値とフリップフロップ７の出力カウント値
とは等しい。そして、エンコーダの回転方向が逆転した
とき（すなわち第２周期）のエンコーダのカウント値
は、フリップフロップ６の出力カウント値と一致する。

【００２９】図２に示すように、第２周期においてエン
コーダの回転方向が逆転した場合、この第２周期におけ
る換言すればフリップフロップ６の出力カウント値の時
点における各エンコーダ信号の最大値および最小値を正
しく検出することはできない。したがって、後述するよ
うに、この第２周期において検出した各エンコーダ信号
の最大値および最小値のデータを無効にする必要があ
る。

【００３０】上述したように、カウンタ５の出力すなわ
ち現時点におけるエンコーダのカウント値とフリップフ
ロップ７の出力すなわち２つ前の時点におけるエンコー
ダのカウント値とを比較し、カウント値が等しい場合に
カウント値比較部８が出力する検出信号ＥＱに基づい
て、検出した各エンコーダ信号の最大値および最小値の
データが有効であるか無効であるかを判断することがで
きる。すなわち、検出信号ＥＱがＨの場合、検出シーケ
ンサ９は、上述した検出動作にしたがって検出した最大
値および最小値を無効にすることができる。

【００３１】したがって、検出シーケンサ９は、カウン
トクロック生成部４が出力するカウントクロックＣＣＬ
Ｋを検出すると、エンコーダ信号における１つの周期が
終了したと判断する。このとき、検出シーケンサ９はカ
ウント値比較部８が出力する信号ＥＱの値を検出し、信
号ＥＱの値がＨであれば検出した最大値および最小値を
無効であると判断し、検出した最大値および最小値をＲ
ＡＭ１２に格納しない。逆に、信号ＥＱの値がＬであれ
ば検出した最大値および最小値を有効であると判断し、
フリップフロップ６の出力を読み込み、そのカウント値
に対応したＲＡＭ１２の領域に検出した最大値および最
小値を格納する。

【００３２】次いで、内挿計算の実行動作について説明
する。図１に示すように、以上の動作を行う通常時に
は、バススイッチ１３は、バス１５を介して検出シーケ
ンサ９とセレクタ１０、Ａ／Ｄコンバータ１１およびＲ
ＡＭ１２とを接続している。しかしながら、ＣＰＵ１４
が内挿計算を実行するためにバス１５の使用が必要にな
ると、ＣＰＵ１４はバス使用要求信号ＢＲをＬにして検
出シーケンサ９にバス１５の使用を要求する。検出シー
ケンサ９は、バス使用要求信号ＢＲがＬになったのを検
知すると、バス使用許可信号ＢＧをＬにしてＣＰＵ１４
にバス１５の使用を許可する。ＣＰＵ１４は、バス使用
許可信号ＢＧがＬになったのを検知すると、バス使用宣
言信号ＢＧＡＣＫをＬとしてバス１５の使用を宣言す
る。

【００３３】バス使用宣言信号ＢＧＡＣＫおよびバス使
用許可信号ＢＧがともにＬになったことを検知したバス
スイッチ１３は、バス１５を介してＣＰＵ１４とセレク
タ１０、Ａ／Ｄコンバータ１１およびＲＡＭ１２とを接
続する。その結果、ＣＰＵ１４はバス１５を介して接続
されたＡ／Ｄコンバータ１１、ＲＡＭ１２を使用するこ
とが可能になる。

【００３４】こうして、ＣＰＵ１４は、Ａ／Ｄ変換デー
タ並びにＲＡＭ１２に格納されたエンコーダ信号の最大
値および最小値を読み出す。ＣＰＵ１４が内挿計算に必
要なデータを読み出してバス１５の使用が必要なくなっ
たら、ＣＰＵ１４はバス使用宣言信号ＢＧＡＣＫをＨに
戻し、次いでバス使用要求信号ＢＲをＨに戻す。バス使
用要求信号ＢＲがＨに戻ったのを検知すると、検出シー
ケンサ９はバス使用許可信号ＢＧをＨに戻してバス１５
の使用権を再び取り戻す。バス１５の使用権を取り戻し
た検出シーケンサ９は、エンコーダ信号の最大値および
最小値の検出動作を開始する。ＣＰＵ１４では、バス１
５の使用権を検出シーケンサ９に戻した後、内挿計算を
実行する。

【００３５】このように、本実施例では、各エンコーダ
信号の最大値および最小値を検出するための検出系と、
検出した最大値および最小値に基づいて内挿計算を実行
する内挿計算系とが分離されているので、内挿計算時に
も最大値および最小値の検出動作が可能である。

【００３６】

【効果】以上説明したように、本発明によれば、エンコ
ーダ読み取り信号の位相差誤差に依存することなく、各
エンコーダ信号の最大値および最小値を正確に検出する
ことができる。したがって、エンコーダ信号の振幅およ
びオフセット値を高精度に補正することのできるので、
エンコーダの位置測定精度が著しく向上する。

【図面の簡単な説明】

【図１】本発明の実施例にかかるエンコーダ読み取り信
号の補正回路の構成を模式的に説明する図である。

【図２】補正すべきエンコーダ信号の波形図であって、
第２周期において逆回転した場合の波形図である。

【図３】従来のエンコーダ信号の補正回路の構成を概略
的に示す図である。

【図４】図３における読み取り信号ＡおよびＢからそれ
ぞれ生成された矩形信号およびサンプル信号を示す図で
ある。

【符号の説明】

１、２ コンパレータ ３ 方向信号生成部 ４ カウントクロック生成部 ５ カウンタ ６、７ フリップフロップ ８ カウント値比較部 ９ 検出シーケンサ １０ セレクタ １１ Ａ／Ｄコンバータ １２ ＲＡＭ １３ バススイッチ １４ ＣＰＵ １５ バス

Claims (3)

【特許請求の範囲】
1. 【請求項１】 基準位置からの変位に応じてエンコーダ
   検出部から読み取られた互いに位相の異なる２つ以上の
   エンコーダ信号を補正するための補正回路において、 前記互いのエンコーダ信号の振幅値、オフセット値およ
   び位相差の状態に依存することなく各エンコーダ信号に
   ついて個別に、１つの周期における各エンコーダ信号の
   最大値および最小値を検出するための検出手段と、該検
   出手段で検出した各エンコーダ信号の最大値および最小
   値に基づいて各エンコーダ信号の振幅およびオフセット
   値を補正するための手段とを備え、 前記検出手段は、各エンコーダ信号をＡ／Ｄ変換するた
   めのＡ／Ｄ変換手段と、各エンコーダ信号の最大値およ
   び最小値を記憶するための記憶手段と、前記Ａ／Ｄ変換
   された信号値と前記記憶された最大値および最小値とを
   比較するための比較手段と、前記Ａ／Ｄ変換手段、前記
   記憶手段および前記比較手段を制御するための制御手段
   とを備え、 前記制御手段は、各エンコーダ信号の最大値および最小
   値の初期値を周期ごとに設定し、前記Ａ／Ｄ変換された
   信号値が前記最大値よりも大きい場合に前記最大値を前
   記Ａ／Ｄ変換値で置換することによって最大値を更新
   し、前記Ａ／Ｄ変換された信号値が前記最小値よりも小
   さい場合に前記最小値を前記Ａ／Ｄ変換値で置換するこ
   とによって最小値を更新する更新動作を１つの周期に亘
   り繰り返すように制御することを特徴とする請求項１に
   記載のエンコーダ読み取り信号の補正回路。
2. 【請求項２】 前記１つの周期におけるエンコーダの回
   転方向が一定であるか否かを検知するための回転検知手
   段と、該回転検知手段の出力に応じて前記検出手段が検
   出した最大値および最小値の有効性を判断するための判
   断手段とを備えていることを特徴とする請求項１に記載
   のエンコーダ読み取り信号の補正回路。
3. 【請求項３】 前記記憶手段は複数の周期について各周
   期における各エンコーダ信号の最大値および最小値を格
   納し、前記各エンコーダ信号の振幅およびオフセット値
   を補正するための手段は、前記記憶手段の最大値の平均
   値および最小値の平均値を計算する平均値計算手段を有
   することを特徴とする請求項１または２に記載のエンコ
   ーダ読み取り信号の補正回路。