JPH06310519A - バイポーラ型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ベース抵抗を小さくして高速化等を図る。 【構成】 窒化膜１０７の庇下の内壁に、内壁酸化膜１
２２ｂを形成することにより、その庇箇所の開口幅が狭
くなる。その開口部を通して不純物を活性ベース層１１
１に注入し、選択的イオン注入コレクタ層１２１を形成
する。この際、窒化膜１０７の庇箇所の開口幅が、内壁
酸化膜１２２ｂによって狭くなるので、コレクタ層１２
１の形成時において、活性ベース層１１１と不活性ベー
ス層１１０との接合部分に、不純物が注入されることが
なくなり、ベース抵抗が小さくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高集積及び高速動作を
可能とするバイポーラ型半導体装置の製造方法に関する
ものである。

【０００２】

【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献；特開昭６３−２６１７４６号公報 この文献に記載されているように、半導体集積回路装置
の用途として特に高速動作性を必要とする分野では、一
般にＥＣＬ／ＣＭＬ（Emitter Coupled Logic/Current
Mode Logic）系のバイポーラ型半導体装置が用いられて
いる。ＥＣＬ／ＣＭＬ系半導体装置においては、消費電
力及び論理振幅を一定とした場合、回路を構成する素
子、配線の寄生容量、トランジスタのベース抵抗、及び
利得帯域幅積によって動作速度が決定される。このう
ち、寄生容量の低減には、特に動作速度への寄与が大き
いトランジスタのベース・コレクタ間の接合容量を低減
することが必要である。そのため、多結晶シリコンを用
いて、ベース電極を素子領域の外部に引き出し、ベース
面積を縮小することが有効である。また、多結晶シリコ
ン抵抗及び金属配線を厚い分離酸化膜上に形成し、これ
らの寄生容量を低減する方法が一般に採用されている。

【０００３】一方、ベース抵抗の低減には、不活性ベー
ス層を低抵抗化して可能な限り、エミッタに近接させる
と共に、エミッタを細くして該エミッタ直下の活性ベー
ス層の抵抗を減少させることが必要である。さらに、利
得帯域幅積の向上には、エミッタ及びベース接合を浅接
合化すると共に、コレクタのエピタキシャル層を薄くす
ることが有効である。これらの事項をを実現することを
目的として提案された前記文献におけるバイポーラ型半
導体装置の製造方法を次に説明する。図９（Ａ）〜
（Ｄ）及び図１０（Ａ），（Ｂ）は、前記文献に記載さ
れた従来のバイポーラ型半導体装置の製造方法を示す一
部省略工程図である。さらに、図１１（ａ）〜（ｄ）及
び図１２（ａ），（ｂ）は、図９（Ｃ），（Ｄ）及び図
１０（Ａ），（Ｂ）の各工程を詳細に説明するためのベ
ース及びエミッタ領域周辺の拡大された部分工程図であ
る。これらの図を参照しつつ、従来の製造工程（１）〜
（５）を説明する。

【０００４】（１） 図９（Ａ），（Ｂ）の工程 図９（Ａ）に示すように、Ｐ^- 型シリコン基板１上にＮ
^- 型埋込拡散層２が形成され、さらにその上に、Ｎ^- 型
エピタキシャル層３が形成されている。シリコン基板１
及び埋込拡散層２上には、素子分離酸化膜４が形成さ
れ、さらにその素子分離酸化膜４及びエピタキシャル層
３上に、３０００Å程度の多結晶シリコン膜６が形成さ
れている。多結晶シリコン膜６の表面を２００Å程度酸
化した後、その上のベース電極形成領域及びコレクタ電
極形成領域に、選択的に１０００〜２０００Åの窒化膜
７を形成する。次に、図９（Ｂ）に示すように、多結晶
シリコン膜６を選択酸化して酸化膜９を形成し、その酸
化膜９間に、ベース電極多結晶シリコン膜６ａ，６ｃと
コレクタ電極多結晶シリコン膜６ｄを形成する。 （２） 図９（Ｃ）、図１１（ａ）の工程 図９（Ｃ）に示すように、コレクタ電極形成領域上の窒
化膜７を選択的に除去し、コレクタ電極多結晶シリコン
膜６ｄに燐（Ｐ）をイオン注入し、熱処理を行ってコレ
クタ抵抗低減用のＮ⁺ 型領域５を形成する。次に、ベー
ス電極多結晶シリコン膜６ａ，６ｃに窒化膜７を介して
硼素（Ｂ）を１〜５×１０¹⁵cm^-2程度イオン注入した
後、９００℃程度の温度でアニールを行い、ベース電極
多結晶シリコン膜６ａ，６ｃ中の硼素濃度を均一化す
る。次に、図９（Ｃ）及び図１１（ａ）に示すように、
多結晶シリコン酸化膜９のエミッタ形成領域９ｂを選択
的に除去し、内壁を酸化して２００Å程度の内壁酸化膜
１４を形成する。すると、ベース電極多結晶シリコン膜
６ａ，６ｃからの拡散により、Ｐ⁺ 型不活性ベース層１
０が形成される。その後、燐を２×１０¹²cm^-2程度イオ
ン注入し、選択的にイオン注入コレクタ層２１を形成す
る。

【０００５】（３） 図９（Ｄ）、図１１（ｂ）の工程 フッ化硼素（ＢＦ₂ ）を１〜５×１０¹³cm^-2程度イオン
注入して活性ベース層１１を形成した後、化学的気相成
長法（以下、ＣＶＤ法という）を用い、全面に１０００
Å程度の酸化膜１５と、２０００Å程度の多結晶シリコ
ン膜１６を形成する。 （４） 図１０（Ａ）、図１１（ｃ），（ｄ）、図１２
（ａ）の工程 図１０（Ａ）及び図１１（ｃ）に示すように、反応性イ
オンエッチング法（以下、ＲＩＥ法という）を用い、多
結晶シリコン膜１６をエッチングし、さらに内壁酸化膜
１４、及びＣＶＤ酸化膜１５のエッチングを行い、エミ
ッタ形成領域の開口を行う。すると、図１１（ｃ）に示
すように、多結晶シリコン膜１６及びＣＶＤ酸化膜１５
が側壁のみに残り、窒化膜７の開口部よりも狭いエミッ
タ領域がセルフアラインで開口される。これと同時に、
図１０（Ａ）に示すように、コレクタ電極多結晶シリコ
ン膜６ｄが露出する。図１１（ｄ）に示すように、全面
に３０００Å程度の多結晶シリコン膜１７を堆積し、そ
の表面を２００Å程度酸化した後、砒素（Ａｓ）を１０
¹⁶cm^-2程度イオン注入する。図１２（ａ）に示すよう
に、酸化膜１８、多結晶シリコン膜１７、及び窒化膜７
をエッチングし、熱処理によって該多結晶シリコン膜１
７からの拡散で、活性ベース層１１中にエミッタ層１２
を形成する。次に、多結晶シリコン膜６ａ，６ｃ，１７
の表面の薄い酸化膜を除去した後、白金を蒸着し、熱処
理を行って該多結晶シリコン膜表面に白金シリサイド膜
を形成する。抵抗上等のシリサイド化しない部分には、
前記の薄い酸化膜を残しておく。酸化膜上に未反応のま
ま残った白金は、王水によって除去する。 （５） 図１０（Ｂ）、図１２（ｂ）の工程 図１２（ｂ）に示すように、全面にＣＶＤ酸化膜２０を
堆積する。その後、図１０（Ｂ）に示すように、コンタ
クトホールを開口し、金属電極配線１３の形成を行え
ば、バイポーラ型半導体装置の製造が終了する。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
バイポーラ型半導体装置の製造方法では、次のような問
題があり、それを解決することが困難であった。従来の
製造方法では、選択的イオン注入コレクタ層２１を形成
するとき、イオン注入の加速エネルギが１６０ＫｅＶ程
度あるため、燐が窒化膜７の庇を通り抜け、必要でない
ところにその燐が注入され、トランジスタ性能が劣化す
る原因になるという問題があった。即ち、選択的イオン
注入コレクタ層２１は、本来、活性ベース層１１直下の
み必要であり、もし、該選択的イオン注入コレクタ層２
１を形成するためのイオン注入の際、窒化膜７の庇が完
全にマスクの役割を果していれば、自己整合的に、選択
的イオン注入コレクタ層２１が、活性ベース層１１直下
のみ形成され、従来の技術で特に問題がない。しかし、
燐の加速エネルギが１６０ＫｅＶ程度あり、そのエネル
ギが高いため、１５００Å程度の窒化膜７の庇を通り抜
けてしまい、本来必要でないところまで燐が注入されて
しまう。このように、本来必要でないところ、例えば、
活性ベース層１１と不活性ベース層１０の接続部分に燐
が注入されると、該活性ベース層１１と不活性ベース層
１０とのＰ型の接続部分のキャリア濃度が下がり、ベー
ス抵抗が高くなる。従って、ＭＯＳ型半導体装置の高速
性が損なわれるという問題がある。本発明は、前記従来
技術が持っていた課題として、選択的イオン注入コレク
タ層形成のイオン注入の際、燐が窒化膜の庇を通り抜
け、必要でない所にその燐が注入されるという点につい
て解決したバイポーラ型半導体装置の製造方法を提供す
るものである。

【０００７】

【課題を解決するための手段】第１の発明は、前記課題
を解決するために、ＭＯＳ型半導体装置の製造方法にお
いて、次のような第１〜第９の工程を順に施すようにし
ている。第１の工程では、第１導電型の島領域が形成さ
れた単結晶基板に第１の多結晶シリコン膜を堆積し、こ
の第１の多結晶シリコン膜の表面に、選択的に耐酸化性
膜を形成する。第２の工程では、前記耐酸化性膜をマス
クに、前記第１の多結晶シリコン膜の露出部分を酸化し
て酸化膜を形成し、その酸化されない耐酸化性膜下の第
１の多結晶シリコン膜に、第２導電型の不純物を注入す
る。第３の工程では、前記耐酸化性膜をマスクに形成し
た酸化膜を選択的に除去し、その酸化膜があった部位
に、上部が前記耐酸化性膜の庇、側壁が前記第１の多結
晶シリコン膜、及び下部が露出した前記第１導電型の単
結晶基板となる空洞を形成する。第４の工程では、前記
空洞の内壁を薄く酸化し、前記耐酸化性膜の庇をマスク
として該空洞の下部の単結晶基板に第２導電型の第１領
域（例えば、活性ベース層）を形成する。第５の工程で
は、前記酸化されない第１の多結晶シリコン膜の下の単
結晶基板に、熱拡散によって前記第１領域に延在する第
２導電型の第２領域（例えば、不活性ベース層）を形成
する。第６の工程では、前記空洞の内壁全面に付着する
ように、全面に気相成長酸化膜、さらにその上に第２の
多結晶シリコン膜を気相成長法によって堆積する。第７
の工程では、異方性エッチングにより、前記耐酸化性膜
の庇下の側壁に堆積した酸化膜、及び第２の多結晶シリ
コン膜を残存させ、サイドウォールを形成する。第８の
工程では、前記空洞の内壁を薄く酸化し、前記サイドウ
ォールをマスクに、前記第１領域の下に第１導電型の不
純物を注入して中濃度の第１導電型の第３領域（例え
ば、選択的イオン注入コレクタ層）を形成する。その
後、第９の工程では、前記第１領域上に第３の多結晶シ
リコン膜を選択的に形成し、この第３の多結晶シリコン
から第１導電型の不純物を拡散し、該第１領域に第１導
電型の第４領域（例えば、エミッタ層）を形成する。

【０００８】第２の発明では、第１の発明の第６〜第９
の工程に代えて、次の第６−１〜第９−２の工程を、順
に施すようにしている。第６−１の工程では、前記空洞
の内壁全面に付着するように、第１の気相成長膜を堆積
する。第７−１の工程では、異方性エッチングにより、
前記耐酸化性膜の庇下の側壁に第１の気相成長酸化膜を
残存させ、前記第１導電型の単結晶の島領域を露出す
る。第８−１の工程では、前記露出した島領域を薄く酸
化し、残存した前記第１の気相成長酸化膜をマスクに、
前記第１領域の下に第１導電型の不純物を注入して中濃
度の第１導電型の第３領域を形成する。第９−１の工程
では、第２の気相成長酸化膜と第２の多結晶シリコン膜
を全面に積層した後、異方性エッチングにより、前記耐
酸化性膜の庇下の側壁に、前記第１の気相成長酸化膜、
第２の気相成長酸化膜、及び第２の多結晶シリコン膜を
残存させ、前記島領域を露出する。その後、第９−２の
工程では、前記第１領域上に第３の多結晶シリコン膜を
選択的に形成し、この第３の多結晶シリコンから第１導
電型の不純物を拡散し、該第１領域に第１導電型の第４
領域を形成する。

【０００９】第３の発明では、第１の発明の第４〜第９
の工程に代えて、次の第４−１〜第９−２の工程を、順
に施すようにしている。第４−１の工程では、前記空洞
の内壁を薄く酸化し、第１の気相成長酸化膜を堆積す
る。第５−１の工程では、異方性エッチングにより、前
記耐酸化性膜の庇下の側壁に前記第１の気相成長膜を残
存させ、前記第１導電型の島領域を露出する。第６−１
の工程では、前記露出した島領域を薄く酸化し、残存し
た前記第１の気相成長酸化膜をマスクに、第１導電型の
不純物を注入しその直後第２導電型の不純物を注入し
て、第２導電型の第１領域とその直下に中濃度の第１導
電型の第３領域を形成する。第７−１の工程では、前記
酸化されない第１の多結晶シリコン膜の下の島領域に、
熱拡散によって前記第１領域に延在する第２導電型の第
２領域を形成する。第８−１の工程では、前記空洞の内
壁全面に付着するように、第２の気相成長酸化膜と第２
の多結晶シリコン膜を堆積する。第９−１の工程では、
異方性エッチングにより、前記耐酸化性膜の庇下の側壁
に、前記第１の気相成長酸化膜、第２の気相成長酸化
膜、及び第２の多結晶シリコン膜を残存させ、前記島領
域を露出する。その後、第９−２の工程では、前記第２
領域上に第３の多結晶シリコン膜を選択的に形成し、こ
の第３の多結晶シリコン膜から第１導電型の不純物を拡
散し、該第２領域に第１導電型の第４領域を形成する。

【００１０】第４の発明では、第１の発明の第４〜第９
の工程に代えて、次の第４−１〜第１０の工程を順に施
すようにしている。第４−１の工程では、前記空洞の内
壁を薄く酸化した後、全面に第１の気相成長酸化膜を被
着する。第５−１の工程では、異方性エッチングによ
り、前記耐酸化性膜の庇下の側壁に前記第１の気相成長
酸化膜を残存させ、前記第１導電型の島領域の一部表面
を露出する。第６−１の工程では、前記露出した島領域
の表面に薄い酸化膜を形成し、前記残存した第１の気相
成長酸化膜をマスクに、第２導電型の不純物を注入して
第２導電型の第１領域を形成すると共に、前記第１の多
結晶シリコン膜から第２導電型の不純物を拡散させて該
第１領域に延在する第２導電型の第２領域を形成する。
第７−１の工程では、全面に第２の気相成長酸化膜を被
着し、続いて異方性エッチングを施すことにより、前記
残存した第１の気相成長酸化膜の内側壁に前記第２の気
相成長酸化膜を残存させると共に、前記第１領域の一部
表面を露出させる。第８−１の工程では、前記露出した
第１領域の表面に薄い酸化膜を形成し、前記残存した第
１及び第２の気相成長酸化膜をマスクに、第１導電型の
不純物を注入して該第１導電型の直下に第１導電型の第
３領域を形成する。第９−１の工程では、全面に第３の
気相成長酸化膜と第２の多結晶シリコン膜を積層し、そ
の積層膜に対して順次異方性エッチングを施し、該積層
膜を前記残存した気相成長酸化膜の内側壁に残存させる
と共に前記第１領域の一部表面を露出させる。その後、
第１０の工程では、前記第１領域上に第３の多結晶シリ
コン膜を選択的に形成し、この第３の多結晶シリコン膜
を介して第１導電型の不純物を拡散し、該第１領域内に
第１導電型第４領域を形成する。

【００１１】

【作用】第１の本発明によれば、以上のようにバイポー
ラ型半導体装置の製造方法を構成したので、第８の工程
において、空洞の内壁を薄く酸化すれば、その内壁酸化
膜の膜厚によってサイドウォール部における開口部の幅
が狭くなる。この開口部を通して第１導電型の不純物を
第１領域に注入すれば、第３領域が形成される。この
際、第１導電型の不純物が第１領域の不要な箇所に注入
されない。第２の発明によれば、第８−１の工程におい
て、耐酸化性膜の庇に形成された第１の気相成長酸化膜
によって該庇箇所の開口幅が狭くなる。この開口幅を通
して第１導電型の不純物を第１領域に注入すれば、第１
導電型の第３領域が形成される。この際、第１の気相成
長酸化膜の膜厚によって庇箇所の開口幅が狭くなるの
で、第１導電型の不純物が、第１領域の余分な箇所に注
入されない。第３の発明によれば、第６−１の工程にお
いて、耐酸化性膜の庇箇所に形成された第１の気相成長
酸化膜は、その庇箇所の開口幅を狭める。この開口部を
通して不純物を第１領域に注入すれば、第３領域が形成
される。この際、耐酸化性膜の庇部分の開口幅が、第１
の気相成長酸化膜によって狭められるので、不純物が第
１領域の余分な箇所に注入されない。第４の発明によれ
ば、第８−１の工程において、耐酸化性膜に形成した第
１及び第２の気相成長酸化膜は、その耐酸化性膜の庇部
分の開口幅を狭める。この開口幅を通して第１導電型の
不純物を第１領域に注入すれば、第３領域が形成され
る。この際、第１及び第２の気相成長酸化膜の膜厚によ
って耐酸化性膜の庇部分の開口幅が狭められるので、第
１領域の余分な箇所に第１導電型の不純物が注入されな
いい。従って、前記課題を解決できるのである。

【００１２】

【実施例】第１の実施例 図１（ａ）〜（ｃ）は本発明の実施例のバイポーラ型半
導体装置の製造方法を示すベース及びエミッタ領域周辺
の拡大された部分工程図、及び図２（ａ）〜（ｃ）はそ
の図１の工程前のベース及びエミッタ領域周辺の拡大さ
れた部分工程図である。さらに、図３（Ａ）〜（Ｄ）及
び図４（Ａ），（Ｂ）は、本発明の第１の実施例の図１
及び図２を含む、一部を省略した全体の工程図である。
これらの図を参照しつつ、本実施例の製造工程（１）〜
（５）を説明する。 （１） 図３（Ａ），（Ｂ）の工程 図３（Ａ）に示すように、Ｐ^- 型シリコン基板１０１上
には、Ｎ⁺ 型埋込拡散層１０２が形成され、さらにその
上に、Ｎ^- 型エピタキシャル層１０３が形成されてい
る。シリコン基板１０１及び埋込拡散層１０２上には、
素子分離酸化膜１０４が形成され、そのエピタキシャル
層１０３及び素子分離酸化膜１０４上に、約３０００Å
の多結晶シリコン膜１０６が形成されている。多結晶シ
リコン膜１０６の表面を２００Å程度酸化した後、その
ベース電極形成領域及びコレクタ電極形成領域に、選択
的に１０００〜２０００Åの窒化膜１０７を形成する。
次に、図３（Ｂ）に示すように、多結晶シリコン膜１０
６を選択酸化して酸化膜１０９を形成すると共に、ベー
ス電極多結晶シリコン膜１０６ａ，１０６ｃ、及びコレ
クタ電極多結晶シリコン膜１０６ｄを形成する。

【００１３】（２） 図３（Ｃ）、図２（ａ），（ｂ）
の工程 図３（Ｃ）に示すように、コレクタ電極形成領域上の窒
化膜１０７を選択的に除去し、コレクタ電極多結晶シリ
コン膜１０６ｄに燐（Ｐ）をイオン注入し、熱処理を行
ってコレクタ抵抗低減用のＮ⁺ 型領域１０５を形成す
る。次に、ベース電極多結晶シリコン膜１０６ａ，１０
６ｃ上に、窒化膜１０７を介して硼素（Ｂ）を１〜５×
１０¹⁵cm^-2程度イオン注入した後、９００℃程度の温度
でアニールを行い、ベース電極多結晶シリコン膜１０６
ａ，１０６ｃ中の硼素濃度を均一化する。そして、図３
（Ｃ）及び図２（ａ）に示すように、多結晶シリコン酸
化膜１０９のエミッタ形成領域１０９ａを選択的に除去
し、空洞の内壁を酸化して２００Å程度の内壁酸化膜１
１４を形成する。図２（ｂ）に示すように、硼素を１．
５〜３×１０¹³cm^-2程度イオン注入し、活性ベース層１
１１を形成する。熱処理により、活性ベース層１１１の
アニールを行うと共に、ベース電極多結晶シリコン膜１
０６ａ，１０６ｃからの硼素の拡散を行って不活性ベー
ス層１１０の形成を行う。

【００１４】（３） 図３（Ｄ）、図２（ｃ） ＣＶＤ法により、全面に１０００Å程度の酸化膜１１５
と、２０００Å程度の多結晶シリコン膜１１６を形成す
る。なお、図３（Ｄ）では、ＣＶＤ酸化膜１１５は図示
されていない。

【００１５】（４） 図４（Ａ）、図１（ａ），（ｂ）
の工程 図４（Ａ）及び図１（ａ）に示すように、ＲＩＥ法を用
いて多結晶シリコン膜１１６をエッチングし、さらに内
壁酸化膜１１４及びＣＶＤ酸化膜１１５のエッチングを
行い、エミッタ領域の開口を行う。この際、多結晶シリ
コン膜１１６とＣＶＤ酸化膜１１５は、開口部の側壁の
みに残り、窒化膜１０７の開口部よりも狭いエミッタ領
域がセルフアラインで開口されることになる。同時に、
図４（Ａ）に示すように、コレクタ電極多結晶シリコン
膜１０６ｄが露出する。図１（ｂ）に示すように、２回
目の開口部（空洞）内壁の酸化を行い、２００Å程度の
内壁酸化膜１２２ａ，１２２ｂを形成する。そして、燐
を２×１０¹²cm^-2程度イオン注入し、選択的イオン注入
コレクタ層１２１を形成する。その後、ＲＩＥ法を用
い、内壁酸化膜１２２ａのエッチングを行う。

【００１６】（５） 図５（Ｂ）、図１（Ｃ）の工程 図１（ｃ）に示すように、ＣＶＤ法を用いて全面に３０
００Å程度の多結晶シリコン膜１１７を堆積し、その表
面を２００Å程度酸化して酸化膜１１８を形成した後、
砒素を１０¹⁶cm^-2程度イオン注入する。そして、酸化膜
１１８、多結晶シリコン膜１１７、及び窒化膜１０７を
エッチングし、熱処理により、該多結晶シリコン膜１１
７からの拡散によって活性ベース層１１１中にエミッタ
層１１２を形成する。多結晶シリコン膜１１７表面の薄
い酸化膜１１８を除去した後、その多結晶シリコン膜１
１７表面に白金を蒸着し、図４（Ｂ）に示すように、熱
処理を行って該多結晶シリコン膜１１７表面に白金シリ
サイド１１９を形成する。抵抗上等のシリサイド化しな
い部分には、前記の薄い酸化膜を残しておく。この酸化
膜１１８上に未反応のまま残った白金は、王水によって
除去する。その後、全面にＣＶＤ酸化膜１２０を堆積し
た後、そのＣＶＤ酸化膜１２０に対してコンタクトホー
ルを開口し、金属電極配線１１３の形成を行えば、バイ
ポーラ型半導体装置の製造工程が終了する。

【００１７】以上のように、本実施例の製造方法では、
次のような従来と同様の利点（ａ）を有する他に、本実
施例独自の利点（ｂ）を有している。 （ａ） 多結晶シリコン膜１０６の選択酸化領域にエミ
ッタ層１１２を形成し、この酸化領域に隣接する残存多
結晶シリコン膜１０６ａ，１０６ｃからの拡散によって
高濃度の不活性ベース層１１０を形成するので、高濃度
の不活性ベース層１１０とエミッタ層１１２との間隔を
著しく縮小することができる。しかも、最小設計寸法よ
りも幅の狭いエミッタ層１１２を形成することができ、
さらに、ベース電極を素子領域の外部に引出す多結晶シ
リコン膜１１７の表面は、エミッタ層１１２の近傍まで
シリサイド化された白金シリサイド１１９によって低抵
抗化されているため、ベース抵抗が著しく低減される。
ベース領域全体の幅は最小設計寸法の例えば３倍でよい
ため、ベース・コレクタ接合容量を低減できる。エミッ
タ接合のほとんど全てが、低濃度の活性ベース層１１１
との接合であり、エミッタ層幅の縮小と相まってエミッ
タ・ベース接合容量も減少する。最大接合深さを例えば
０．３μm 以下にすることができるので、エピタキシャ
ル層１０３を１μm またはそれ以下に薄膜化することが
でき、キャリアのコレクタ空乏層走行時間が短くなると
共に、前記の接合容量の減少により、コレクタ時定数、
及びエミッタ時定数が短縮し、これらによって利得帯域
幅積を向上できる。従って、前記のようにトランジスタ
のベース抵抗、及び寄生容量を低減し、利得帯域幅積を
向上できるので、著しい高速化を達成することができ
る。 （ｂ） 窒化膜１０７の庇下の内壁に内壁酸化膜１２２
ｂを形成することにより、選択的イオン注入コレクタ層
形成のイオン注入の際、燐が窒化膜１０７の庇を通り抜
け、該燐が必要でない活性領域に注入されることがなく
なる。即ち、燐が活性ベース層１１１と不活性ベース層
１１０との接合部分に注入されないのので、ベース抵抗
が低くなり、半導体装置の高速化が可能となる。 （ｃ） エミッタ層１１２の直下だけに選択的イオン注
入コレクタ層１２１が形成されるので、該選択的イオン
注入コレクタ層１２１と高濃度の不活性ベース層１１０
との距離が長くなり、しかも、活性ベース層１１１との
接触の面積が縮小される。従って、ベース・コレクタ容
量が減少し、半導体装置の高速化が可能となる。

【００１８】第２の実施例 図５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）は、本発明
の第２の実施例のバイポーラ型半導体装置の製造方法を
示すベース及びエミッタ領域周辺の拡大された部分工程
図であり、第１の実施例の図１及び図２中の要素と共通
の要素には共通の符号が付されている。この図を参照し
つつ、本実施例の製造工程（１）〜（４）を説明する。 （１） 図５（ａ）までの工程 図５（ａ）は第１の実施例の図２（ｂ）と同一の断面形
状であり、活性ベース層１１１及び不活性ベース層１１
０の形成までは、第１の実施例と同様にして製造され
る。そして、以後の製造工程（２）〜（４）が第１の実
施例と異なっている。 （２） 図５（ｂ），（ｃ）の工程 図５（ｂ）に示すように、ＣＶＤ法によって全面に５０
０〜１０００Å程度の酸化膜１２３を形成する。次に、
図５（ｃ）に示すように、ＲＩＥ法を用い、ＣＶＤ酸化
膜１２３及び内壁酸化膜１１４のエッチングを行い、再
び内壁酸化膜１２４を形成する。その後、燐（Ｐ）を２
×１０¹²cm^-2程度イオン注入して選択的イオン注入コレ
クタ層１２１を形成する。 （３） 図６（ａ），（ｂ）の工程 図６（ａ）に示すように、ＣＶＤ法を用い、全面に５０
０Å程度の酸化膜１２５と、２０００Å程度の多結晶シ
リコン膜１１６を形成する。次に、図６（ｂ）に示すよ
うに、再びＲＩＥ法を用い、多結晶シリコン膜１１６を
エッチングし、さらにＣＶＤ酸化膜１２５及び内壁酸化
膜１２４のエッチングを行い、エミッタ領域の開口を行
う。これにより、多結晶シリコン膜１１６とＣＶＤ酸化
膜１２５が開口部の側壁のみに残り、窒化膜１０７の開
口部よりも狭いエミッタ領域がセルフアラインで開口さ
れる。

【００１９】（４） 図６（ｃ）の工程 ＣＶＤ法により、全面に３０００Å程度の多結晶シリコ
ン膜１１７を堆積する。この後の製造工程は、第１の実
施例と同様にして実行される。以上のように、本実施例
の製造方法では、第１の実施例の利点（ａ）〜（ｃ）と
ほぼ同様に、次のような利点がある。エミッタ層１１２
の幅、活性ベース層１１１の幅、及び選択的イオン注入
コレクタ層１２１の幅を、それぞれ自己整合的に独立に
制御できる。エミッタ層１１２の幅は、従来と同様に、
多結晶シリコン膜１０６及び窒化膜１０７からなる選択
酸化マスクの開口幅と、酸化膜１２３，１２５及び多結
晶シリコン膜１１６からなるサイドウォールスペーサの
トータル膜厚とにより、制御できる。活性ベース層１１
１の幅も、従来と同様に、多結晶シリコン膜１０６及び
窒化膜１０７からなる選択酸化マスクの開口幅と、内壁
酸化膜１１４からなる選択酸化膜の膜厚とで制御でき
る。さらに、選択的イオン注入コレクタ層１２１の幅
は、ＣＶＤ酸化膜１２３の厚さで制御できる。

【００２０】第３の実施例 図７（ａ）〜（ｃ）及び図８（ａ）〜（ｃ）は、本発明
の第３実施例のバイポーラ型半導体装置の製造方法を示
すベース及びエミッタ領域周辺の拡大された部分工程図
であり、第１の実施例の図１及び図２中の要素と共通の
要素には共通の符号が付されている。これらの図を参照
しつつ、本実施例の製造工程（１）〜（５）を説明す
る。 （１） 図７（ａ）の工程前 図７（ａ）は第１の実施例の図２（ａ）と同様の断面構
造であり、ここまでの工程は第１の実施例と同様であ
る。以降の工程（２）〜（５）が第１の実施例と異なっ
ている。 （２） 図７（ｂ），（ｃ）の工程 図７（ｂ）に示すように、ＣＤＶ法を用いて全面に５０
０〜１０００Å程度の酸化膜１２３を形成する。そし
て、ＲＩＥ法を用い、ＣＶＤ酸化膜１２３、さらに内壁
酸化膜１１４のエッチングを行う。 （３） 図８（ａ）の工程 再び、内壁酸化膜１２４を形成する。燐を２×１０¹²cm
^-2程度イオン注入し、その直後、硼素を１．５〜３×１
０¹³cm^-2程度イオン注入し、選択的イオン注入コレクタ
層１２１と活性ベース層１１１を形成する。熱処理によ
り、選択的イオン注入コレクタ層１２１と活性ベース層
１１１のアニールを行うと共に、ベース電極多結晶シリ
コン膜１０６ａ，１０６ｃからの硼素の拡散を行って不
活性ベース層１１０を形成する。 （４） 図８（ｂ）の工程 ＣＶＤ法を用い、全面に５００Å程度の酸化膜１２５を
形成すると共に、２０００Å程度の多結晶シリコン膜１
１６を形成する。再び、ＲＩＥ法を用い、多結晶シリコ
ン膜１１６をエッチングし、さらにＣＶＤ酸化膜１２５
及び内壁酸化膜１２４のエッチングを行い、エミッタ領
域の開口を行う。 （５） 図８（ｃ）の工程 全面に３０００Å程度の多結晶シリコン膜１１７を堆積
する。これ以降の工程は、第１の実施例と同様である。

【００２１】以上のように、本実施例の製造方法では、
第１の実施例の利点（ａ）〜（ｃ）とほぼ同様に、次の
ような利点がある。選択的イオン注入コレクタ層１２１
に対するイオン注入が、活性ベース層１１１に対するイ
オン注入のプリイオン注入となり、活性ベース層イオン
注入のチャネリングテールを抑制し、ベース領域を浅接
合化する効果がある。さらに、多結晶シリコン膜１０６
及び窒化膜１０７の開口幅よりも、活性ベース層１１１
を縮小できるので、不活性ベース層１１０の形成後、各
熱処理工程において該不活性ベース層１１０が拡散（拡
大）しても、エミッタ層１１２と不活性ベース層１１０
との間に所定の距離を保つことができる。そのため、エ
ミッタ層１１２と不活性ベース層１１０との接触による
エミッタ・ベース接合特性の劣化（例えば、リーク電流
の増大、接合容量の増大、及び利得帯域幅積の低下等）
を招くことなく、半導体素子の微細化及び高速化が可能
となる。なお、本発明は上記実施例に限定されず、各製
造工程における使用材料や製造方法等を他のものに変え
る等、種々の変更が可能である。

【００２２】

【発明の効果】以上詳細に説明したように、第１の本発
明によれば、耐酸化性膜の庇下の空洞の内壁を薄く酸化
し、そのに内壁酸化膜を通して第１導電型の不純物を第
１領域の下に注入することにより、第３領域を形成する
ようにしたので、第１導電型の不純物が必要でない第１
領域に該不純物が注入されることがなくなる。そのた
め、第１導電型の不純物が、第１領域と第２領域との接
合部分に注入されることがなくなり、例えばベース抵抗
が低くなって半導体装置の高速化が可能となる。さら
に、第４領域直下だけに第３領域が形成されるので、第
３領域と第２領域との距離が長くなり、しかも、第１領
域との接触の面積が縮小される。従って、例えばベース
・コレクタ容量を低減でき、半導体装置の高速化が可能
となる。第２の発明によれば、耐酸化性膜の庇下の側壁
に第１の気相成長酸化膜を残存させ、その第１の気相成
長酸化膜をマスクにして第１導電型の不純物を第１領域
にイオン注入して第３領域を形成し、さらに、耐酸化性
膜の庇下の側壁に、第１の気相成長酸化膜、第２の気相
成長酸化膜、及び第２の多結晶シリコン膜を残存させ、
それらの開口部に第３の多結晶シリコン膜を形成し、こ
の第３の多結晶シリコン膜から第１導電型の不純物を拡
散して第１領域に第４領域を形成するようにしている。
そのため、第４領域の幅、第１領域の幅、及び第３領域
の幅を、それぞれ自己整合的に独立に制御できる。第４
領域は、第１の気相成長酸化膜、第２の気相成長酸化
膜、及び第２の多結晶シリコン膜の膜厚によって制御で
きる。第１領域の幅も、第１の発明と同様に、耐酸化性
膜の庇部分における開口幅によって制御できる。さら
に、第３領域の幅は、耐酸化性膜に残存した第１の気相
成長酸化膜の膜厚で制御できる。第３の発明によれば、
耐酸化性膜に形成された第１の気相成長酸化膜をマスク
に、第１導電型の不純物を注入しその直後第２導電型の
不純物を注入して、第２導電型の第１領域とその直下に
第１導電型の第３領域を形成するようにしたので、第３
領域を形成するためのイオン注入が、第１領域に対する
イオン注入のプリイオン注入となる。そのため、第１領
域イオン注入のチャネリングテールを抑制し、例えばベ
ースを浅接合化する効果がある。第４の本発明によれ
ば、耐酸化性膜に形成した第１の気相成長酸化膜をマス
クに、第２導電型の不純物を注入して第１領域を形成す
るようにしたので、耐酸化性膜の庇箇所の開口幅よりも
第１領域を縮小できる。そのため、第２領域形成後、各
熱処理工程において該第２領域が拡散（拡大）しても、
第４領域と第２領域との間に所定の距離を保つことがで
きる。そのため、第４領域と第２領域の接触による、例
えばエミッタ・ベース接続特性の劣化（リーク電流の増
大、接合容量の増大、及び利得帯域幅積の低下等）を招
くことなく、半導体素子を微細化及び高速化することが
可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例のバイポーラ型半導体装
置の製造方法を示す拡大部分工程図である。

【図２】図１の工程前の拡大部分工程図である。

【図３】本発明の第１の実施例のバイポーラ型半導体装
置の製造方法を示す全体工程図である。

【図４】本発明の第１の実施例のバイポーラ型半導体装
置の製造方法を示す全体工程図である。

【図５】本発明の第２の実施例のバイポーラ型半導体装
置の製造方法を示す拡大部分工程図である。

【図６】本発明の第２の実施例のバイポーラ型半導体装
置の製造方法を示す拡大部分工程図である。

【図７】本発明の第３の実施例のバイポーラ型半導体装
置の製造方法を示す拡大部分工程図である。

【図８】本発明の第３の実施例のバイポーラ型半導体装
置の製造方法を示す拡大部分工程図である。

【図９】従来のバイポーラ型半導体装置の製造方法を示
す全体工程図である。

【図１０】従来のバイポーラ型半導体装置の製造方法を
示す全体工程図である。

【図１１】図９及び図１０の拡大部分工程図である。

【図１２】図９及び図１０の拡大部分工程図である。

【符号の説明】

１０１ Ｐ^- 型シリコン基板 １０３ Ｎ^- 型エピタキシャル層 １０４ 素子分離酸化膜 １０６ 多結晶シリコン膜 １０６ａ，１０６ｃ ベース電極多結晶シリコン膜 １０７ 窒化膜 １１４，１２４ 内壁酸化膜 １１０ 不活性ベース層 １１１ 活性ベース層 １１２ エミッタ層 １１５ 酸化膜 １１６，１１７ 多結晶シリコン膜 １２２ｂ 内壁酸化膜 １２１ 選択的イオン注入コレクタ層 １２３ ＣＶＤ酸化膜 １２５ 酸化膜

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１導電型の島領域が形成された単結晶
   基板に第１の多結晶シリコン膜を堆積し、この第１の多
   結晶シリコン膜の表面に、選択的に耐酸化性膜を形成す
   る第１の工程と、 前記耐酸化性膜をマスクに、前記第１の多結晶シリコン
   膜の露出部分を酸化して酸化膜を形成し、その酸化され
   ない耐酸化性膜下の第１の多結晶シリコン膜に、第２導
   電型の不純物を注入する第２の工程と、 前記耐酸化性膜をマスクに形成した酸化膜を選択的に除
   去し、その酸化膜があった部位に、上部が前記耐酸化性
   膜の庇、側壁が前記第１の多結晶シリコン膜、及び下部
   が露出した前記第１導電型の単結晶基板となる空洞を形
   成する第３の工程と、 前記空洞の内壁を薄く酸化し、前記耐酸化性膜の庇をマ
   スクとして該空洞の下部の単結晶基板に第２導電型の第
   １領域を形成する第４の工程と、 前記酸化されない第１の多結晶シリコン膜の下の単結晶
   基板に、熱拡散によって前記第１領域に延在する第２導
   電型の第２領域を形成する第５の工程と前記空洞の内壁
   全面に付着するように、全面に気相成長酸化膜、さらに
   その上に第２の多結晶シリコン膜を気相成長法によって
   堆積する第６の工程と、 異方性エッチングにより、前記耐酸化性膜の庇下の側壁
   に堆積した酸化膜、及び第２の多結晶シリコン膜を残存
   させ、サイドウォールを形成する第７の工程と、 前記空洞の内壁を薄く酸化し、前記サイドウォールをマ
   スクに、前記第１領域の下に第１導電型の不純物を注入
   して中濃度の第１導電型の第３領域を形成する第８の工
   程と、 前記第１領域上に第３の多結晶シリコン膜を選択的に形
   成し、この第３の多結晶シリコンから第１導電型の不純
   物を拡散し、該第１領域に第１導電型の第４領域を形成
   する第９の工程とを、 順に施すことを特徴とするバイポーラ型半導体装置の製
   造方法。
2. 【請求項２】 請求項１記載の第６〜第９の工程に代え
   て、 前記空洞の内壁全面に付着するように、第１の気相成長
   膜を堆積する第６−１の工程と、 異方性エッチングにより、前記耐酸化性膜の庇下の側壁
   に第１の気相成長酸化膜を残存させ、前記第１導電型の
   単結晶の島領域を露出する第７−１の工程と、 前記露出した島領域を薄く酸化し、残存した前記第１の
   気相成長酸化膜をマスクに、前記第１領域の下に第１導
   電型の不純物を注入して中濃度の第１導電型の第３領域
   を形成する第８−１の工程と、 第２の気相成長酸化膜と第２の多結晶シリコン膜を全面
   に積層した後、異方性エッチングにより、前記耐酸化性
   膜の庇下の側壁に、前記第１の気相成長酸化膜、第２の
   気相成長酸化膜、及び第２の多結晶シリコン膜を残存さ
   せ、前記島領域を露出する第９−１の工程と、 前記第１領域上に第３の多結晶シリコン膜を選択的に形
   成し、この第３の多結晶シリコン膜から第１導電型の不
   純物を拡散し、該第１領域に第１導電型の第４領域を形
   成する第９−２の工程とを、 順に施すことを特徴とするバイポーラ型半導体装置の製
   造方法。
3. 【請求項３】 請求項１記載の第４〜第９の工程に代え
   て、 前記空洞の内壁を薄く酸化し、第１の気相成長酸化膜を
   堆積する第４−１の工程と、 異方性エッチングにより、前記耐酸化性膜の庇下の側壁
   に前記第１の気相成長膜を残存させ、前記第１導電型の
   島領域を露出する第５−１の工程と、 前記露出した島領域を薄く酸化し、残存した前記第１の
   気相成長酸化膜をマスクに、第１導電型の不純物を注入
   しその直後第２導電型の不純物を注入して、第２導電型
   の第１領域とその直下に中濃度の第１導電型の第３領域
   を形成する第６−１の工程と、 前記酸化されない第１の多結晶シリコン膜の下の島領域
   に、熱拡散によって前記第１領域に延在する第２導電型
   の第２領域を形成する第７−１の工程と、 前記空洞の内壁全面に付着するように、第２の気相成長
   酸化膜と第２の多結晶シリコン膜を堆積する第８−１の
   工程と、 異方性エッチングにより、前記耐酸化性膜の庇下の側壁
   に、前記第１の気相成長酸化膜、第２の気相成長酸化
   膜、及び第２の多結晶シリコン膜を残存させ、前記島領
   域を露出する第９−１の工程と、 前記第２領域上に第３の多結晶シリコン膜を選択的に形
   成し、この第３の多結晶シリコン膜から第１導電型の不
   純物を拡散し、該第２領域に第１導電型の第４領域を形
   成する第９−２の工程とを、 順に施すことを特徴とするバイポーラ型半導体装置の製
   造方法。
4. 【請求項４】 請求項１記載の第４〜第９の工程に代え
   て、 前記空洞の内壁を薄く酸化した後、全面に第１の気相成
   長酸化膜を被着する第４−１の工程と、 異方性エッチングにより、前記耐酸化性膜の庇下の側壁
   に前記第１の気相成長酸化膜を残存させ、前記第１導電
   型の島領域の一部表面を露出する第５−１の工程と、 前記露出した島領域の表面に薄い酸化膜を形成し、前記
   残存した第１の気相成長酸化膜をマスクに、第２導電型
   の不純物を注入して第２導電型の第１領域を形成すると
   共に、前記第１の多結晶シリコン膜から第２導電型の不
   純物を拡散させて該第１領域に延在する第２導電型の第
   ２領域を形成する第６−１の工程と、 全面に第２の気相成長酸化膜を被着し、続いて異方性エ
   ッチングを施すことにより、前記残存した第１の気相成
   長酸化膜の内側壁に前記第２の気相成長酸化膜を残存さ
   せると共に前記第１領域の一部表面を露出させる第７−
   １の工程と、 前記露出した第１領域の表面に薄い酸化膜を形成し、前
   記残存した第１及び第２の気相成長酸化膜をマスクに、
   第１導電型の不純物を注入して該第１導電型の直下に第
   １導電型の第３領域を形成する第８−１の工程と、 全面に第３の気相成長酸化膜と第２の多結晶シリコン膜
   を積層し、その積層膜に対して順次異方性エッチングを
   施し、該積層膜を前記残存した気相成長酸化膜の内側壁
   に残存させると共に前記第１領域の一部表面を露出させ
   る第９−１の工程と、 前記第１領域上に第３の多結晶シリコン膜を選択的に形
   成し、この第３の多結晶シリコン膜を介して第１導電型
   の不純物を拡散し、該第１領域内に第１導電型の第４領
   域を形成する第１０の工程とを、 順に施すことを特徴とするバイポーラ型半導体装置の製
   造方法。