JPH06303120A

JPH06303120A - Ｇｔｏサイリスタのゲート駆動回路

Info

Publication number: JPH06303120A
Application number: JP5088292A
Authority: JP
Inventors: Koya Hasebe; 孝弥長谷部
Original assignee: Nissin Electric Co Ltd
Current assignee: Nissin Electric Co Ltd
Priority date: 1993-04-15
Filing date: 1993-04-15
Publication date: 1994-10-28

Abstract

(57)【要約】【目的】オン期間中の逆バイアス用抵抗４による抵抗
損失を防止し、ＧＴＯサイリスタのゲート駆動回路１６
の効率ＵＰを図る。【構成】オン駆動はハイゲート電流形成回路８によ
り、一定時間、ゲートにハイゲート電流を流してターン
オンさせ、その後オン期間中、定常ゲート電流形成回路
７によりゲートに定常ゲート電流を流してオンを維持す
る。また、オフ駆動はオフゲート電流形成回路１２によ
りゲートに逆方向のオフゲート電流を流してターンオフ
させ、その後オフ期間中、ゲートに逆バイアスを印加さ
せる。オフ時逆バイアス形成回路１７の分割電圧形成用
抵抗Ｒ４にスイッチ素子Ｓ４を接続して、これをオン信
号の発生又はオフ信号の発生に対応させて作動し、逆バ
イアス用分割抵抗Ｒ４をオン期間中、オフ側直流電源５
から切放す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はＧＴＯサイリスタゲー
ト駆動回路（以下、ゲート駆動回路という）、特にＧＴ
Ｏサイリスタのオフ期間中、ゲートに逆バイアスを印加
するための逆バイアス回路に関する。

【０００２】

【従来の技術】この種ＧＴＯサイリスタはアノード、カ
ソード、ゲートの３端子を持つ半導体素子で、ゲートに
適当な電流を流し込むことによって、ＧＴＯサイリスタ
をオンしたり、又ゲートに逆方向に電流を流すことによ
り、オンしているＧＴＯサイリスタをオフすることが出
来るもので、サイリスタのように、ターンオフのための
補助回路を要しないため、制御回路が簡単に構成でき、
電動機の駆動や、変電所や鉄道の電力変換など、比較的
大容量で、高電圧、高電流の大型インバータ素子などに
利用されている。

【０００３】ところで、このようなＧＴＯサイリスタ
は、ＧＴＯサイリスタに電流を流すために、オン期間
中、ゲートにある一定の電流を流しており、また、ター
ンオン時は比較的急峻、例えば２０Ａ／μｓｅｃの立上
りで定常時より一段と大きい電流を所定時間、例えば３
０μｓｅｃ流し、ＧＴＯサイリスタを瞬時にオンするよ
うにしている。また、オフ期間中、ゲート、カソード
間に所定の逆バイアスを印加しておくと共に、ターンオ
フ時はゲートに所定時間、逆向きの電流を流し、強制的
にオフするようにしている。

【０００４】例えば、図６は本願出願人が実願平３−０
１２３７５号で出願したゲート駆動回路１の回路図であ
る。このゲート駆動回路１は、ＧＴＯサイリスタ２のゲ
ート、カソード間に接続したオン回路側直流電源３によ
り、主としてＧＴＯサイリスタ２をオン駆動するための
オン回路側４と、ゲート、カソード間に接続したオフ回
路側直流電源５により、主としてＧＴＯサイリスタ２を
オフ駆動するオフ回路側６とで構成されている。

【０００５】オン回路側４はオフ中のＧＴＯサイリスタ
２をオン信号によりオンさせ、オンを維持させるための
もので、オン切換えの当初の一定期間は大きいオンゲー
ト電流を流して、ＧＴＯサイリスタ２を瞬時にオンさせ
ると共に、その後オン信号が継続する間、比較的小さい
定常のオンゲート電流を流して、ＧＴＯサイリスタ２の
オンを維持する回路構成が組まれている。

【０００６】即ち、オン回路側４はＧＴＯサイリスタ２
のオン期間中、ゲートにある一定の電流を流しておくた
めの定常ゲート電流形成回路７と、ＧＴＯサイリスタ２
のターンオン時、ゲートに定常ゲート電流より一段と大
きいゲート電流を流すためのハイゲート電流形成回路
８、前記定常ゲート電流形成回路７を作動指令するハ
イ、ロウの断続したオン信号Ｘが入力されるオン信号受
信部９および、前記オン信号Ｘが発生する毎にハイゲー
ト電流形成回路８を一定時間作動させるハイゲート信号
用ワンショットパルス回路１０などから構成されてい
る。

【０００７】定常ゲート電流形成回路７は電流制限用の
抵抗Ｒ１と例えば電界効果型トランジスタのスイッチ素
子Ｓ１とで構成され、前記オン信号Ｘの立上りによりス
イッチ素子Ｓ１がオンし、オン信号のハイレベル中オン
状態を維持し、オン信号Ｘが立下がるとオフになり、オ
ン信号がハイレベル中ゲートに一定の定常ゲート電流を
流し、オン信号Ｘが立下がると定常ゲート電流がなくな
る。

【０００８】ハイゲート電流形成回路８は電流制限用の
抵抗Ｒ２と電界効果型トランジスタのスイッチ素子Ｓ２
とで構成され、ワンショットパルス回路１０の出力端が
ハイレベルの期間中、素子Ｓ２がオンとなり、ＧＴＯサ
イリスタ２に所定のハイゲート電流を流す。ワンショッ
トパルス回路１０は、例えば単安定マルチバイブレータ
などで構成され、その入力端にオン信号のハイレベルが
入力されると、入力後一定時間、出力端がハイレベルと
なる。従って、ハイゲート電流形成回路８は、オン信号
Ｘの立上りと同時にスイッチ素子Ｓ２がオンし、ＧＴＯ
サイリスタ２に定常電流より数倍大きく設定したハイゲ
ート電流を、一定時間（例えば３０μｓｅｃ）だけ流
し、ＧＴＯサイリスタ２をオンさせる。

【０００９】以上のようにして、上記オン回路側４はオ
ン信号Ｘが立上ると、その直後の一定時間、定常ゲート
電流にハイゲート電流を加えたオンゲート電流が流れ
て、ＧＴＯサイリスタ２をターンオンさせ、上記一定時
間の経過後はオン信号Ｘが立下がるまで、一定のオンゲ
ート電流が流れて、ＧＴＯサイリスタ２のオンを維持す
る。

【００１０】次に、オフ回路側６はオン中のＧＴＯサイ
リスタ２の定常ゲート電流形成回路７を不作動とする信
号、つまりオン信号Ｘの立下りに関連して発っせられる
オフ信号によりＧＴＯサイリスタ２をオフさせ、オフを
維持させるためのものである。そして、オフ切換えの当
初の一定期間、ゲートにオン時とは逆方向のオフゲート
電流を流してＧＴＯサイリスタ２をオフさせ、オフ期間
中は、ゲート、カソード間に逆バイアスを印加させて、
ＧＴＯサイリスタ２のオフを維持する回路構成が組まれ
ている。

【００１１】即ち、オフ回路側６はＧＴＯサイリスタ２
のオフ期間中、ゲート、カソード間に所定の逆バイアス
を印加しておくためのオフ時逆バイアス電圧形成回路１
１、ターンオフ時、ゲートに一定時間、逆向きのゲート
電流を流してＧＴＯサイリスタ２をオフさせるためのオ
フゲート電流形成回路１２、前記オン回路側４の定常ゲ
ート電流形成回路７を不作動とするオン信号Ｘの立下り
に対応して立上り、上記オフゲート電流形成回路１２を
作動させるためのハイ、ロウの断続したオフ信号Ｙを形
成するオフ信号発生回路１３、および前記オフ信号Ｙの
発生に応答して、オフ信号発生直後の一定時間、オフゲ
ート電流形成回路１２を作動するオフ信号用ワンショッ
トパルス回路１４などから構成されている。

【００１２】オフ時逆バイアス電圧形成回路１１はＧＴ
Ｏサイリスタ２のゲート、カソード間に接続したノイズ
耐量用のコンデンサＣ１および逆バイアス用の抵抗Ｒ３
と、この抵抗Ｒ３の両端にオフ回路側直流電源５を介し
て接続した分割電圧形成用の抵抗Ｒ４とで構成されてい
る。また、オフゲート電流形成回路１２はＧＴＯサイリ
スタ２のオフ時にオン時とは逆向きの電流をゲートに流
さなければならないため、例えば電界効果型トランジス
タのスイッチ素子Ｓ３を前記分割電圧形成用の抵抗４の
両端に接続する形で使用することにより、オフ時にＳ３
を閉じオフ電源５がゲート・カソード間にかけられるよ
うな構成になっている。

【００１３】即ち、上記オフ時逆バイアス電圧形成回路
１１は、オフゲート電流形成回路１２のスイッチ素子Ｓ
３がオンしていない間は、ＧＴＯサイリスタ２のゲー
ト、カソード間に接続した逆バイアス用の抵抗Ｒ３に、
オフ回路側直流電源５の電圧Ｖｏｆｆを抵抗Ｒ３、抵抗
Ｒ４で分割した分割電圧Ｒ３・Ｖｏｆｆ／（Ｒ３＋Ｒ
４）が掛かり、ＧＴＯサイリスタ２のゲートに上記分割
したバイアス電圧を付与するよう構成している。また、
オフゲート電流形成回路１２のスイッチ素子Ｓ３がオン
している間は、分割電圧形成用の抵抗Ｒ４がスイッチ素
子Ｓ３で短絡されることにより、ＧＴＯサイリスタ２の
ゲート、カソード間にオフ回路側直流電源２の電圧Ｖｏ
ｆｆがそのまま印加され、ＧＴＯサイリスタ２のゲート
に、オン時とは逆向きのオフゲート電流が流れ、ＧＴＯ
サイリスタ２を瞬時にオフする。

【００１４】なお、上記ＧＴＯサイリスタ２のオフ期間
中に印加する分割したバイアス電圧の値はＧＴＯサイリ
スタ２の特性規格に合わせ、それぞれオフ回路側直流電
源５の電圧値、抵抗Ｒ３、抵抗Ｒ４の値により適宜選定
して設定される。

【００１５】オフ信号発生回路１３はオン回路側４の定
常電流形成回路７を作動指令するハイ、ロウの断続した
オン信号Ｘが入力される信号受信部９に接続した反転回
路１５で構成され、反転回路１５の出力端に前記オン信
号Ｘを反転した形、つまりオン信号Ｘの立下がりで立上
り、立上りで立下がるハイ、ロウの断続したオフ信号Ｙ
を送出する。

【００１６】オフ信号用ワンショットパルス回路１４は
前記ハイゲート信号用のワンショットパルス回路１０と
同様に、単安定マルチバイブレータなどで構成されてお
り、前記オフ信号の立上り毎に前記オフゲート電流形成
回路１２のスイッチ素子Ｓ３を、立上り後の一定時間
（ＧＴＯサイリスタ２の特性規格のターンオフ期間中）
オンさせる。

【００１７】従って、上記オフ回路側６は、オン信号Ｘ
が立下がってＧＴＯサイリスタ２のオンゲート電流の停
止と同時に発っせられるオフ信号Ｙにより、オフゲート
電流形成回路１２を直後の一定時間作動して、ＧＴＯサ
イリスタ２にオフゲート電流を流してＧＴＯサイリスタ
２をオフさせると共に、その後のオフ期間は、ゲートに
バイアス電圧を付与して、オフを維持するよう構成して
いる。

【００１８】図７は上記ゲート駆動回路１のＧＴＯサイ
リスタ２にオンゲート電流およびオフゲート電流を流し
て駆動した時の各部の波形図であり、同図（ａ）はオン
信号を示し、同図（ｂ）はオフ信号を示し、同図（ｃ）
はＧＴＯサイリスタ２に流れるゲート電流を示してい
る。いま、同図（ａ）に示すように、駆動用オンオフ信
号Ｘが時刻ｔ1 で立上ると、スイッチＳ１、Ｓ２が同時
にオンとなり、同図（ｃ）に示すようにＧＴＯサイリス
タ２のゲートに定常時より多いゲート電流が流れる。
この後の時刻ｔ2 でスイッチＳ２がオフとなってＧＴＯ
サイリスタ２に定常ゲート電流が流れるようになる。こ
の定常ゲート電流が流れている期間は時刻ｔ３まで続
き、時刻ｔ3 でオン信号Ｘが立下ると、オンゲート電流
がなくなる。

【００１９】つぎに、オン信号Ｘが立下ると同時に，反
転回路１５により、同図（ｂ）に示すように，オフゲー
ト電流形成回路１２を作動するためのオンオフ信号Ｙが
立上り、スイッチＳ３がオンとなり、ＧＴＯサイリスタ
２にオン時とは逆向のオフゲート電流が流れる。そし
て、時刻ｔ４でオフゲート電流がなくなり、ＧＴＯサイ
リスタ２の特性規格でのターンオン期間中オンさせるＳ
３がオフした後、ゲートにオフ用電源５、Ｒ３，Ｒ４で
規定したゲート逆バイアスが印加され、時刻ｔ5まで続
く。そして、時刻ｔ5 で再びオン信号Ｘが立上ると、時
刻ｔ1 〜ｔ3 間と同様にオンゲート電流が流れ、同様に
続いていく。

【００２０】このような構成のゲート駆動回路１は、オ
ン期間中、定常電流形成回路７によりゲートに所定の定
常電流を流してＧＴＯサイリスタ２のオンが維持出来る
と共に、ターンオン時は、ハイゲート電流形成回路８に
よりゲートにハイゲート電流を流してＧＴＯサイリスタ
２を確実にオン駆動することができる。また、オフ期間
中は、オフ時逆バイアス電圧形成回路１１によりゲー
ト、カソード間に所定の逆バイアスを印加しておくの
で、ＧＴＯサイリスタ２がオフ期間中誤ってオンするこ
とが防止できると共に、ターンオフ時は、オフゲート電
流形成回路１２によりゲートにオフゲート電流を流して
ＧＴＯサイリスタ２を速やかにオフすることができる。
また、特に上記ゲート駆動回路１はオフ時逆バイアス電
圧形成回路１１をＧＴＯサイリスタ２のゲート、カソー
ド間に接続した逆バイアス用の抵抗Ｒ３と、この抵抗Ｒ
３の両端にオフ回路側直流電源５を介して接続した分割
電圧形成用の抵抗Ｒ４とで構成し、オフゲート電流形成
回路１２を前記抵抗４の両端に接続したスイッチ素子Ｓ
３で構成しているから、オフゲート電流形成回路とバイ
アス形成回路が共通化し、また、その切換えも、スイッ
チ素子Ｓ３を動作するだけですみ、回路構成が極めて簡
単になるものである。

【００２１】

【発明が解決しようとする課題】しかしながら、上記オ
フ時逆バイアス電圧形成回路１１はＧＴＯサイリスタ２
のオフ期間中、ゲート、カソード間に所定の逆バイアス
を印加して、誤動作防止の作用効果を得るが、ＧＴＯサ
イリスタ２のオン期間中は不要のものであった。むし
ろ、上記逆バイアス電圧形成回路１１を構成する逆バイ
アス用抵抗Ｒ３と分割電圧形成用抵抗Ｒ４のうち、逆バ
イアス用抵抗Ｒ３はＧＴＯサイリスタ２のオン期間中、
このＧＴＯサイリスタ２が導通することにより短絡され
ており、殆ど電力損失は無く、分割電圧形成用抵抗Ｒ４
はＧＴＯサイリスタ２のオン期間中、オフ回路側直流電
源５が直に印加され、大きな抵抗損失を生じていた。そ
のため、ＧＴＯサイリスタ駆動回路１のゲート損失が大
きくなり、効率低下の大きな要因となっていた。また、
抵抗損失が大きいために、容量の大きい抵抗を使用する
必要があり、大型化するため、装置の小型化が難しかっ
た。

【００２２】従って、本発明は上記に鑑みなされたもの
であり、装置の小型化や効率ＵＰが確実になされるＧＴ
Ｏサイリスタのゲート駆動回路を提供することを目的と
する。

【００２３】

【課題を解決するための手段】このため、本発明のＧＴ
Ｏサイリスタのゲート駆動回路はオン回路側はゲート、
カソード間にオン回路側直流電源に接続された、抵抗Ｒ
１を有した定常ゲート電流形成回路と、抵抗Ｒ２を有し
信号の発生毎に一定時間作動するハイゲート電流形成回
路とが形成され、オン信号の発生毎に、オン信号発生初
期の一定時間、ＧＴＯサイリスタのゲートにハイゲート
電流を流すと共に、その後は一定の定常ゲート電流を流
してオン駆動させ、オフ回路側はゲート、カソード間に
接続された逆バイアス用抵抗Ｒ３とこの抵抗Ｒ３の両端
にオフ回路側直流電源に接続された分割電圧形成用抵抗
Ｒ４とを有したオフ時逆バイアス電圧形成回路と、前記
抵抗Ｒ４の両端に接続され信号の発生毎に一定時間作動
して前記抵抗Ｒ４を短絡させるオフゲート電流形成回路
とが形成され、オフ信号の発生直後の一定時間、ＧＴＯ
サイリスタのゲートにオフゲート電流を流し、その後は
ゲートに逆バイアス電圧を付与してオフ駆動させるよう
にしたＧＴＯサイリスタのゲート駆動回路であって、前
記分割電圧形成用抵抗Ｒ４にスイッチ素子を接続し、こ
のスイッチ素子を前記オン信号の発生又はオフ信号の発
生に対応させて作動させ、ＧＴＯサイリスタのオン駆動
中は前記スイッチ素子を開成すると共に、オフ駆動中前
記スイッチ素子を閉成するようにしたことを特徴とす
る。

【００２４】また、本発明のＧＴＯサイリスタのゲート
駆動回路は前記オフ信号は前記オン信号の反転したオン
オフ信号で形成し、前記オン信号の立下りに応答させて
前記ＧＴＯサイリスタをオフ駆動させるようにしたこと
を特徴とする。

【００２５】また、本発明のＧＴＯサイリスタのゲート
駆動回路は前記オフ信号は前記オン信号とは独立した信
号で形成し、前記オン信号を、前記オン信号の発生に応
答して前記定常ゲート電流形成回路を作動させると共
に、前記オフ信号の発生に応答して前記定常ゲート電流
形成回路の作動を停止させるラッチ回路を介して前記定
常ゲート電流形成回路を作動させ、オン駆動中、前記Ｇ
ＴＯサイリスタのゲートに定常ゲート電流を流すと共に
前記オン信号の発生毎にハイゲート電流を流し、オフ駆
動は前記オン信号の発生とは無関係に発っせられるオフ
信号によって前記定常ゲート電流およびハイゲート電流
を止め、前記ＧＴＯサイリスタをオフするようにしたこ
とを特徴とする。

【００２６】

【作用】ＧＴＯサイリスタ２のオン期間中、分割電圧形
成用抵抗Ｒ４はスイッチ素子が開成されることにより、
オフ回路側直流電源から切放されており、抵抗損失は生
じなくなる。また、オフ期間はスイッチ素子が閉成さ
れ、分割電圧形成用抵抗Ｒ４はオフ回路側直流電源に接
続されて、通常のＧＴＯサイリスタのオフ駆動がなされ
る。このため、ゲート損失が少なくなり、ＧＴＯサイリ
スタの駆動回路の効率が向上すると共に、分割電圧形成
用抵抗Ｒ４に熱容量の小さいものが使用でき、装置の小
形化ができる。特に、オフ信号をオン信号とは独立した
信号で形成して、オン信号とは無関係にＧＴＯサイリス
タをオフ駆動する直流スイッチ方式のゲート駆動回路に
適用した場合、上記効果が顕著となる。

【００２７】

【実施例】以下、本発明の実施例を図面を参照しつつ詳
述する。

【００２８】図１は本発明の第１の実施例で、ゲート駆
動回路１６の回路図である。このゲート駆動回路１６
は、上記ゲート駆動回路１と同様に、オン回路側４は定
常ゲート電流形成回路７、ハイゲート電流形成回路８、
ハイ、ロウの断続したオン信号Ｘが入力されるオン信号
受信部９およびハイゲート信号用ワンショットパルス回
路１０などから構成されている。また、オフ回路側６は
オフ時逆バイアス電圧形成回路１７、オフゲート電流形
成回路１２、オン信号Ｘを反転回路１５で反転させ、オ
ン信号Ｘの立下がりで立上り、立上りで立下がるハイ、
ロウの断続したオフ信号Ｙを形成するオフ信号発生回路
１３およびオフ信号用ワンショットパルス回路１４など
から構成されている。

【００２９】このゲート駆動回路１６と上記ゲート駆動
回路１と異なる点は、オフ時逆バイアス電圧形成回路１
７の分割電圧形成用の抵抗Ｒ４にスイッチ素子Ｓ４を直
列接続し、このスイッチ素子Ｓ４を前記オン信号Ｘまた
は前記オフ信号Ｙの発生に応答して作動させ、ＧＴＯサ
イリスタ２のオン駆動中はスイッチ素子Ｓ４を開成さ
せ、ＧＴＯサイリスタ２のオフ駆動中はスイッチ素子Ｓ
４を閉成させるようにしたことである。その他の構成は
上記ゲート駆動回路１と同じであり、同じ機能部品は図
６と同一参照符号を付し、その説明は略す。

【００３０】次に、上記構成のゲート駆動回路１６の駆
動動作について、図２の各部波形図を参照して説明す
る。図２は上記駆動回路１６のＧＴＯサイリスタ２にオ
ンゲート電流およびオフゲート電流を流して駆動した時
の各部の波形図であり、同図（ａ）はオン信号Ｘを示
し、同図（ｂ）はオフ信号Ｙを示し、同図（ｃ）はＧＴ
Ｏサイリスタ２に流れるゲート電流、同図（ｄ）はオン
回路側直流電源３の基準線Ａから見た抵抗Ｒ３と抵抗Ｒ
４の接続点Ｃの電位、つまりゲートバイアス電圧Ｖｇを
示し、同図（ｅ）はオフ回路側直流電源５の基準線Ｂか
ら見た抵抗Ｒ３と抵抗Ｒ４の接続点Ｃの電位、つまり抵
抗Ｒ４の両端に賦課される電圧ＶR4を示している。尚、
図（ｅ）の点線波形は前記駆動回路１で得られるもの
で、本駆動回路１６の実線波形のものとの差を示す。

【００３１】このゲート駆動回路１６において、前記分
割電圧形成用の抵抗Ｒ４に接続したスイッチ素子Ｓ４は
ＧＴＯサイリスタ２のオン駆動時、開成状態（この図１
の回路においては、スイッチ素子Ｓ４は常閉であり、オ
ン信号Ｘのハイレベルに応答して、開成するよう構成さ
れている）にあり、抵抗Ｒ４をオフ回路側直流電源５か
ら切放されているが、このこと自体は、ＧＴＯサイリス
タ２のオン駆動動作に何ら支障のないものである。従っ
て、前記ゲート駆動回路１と同様の駆動動作となり、同
図（ｃ）に示すように、オン信号の立上りに高いオンゲ
ート電流が、その後のオン期間中一定のオンゲート電流
がながれる。また、オン信号Ｘが立下り、オフ信号Ｙが
発生すると同に上記スイッチ素子Ｓ４が閉成する。従っ
て、オフ期間中は、ゲート駆動回路１６は前記ゲート駆
動回路１と同じ構成となって同様の駆動動作となり、同
図（ｃ）に示すように、強制オフ期間の一定時間、ゲー
トにオフゲート電流が流れる。

【００３２】次に、オン回路側直流電源３の基準線Ａか
ら見た接続点Ｃの電位、つまりゲートバイアス電圧Ｖｇ
は、本ゲート駆動回路１６も前記ゲート駆動回路１も同
じであり、図（ｄ）に見るように、オン期間中、ＧＴＯ
サイリスタ２がオン状態であり、ゲート、カソード間電
圧はゲート・カソード間オン電圧降下分のみ（数百ｍｖ
程度）である。ターンオフ期間中は、分割電圧形成用抵
抗Ｒ４がオフゲート電流形成回路１２のスイッチ素子３
で短絡され、オフ回路側直流電源５の電圧Ｖｏｆｆがバ
イアスされる。ターンオフ期間が過ぎると、Ｓ３は開成
し、オフ回路側直流電源５により逆バイアス抵抗Ｒ３に
賦課される分割電圧、Ｖｏｆｆ・Ｒ３／（Ｒ３＋Ｒ４）
まで上昇し、その後オフ期間中、この分割バイアス電圧
がかかる。

【００３３】一方、オフ回路側直流電源５の基準線Ｂか
ら見た接続点Ｃの電位ＶR4は、図（ｅ）に点線図示する
ように、前記ゲート駆動回路１は、オン期間中、分割抵
抗Ｒ４にオフ側回路直流電源５の電圧Ｖｏｆｆが掛か
る。しかし、本ゲート駆動回路１６は、分割抵抗Ｒ４に
接続したスイッチ素子Ｓ４がオン期間中開成しているた
め、オフ側回路直流電源５が印加されず、ゼロ電位とな
る。そして、ターンオフ期間以降はスイッチ素子Ｓ４が
閉成し、両駆動回路１、１６とも同様である。即ち、タ
ーンオフ期間中は分割電圧形成用抵抗Ｒ４がオフゲート
電流形成回路１２のスイッチ素子３で短絡されてゼロ電
位であり、その後のオフ期間はオフ回路側直流電源５の
分割された電圧、Ｖｏｆｆ・Ｒ４／（Ｒ３＋Ｒ４）まで
上昇し、オフ期間中この電圧がかかる。即ち、前記ゲー
ト駆動回路１はオン期間中、分割電圧形成用抵抗Ｒ４に
オフ回路側直流電源５の電圧Ｖｏｆｆが印加されてお
り、同図斜線図示に相当した大きい抵抗損がオン駆動毎
に生じるが、本発明のゲート駆動回路２１はこれが解消
される。

【００３４】図３は本発明の第２の実施例であり、本出
願人が特願平３−２８９７８９号で出願したゲート駆動
回路に本発明を適用したもので、上記実施例のゲート駆
動回路１６のオフ信号Ｙをオン信号Ｘとは独立して発生
させ、ＧＴＯサイリスタ２のオフ駆動動作をオン信号Ｘ
と関係なく実施させる、所謂直流スイッチ方式のゲート
駆動回路である。

【００３５】即ち、このゲート駆動回路１８は、上記実
施例のゲート駆動回路１６と同様に、オン回路側４に定
常ゲート電流形成回路７、ハイゲート電流形成回路８、
ハイ、ロウの断続したオン信号Ｘが入力されるオン信号
受信部９およびハイゲート信号用ワンショットパルス回
路１０を形成し、オフ回路側６にオフ時逆バイアス電圧
形成回路１７、オフゲート電流形成回路１２、ハイ、ロ
ウの断続したオフ信号Ｙが入力される信号受信部１９お
よびオフ信号用ワンショットパルス回路１４などを形成
している。

【００３６】そして、このゲート駆動回路１８もオフ時
逆バイアス電圧形成回路１７は分割電圧形成用の抵抗Ｒ
４にスイッチ素子Ｓ４を接続し、このスイッチ素子Ｓ４
を前記オン信号Ｘまたは前記オフ信号Ｙの発生に応答し
て作動させ、ＧＴＯサイリスタ２のオン駆動中はスイッ
チ素子Ｓ４を開成させ、オフ駆動中はスイッチ素子Ｓ４
を閉成するように構成されている。なお、このゲート駆
動回路１８では、スイッチ素子Ｓ４は常開であり、これ
を後述のラッチ回路２０を介して作動させ、オフ信号Ｙ
のハイレベルに応答して閉成するよう構成している。

【００３７】このゲート駆動回路１８と上記実施例のゲ
ート駆動回路１６と異なる点は、信号受信部１９に入力
されるオフ信号Ｙはオン信号Ｘとは独立した信号源から
発生されるものであること、および、上記オン信号Ｘの
発生毎に応答して定常電流形成回路７を作動させると共
に、前記オフ信号Ｙの発生に応答して前記定常電流形成
回路７を作動を停止させるラッチ回路２０を介して前記
定常電流形成回路７を作動させる点のみであり、その他
の構成は上記実施例のゲート駆動回路１６と同じであ
る。従って、同じ機能部品は図１と同一参照符号を付
し、その説明は略す。

【００３８】上記ラッチ回路２０は例えば双安定マルチ
バイブレータなどで構成され、オン信号Ｘが立上り、ラ
ッチ回路２０の入力端子Ｓにハイが入力されると、その
出力端子Ｑがハイとなり、定常電流形成回路７を作動さ
せる。出力端子Ｑのハイは、次にオフ信号Ｙがラッチ回
路２０の入力端子Ｒに入力されるまでハイが保持され、
定常電流形成回路７を作動し続ける。そして、オフ信号
Ｙが入力端子Ｒに入力されると、出力端子Ｑがロウに切
変わり、定常電流形成回路７の作動を停止する。

【００３９】従って、このゲート駆動回路１８は、図４
に示すように、オン信号Ｘの発生毎に一定期間ハイゲー
ト電流を流すと共に、定常ゲート電流はオン信号Ｘの発
生後、オフ信号Ｙが発生してラッチ回路２０が復旧する
まで流れ続け、ＧＴＯサイリスタ２をオン駆動する。そ
して、オフ信号Ｙが立上がると、定常ゲート電流がなく
なると共に、オフゲート電流が流れて、ＧＴＯサイリス
タをオフ駆動する。即ち、このゲート駆動回路１８は、
前記ゲート駆動回路１６のように、オン信号の発生毎に
ＧＴＯサイリスタ２をオフ駆動せず、常時オン駆動させ
ておき、負荷電流の状況により適宜ゲートにハイゲート
電流を流すように駆動した直流スイッチ方式のゲート駆
動回路である。

【００４０】例えば、図５はこのゲート駆動回路１８が
適用される直流スイッチ方式のゲート駆動回路例であ
り、４個のＧＴＯサイリスタＱ１〜Ｑ４をブリッジに接
続し、ブリッジ間に負荷Ｚを接続したインバータ回路で
ある。この回路の直流電源側Ｅ側に配置したＧＴＯサイ
リスタＱ５は、常時ゲートに定常ゲート電流を流してＧ
ＴＯサイリスタＱ５をオン駆動しておき、アーム側のＧ
ＴＯサイリスタＱ１〜Ｑ４のオン駆動に合わせて発っせ
られるオン信号に応答して、一定時間、ハイゲート電流
を流すようにゲート駆動し、負荷異常など駆動停止の要
請時に発っせられるオフ信号によりオフ駆動される。

【００４１】かかる直流スイッチ方式のＧＴＯサイリス
タＱ５のゲート駆動に適用するゲート駆動回路１８は、
ＧＴＯサイリスタ２は常時オン駆動されているが、オフ
時逆バイアス電圧形成回路１７の分割抵抗Ｒ４は、ＧＴ
Ｏサイリスタ２のオン動作中、スイッチ素子Ｓ４により
オフ回路側直流電源から切放されており、抵抗損失を生
じることがない。また、この直流スイッチ方式に用いる
ＧＴＯサイリスタは電源側に配置されて連続駆動される
ため、従来の構成では容量の大きい抵抗を用いなければ
ならないが、本実施例によれば、オフ信号時のみ挿入す
るので、これを小形の抵抗に置き換えることができる。

【００４２】

【発明の効果】以上のように、本発明は分割電圧形成用
の抵抗にスイッチ素子を接続して、ＧＴＯサイリスタの
オン期間中、分割電圧形成用の抵抗をオフ回路側直流電
源から切放すように構成したから、ゲート損失を可及的
に減少でき、効率の良いＧＴＯサイリスタのゲート駆動
回路が提供できる。また、分割電圧形成用の抵抗に熱容
量の小さい小形のものが使用でき、装置の小形化が達成
できる。

【図面の簡単な説明】

【図１】本発明の第１実施例でゲート駆動回路の構成を
示す回路図である。

【図２】図１のゲート駆動回路の動作を示す各部の波形
図である。

【図３】本発明の第２実施例でゲート駆動回路の構成を
示す回路図である。

【図４】図３のゲート駆動回路の動作を示す各部の波形
図である。

【図５】図３が適用されるＧＴＯサイリスタを用いたイ
ンバータ回路図である。

【図６】本発明の前提となるゲート駆動回路の構成を示
す回路図である。

【図７】図７のゲート駆動回路の動作を示す各部の波形
図である。

【符号の説明】

2 ＧＴＯサイリスタ 3 オン回路側直流電源 4 オン回路側 5 オフ回路側直流電源 6 オフ回路側 7 定常ゲート電流形成回路 8 ハイゲート電流形成回路 9 オン信号受信部 10 ハイゲート信号用ワンショットパルス回路 12 オフゲート電流形成回路 13 オフ信号発生回路 14 オフ信号用ワンショットパルス回路 15 反転回路 16、18 ゲート駆動回路 17 オフ時逆バイアス電圧形成回路 19 オフ信号受信部 20 ラッチ回路 R3 逆バイアス用抵抗 R4 分割電圧形成用抵抗 S4 スイッチ素子

Claims

【特許請求の範囲】

【請求項１】オン回路側はゲート、カソード間にオン回
路側直流電源に接続された、抵抗Ｒ１を有した定常ゲー
ト電流形成回路と、抵抗Ｒ２を有し信号の発生毎に一定
時間作動するハイゲート電流形成回路とが形成され、オ
ン信号の発生毎に、オン信号発生初期の一定時間、ＧＴ
Ｏサイリスタのゲートにハイゲート電流を流すと共に、
その後は一定の定常ゲート電流を流してオン駆動させ、
オフ回路側はゲート、カソード間に接続された逆バイア
ス用抵抗Ｒ３とこの抵抗Ｒ３の両端にオフ回路側直流電
源に接続された分割電圧形成用抵抗Ｒ４とを有したオフ
時逆バイアス電圧形成回路と、前記抵抗Ｒ４の両端に接
続され信号の発生毎に一定時間作動して前記抵抗Ｒ４を
短絡させるオフゲート電流形成回路とが形成され、オフ
信号の発生直後の一定時間、ＧＴＯサイリスタのゲート
にオフゲート電流を流し、その後はゲートに逆バイアス
電圧を付与してオフ駆動させるようにしたＧＴＯサイリ
スタのゲート駆動回路であって、前記分割電圧形成用抵
抗Ｒ４にスイッチ素子を接続し、このスイッチ素子を前
記オン信号の発生又はオフ信号の発生に対応させて作動
させ、ＧＴＯサイリスタのオン駆動中は前記スイッチ素
子を開成すると共に、オフ駆動中前記スイッチ素子を閉
成するようにしたことを特徴とするＧＴＯサイリスタの
ゲート駆動回路。
【請求項２】前記オフ信号は前記オン信号の反転したオ
ンオフ信号で形成し、前記オン信号の立下りに応答させ
て前記ＧＴＯサイリスタをオフ駆動させるようにしたこ
とを特徴とする請求項１記載のＧＴＯサイリスタのゲー
ト駆動回路。
【請求項３】前記オフ信号は前記オン信号とは独立した
信号で形成し、前記オン信号を、前記オン信号の発生に
応答して前記定常ゲート電流形成回路を作動させると共
に、前記オフ信号の発生に応答して前記定常ゲート電流
形成回路の作動を停止させるラッチ回路を介して前記定
常ゲート電流形成回路を作動させ、オン駆動中、前記Ｇ
ＴＯサイリスタのゲートに定常ゲート電流を流すと共に
前記オン信号の発生毎にハイゲート電流を流し、オフ駆
動は前記オン信号の発生とは無関係に発っせられるオフ
信号によって前記定常ゲート電流およびハイゲート電流
を止め、前記ＧＴＯサイリスタをオフするようにしたこ
とを特徴とする請求項１記載のＧＴＯサイリスタのゲー
ト駆動回路。