JPH06301624A

JPH06301624A - 周辺装置

Info

Publication number: JPH06301624A
Application number: JP8319293A
Authority: JP
Inventors: Nobuko Matsuda; 信子松田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-04-09
Filing date: 1993-04-09
Publication date: 1994-10-28
Anticipated expiration: 2013-09-30
Also published as: JP2806201B2

Abstract

(57)【要約】【目的】ホストＣＰＵからその周辺装置へのコマンド転
送時間と、上記周辺装置における１つのコマンド処理後
の次のコマンド処理開始までの休止時間とを短縮する。【構成】描画コマンド処理を実行する命令実行部３６
と、コマンドを一時格納するレジスタ３２と、レジスタ
３２に上記コマンドを格納したことを示すフラグ３２と
を備える。ＣＰＵ１からコマンドが転送されたとき命令
実行部３６が休止状態であればこれを起動し、命令実行
部３６が直前コマンド処理を実行中であれば上記コマン
ドをレジスタ３２に命令ストック値として格納すると同
時にフラグ３３をセットする。命令実行部３６が上記直
前コマンド処理の実行を終了したときフラグ３３がセッ
トされていれば上記命令ストック値を用いて命令実行部
３６を起動して上記コマンド処理を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は周辺装置に関し、特に中
央処理装置であるホストＣＰＵに接続され上記ホストＣ
ＰＵからのコマンドを処理する描画用コントローラ等の
周辺装置に関する。

【０００２】

【従来の技術】図形の描画を含む処理を行うデータ処理
システムにおいては、図形描画を高速に実行する描画専
用のコントローラ、すなわち描画用コントローラを利用
すれば図形描画の時間が短縮される。また、ホストＣＰ
Ｕによる図形描画以外の処理と、上記描画用コントロー
ラによる図形描画処理とを並列に動作させることができ
るためさらに全体の性能の向上が見込める。

【０００３】上記描画用コントローラに所望の図形を描
画させるために、上記ホストＣＰＵは、図形の位置、サ
イズ、線種等を指定する描画パラメータを上記描画用コ
ントローラに内蔵された複数のレジスタから成るパラメ
ータレジスタ群に転送する。上記パラメータにはいくつ
かの種類があるが、特定のレジスタに対応して設定すべ
きパラメータは予め決められている。所要のパラメータ
を所定のレジスタに転送後に、直線描画、円描画等のコ
マンドを発行して上記描画用コントローラにこれらのコ
マンドが指示する処理を実行させる。ただし、上記描画
用コントローラが、直前に発行されたコマンドの処理実
行途中で上記ホストＣＰＵが上記レジスタの内容を書換
てしまうと、正しい結果を得ることができない。そのた
め上記ホストＣＰＵの次処理コマンドの発行は、上記描
画用コントローラにおける直前のコマンドの処理と競合
しないように、上記直前コマンド処理の終了を待って行
なう必要がある。

【０００４】この種のデータ処理システムの性能向上に
は、上述の上記直前コマンド処理の終了までの待時間の
低減が重要である。

【０００５】例えば、直線を描画する場合、座標系の設
定、直線の始点および終点をそれぞれ示す座標値等ホス
トＣＰＵから設定されたパラメータを最初に読込んでし
まえば、後は作業用のメモリのみを用いて、直線の開始
点のアドレス、直線発生用のパラメータ等実際の描画に
必要な値を計算できる。そのため、ホストＣＰＵから設
定されたパラメータの参照終了後は、上記パラメータを
格納するパラメータメモリの値を書換えても以降の処理
には影響しなくなる。

【０００６】上記パラメータの参照終了後に次処理のコ
マンドを受けつけることにより上記待時間を低減して、
上記システム性能の改善を図った従来の例として、例え
ば、特開昭６３−２９６１５５号公報記載のように、周
辺装置にホストＣＰＵからのコマンドを格納するローカ
ルメモリを内蔵し、周辺装置がデータ転送等の処理実行
中に、ホストＣＰＵからの他のチャネルに対するデータ
転送やパラメータ設定等のコマンドが発生したときに一
時上記ローカルメモリに格納し、実行中の上記処理の終
了次第、次処理のコマンドを上記ローカルメモリから読
出し実行するというものがあった。

【０００７】従来の周辺装置（ＰＣＵ）１０４は、図６
に示すように、バスコントローラ１０６と、描画プロセ
ッサ等の処理装置１０８と、ローカルメモリ１０９と、
競合回路１１０とを備える。

【０００８】バスコントローラ１０６は、バス１０２に
接続され、ＣＰＵ１０１、主記憶装置（ＭＭ）１０３
や、他の周辺装置（ＰＣＵ）１１２とコマンドあるいは
データの授受を行う。処理装置１０８は、バス１０２、
バスコントローラ１０６を通して受信したコマンドを処
理し、必要があればその結果をローカルメモリ１０９に
格納する。ローカルメモリ１０９は処理装置１０８が処
理した結果を格納、または、処理装置１０８の処理中に
おいてＣＰＵ１０１等から転送されたコマンドを優先し
て格納する。競合回路１１０は、バス１０２あるいは処
理装置１０８のいずれがローカルメモリ１０９を使用す
るのかを点検し、バス１０２がローカルメモリ１０９を
使用する場合、すなわちＣＰＵ１０１からのデータ転送
を要求するコマンドが送られてきたときに、処理装置１
０８の処理をストップさせて、このコマンドを優先して
ローカルメモリ１０９に格納するように制御する。そし
て、バス１０２がローカルメモリ１０９の使用を終える
と処理装置１０８の処理を再開させる。

【０００９】通常描画処理では、ある１回の要求で複数
の図形を連続して描画することが多い。例えば、ウイン
ドウシステムを例に挙げると、あるテキストウインドウ
を描画するためには、上記ウインドウの背景の塗潰し、
上記ウインドウの枠の描画、上記ウインドウ内の文字の
描画を連続して実行する。この間ホストＣＰＵは、それ
ぞれのコマンド発行に必要な前処理、描画用コントロー
ラへのパラメータ転送およびコマンド発行を繰返すこと
になる。

【００１０】このとき、描画プロセッサ（処理装置）が
処理実行中でも、ホストＣＰＵからはローカルメモリへ
の上記コマンドおよび上記パラメータ転送が可能であ
る。しかし、上記転送は競合回路によるホストＣＰＵの
優先性の点検後上記処理の実行を中断して行うため、上
記優先性の点検時間および転送時間の分全体の処理時間
が大きくなり、特に実行時間が短い描画コマンドを連続
して実行させる場合に、バスの転送速度が遅いデータ処
理システムでは上記転送が処理の高速化のネックにな
る。

【００１１】

【発明が解決しようとする課題】上述した従来の周辺装
置は、ホストＣＰＵからはローカルメモリへのコマンド
およびパラメータ転送が可能であるが、上記転送は競合
回路によるホストＣＰＵの優先性の点検後上記処理の実
行を中断して行うため、上記優先性の点検時間および転
送時間の分全体の処理時間が大きくなり、特に実行時間
が短い描画コマンドを連続して実行させる場合に、バス
の転送速度が遅いデータ処理システムでは上記転送が処
理の高速化のネックになるという欠点があった。

【００１２】

【課題を解決するための手段】本発明の周辺装置は、中
央処理装置からの命令が指示する処理を実行する命令実
行部と、外部装置とのデータの読込書込を制御するイン
タフエース制御部と、前記命令を一時格納するコマンド
ストックレジスタと、前記コマンドストックレジスタに
前記命令を格納したことを示すコマンドストックフラグ
とを備え、前記中央処理装置から第２の処理を指示する
前記命令が転送されたとき前記命令実行部が休止状態で
あれば前記命令実行部を起動し、前記命令実行部が第１
の処理を実行中であれば前記命令を前記コマンドストッ
クレジスタに命令ストック値として格納すると同時に前
記コマンドストックフラグをセットし、前記命令実行部
の前記第１の処理の実行を終了したとき前記コマンドス
トックフラグがセットされていれば前記命令ストック値
を用いて前記命令実行部を起動して前記第２の処理を実
行することを特徴とするものである。

【００１３】

【実施例】次に、本発明の実施例について図１〜図５を
参照して説明する。

【００１４】図１は本発明の描画処理用の周辺装置の一
実施例を示すブロック図である。

【００１５】本実施例の周辺装置は、図１に示すよう
に、ホストＣＰＵであるＣＰＵ１と、ＣＰＵ１とプリプ
ロセッサ３とを接続するバス２と、ＣＰＵ１からのコマ
ンドおよび描画パラメータを受け描画前処理を行なうプ
リプロセッサ３と、バス４と、プリプロセッサ３からの
描画前処理データを受け描画処理を行なう描画プロセッ
サ５と、図形描画用の画像メモリであるメモリ６とを備
える。

【００１６】プリプロセッサ３は、バス２とプリプロセ
ッサ３間のデータの授受を制御するインタフエース制御
部３１と、コマンドコードを格納するレジスタ３２と、
命令実行部３６の動作中にコマンドコードを受付けたか
否かを示すフラグをセットするフラグ３３と、動作ステ
ータスに対応するステータスデータＤＳを出力するレジ
スタ３４と、ビジイ信号ＰＢＹを制御するフラグ３５
と、命令実行部３６と、命令実行部３６から供給される
リード信号ＲＩＣとライト信号ＷＩＣとをレジスタ群３
８，３９あるいはバス４のいずれかに転送するかを制御
するリードライト制御部３７と、ＣＰＵ１から転送され
る図形描画用のパラメータを格納する複数のパラメータ
レジスタから成るレジスタ群３８と、命令実行部３６が
使用する作業用の複数のレジスタから成るレジスタ群３
９とを備える。

【００１７】プリプロセッサ３および描画プロセッサ５
は並列してパイプライン処理を行なう。ＣＰＵ１は、レ
ジスタ群３８に対して描画パラメータの設定を行う。プ
リプロセッサ３は、設定された描画パラメータの値を使
用して、座標からメモリ６のアドレスへの変換等の描画
前処理を行い、その前処理データを描画プロセッサ５に
転送する。描画プロセッサ５は、上記前処理データを使
用してメモリ６に対して実際の描画処理を実行する。

【００１８】図２は、レジスタ３４内のビット構成を示
す図である。レジスタ３４は１ビットから成り、そのビ
ットの値すなわちステータスデータＤＳはビジイ信号Ｐ
ＢＹにより変化する。

【００１９】図１において、レジスタ群３８の各々のレ
ジスタは読出書込が可能である。レジスタ３４は読出の
み可能である。インタフエース制御部３１は、外部から
のプリプロセッサ３内の各レジスタの読出に対応してバ
ス２からリード信号ＲＤＢの供給を受け、バス２から供
給されるアドレスＡＤＢの値を点検する。このアドレス
ＡＤＢの値がレジスタ３４に対するアクセスであればス
テータスデータＤＳをデータＤＢとしてバス２に供給
し、レジスタ３４以外のレジスタに対するアクセスの場
合はレジスタ群３８，３９からのデータＤＰＷをデータ
ＤＢとしてバス２に供給する。外部からのプリプロセッ
サ３内の各レジスタへの書込の場合は、対応するバス２
からのライト信号ＷＲＢの供給を受け、データＤＢをそ
のままデータＤＰＷとしてレジスタ群３８，３９に供給
する。

【００２０】ビジイ信号ＰＢＹは、フラグ３５の値によ
って変化する。このフラグ３５は、命令実行部３６が起
動されたときにセットされビジイ信号ＰＢＹがアクティ
ブとなる。命令実行部３６はフラグ３５のセットおよび
クリアすることができ、処理実行中に任意のタイミング
でビジイ信号ＰＢＹの値を変更できる。命令実行部３６
が１コマンド分の処理を終了すると、フラグ３５はクリ
アされる。

【００２１】レジスタ群３８，３９内の各々のレジスタ
に対しては、インタフエース制御部３１から供給される
アドレスＡＰＷ、データＤＰＷ、リード信号ＲＤＲ、お
よびライト信号ＷＲＲ、または命令実行部３６から供給
されるアドレスＡＩＲ、データＤＩＲ、およびリードラ
イト制御部３７から供給されるリード信号ＲＣＲ、およ
びライト信号ＷＣＲによってアクセスを行なう。

【００２２】リードライト制御部３７は、命令実行部３
６からのアクセスがレジスタ群３８，３９に対してかあ
るいはバス４を経由して描画プロセッサ５に対してかの
いずれであるかの選択を行なう。すなわち、リードライ
ト制御部３７はアドレスＡＩＲの値にしたがって、命令
実行部３６から供給されるリード信号ＲＩＣ、およびラ
イト信号ＷＩＣをレジスタ群３８，３９に対するアクセ
ス用のリード信号ＲＣＲ、およびライト信号ＷＣＲとし
て供給するか、またはバス４を経由する描画プロセッサ
５に対するアクセス用のリード信号ＲＣＢ、およびライ
ト信号ＷＣＢとして供給するかの選択制御を行う。

【００２３】次に、図１〜図３を参照して、本実施例の
プリプロセッサ３の処理のフローについて説明する。図
３はプリプロセッサ３の処理動作を示すフローチャート
である。

【００２４】プリプロセッサ３の起動は、レジスタ群３
８のアドレスマップにおける特定のアドレスがコマンド
レジスタとして割当てられているので、ＣＰＵ１は、上
記特定アドレスにコマンドコードを書込むことにより行
われる。まず、インタフエース制御部３１は、ライト信
号ＷＲＢの供給を受け、アドレスＡＤＢの値を点検し
て、上記特定アドレスへのアクセスであるかどうかをチ
エックする。上記特定アドレスであれば、次に、命令実
行部３６が動作中であるかどうかをビジイ信号ＰＷＫに
よりチエックする。ビジイ信号ＰＷＫがインアクティ
ブ、すなわち命令実行部３６が休止中であれば、スター
ト信号ＳＴを生成し命令実行部３６を起動する。ビジイ
信号ＰＷＫがアクティブ、すなわち命令実行部３６が動
作中であれば、書込まれたコマンドコードをレジスタ３
２に格納し、フラグ３３をセットする。

【００２５】まず、リセット後の休止状態では、ビジイ
信号ＰＢＹ，ＰＷＫの各々はインアクティブであり、フ
ラグ３５はゼロクリアされている。レジスタ３４のビッ
トすなわちステータスデータＤＳの値は’０’である。
また、フラグ３３もゼロクリアされている。命令実行部
３６は、インタフエース制御部３１が供給するスタート
信号ＳＴにより起動されると、コマンドコードの値に対
応した図形を描画する処理を開始する。このときビジイ
信号ＰＷＫがアクティブとなる。また、フラグ３５に’
１’がセットされビジイ信号ＰＢＹもアクティブとな
る。これによりステータスデータＤＳの値が’１’とな
る（ステップＳ３１）。

【００２６】レジスタ群３８の値を参照する処理を終了
した時点で、命令実行部３６はフラグ３５に’０’をセ
ットする（ステップＳ３２）。フラグ３５に’０’がセ
ットされると、ビジイ信号ＰＢＹはインアクティブとな
り、したがって、ステータスデータＤＳの値が’０’と
なって、ＣＰＵ１からのレジスタ群３８への書込を許可
する。

【００２７】次に、レジスタ群３９を用いて描画前処理
を実行し（ステップＳ３３）、描画プロセッサ５が直前
に発行されたコマンドの処理を続行中であればその終了
を待って、描画前処理の結果である前処理データＤＰを
バス４を経由して描画プロセッサ５に転送し、これを起
動して処理を終了する。このときビジイ信号ＰＷＫがイ
ンアクティブとなる（ステップＳ３４）。

【００２８】次に、命令実行部３６の１コマンド分の処
理の終了により、ビジイ信号ＰＷＫがインアクティブと
なると、インタフエース制御部３１はフラグ３３を参照
し、セットされていれば、レジスタ３２の値を入力して
スタート信号ＳＴを生成し命令実行部３６を起動する。
命令実行部３６はレジスタ３２の値に対応したコマンド
処理を直ちに開始する。また、セットされていなけれ
ば、命令実行部３６は休止状態にはいる。

【００２９】次に、図１，図２，図４を参照してＣＰＵ
１の処理のフローについて説明する。図４は描画コマン
ド起動処理のときのＣＰＵ１の処理動作を示すフローチ
ャートである。

【００３０】まず、ＣＰＵ１は、レジスタ３４を読出し
ステータスデータＤＳの値を点検する。ステータスデー
タＤＳの値が’１’であれば、再度レジスタ３４を読出
しステータスデータＤＳの値を点検する。ステータスデ
ータＤＳの値が’１’である間はこれらの動作を反復す
る（ステップＳ１１）。ステータスデータＤＳの値が’
０’になると、レジスタ群３８に図形のパラメータを転
送する（ステップＳ１２）。上記パラメータ転送に続い
て、ＣＰＵ１は上述のように、コマンドレジスタに割当
てられた特定アドレスにコマンドコードを書込み、命令
実行部３６を起動する（ステップＳ１３）。

【００３１】図５は、本実施例の動作を示すタイムチャ
ートである。図５に示すように、コマンドコードを保持
するレジスタ３２を設け、フラグ３３によりレジスタ３
２の格納値の利用を制御することにより、プリプロセッ
サ３の処理の途中でも、ＣＰＵ１からプリプロセッサ３
にコマンドコードを転送することが可能となっている。

【００３２】たたえば、プリプロセッサにおける処理時
間が同一のコマンドを５回連続して描画する場合につい
て本実施例と従来例とを比較する。本実施例のステータ
スデータおよび従来例の優先性チエックの時間を同一の
０．５μＳ、コマンドの転送時間を本実施例および従来
例とも同一の０．８μＳとすると、本実施例では、最初
の一回目の転送のときのみステータスデータのチエック
時間を要し、２回目からは、連続してプリプロセッサが
処理を実行し、一方、従来例ではコマンドの転送毎に優
先性チエックを行ない処理を中断するので、１．３μＳ
の５倍の６．５μＳのコマンド転送時間を要する。した
がって、本実施例では６．５μＳから０．８μＳを減算
した５．７μＳの処理時間が短縮できる。

【００３３】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。例えば、描画プロセッサがプリプロセッサと同様
のパラメータレジスタ群と作業用レジスタ群とを備える
構成とすることにより、上記描画プロセッサの処理実行
中であっても、上記プリプロセッサから上記描画プロセ
ッサに対する前処理データとコマンドコードとの転送が
可能であるので、上記描画プロセッサの１コマンド分の
処理の終了後直ちに次のコマンドの処理を開始できるこ
とも、本発明の主旨を逸脱しない限り適用できることは
勿論である。

【００３４】

【発明の効果】以上説明したように、本発明の周辺装置
は、コマンドコードを保持するレジスタを設け、フラグ
により上記レジスタの格納値の利用を制御することによ
り、プリプロセッサの処理の途中でも、ホストＣＰＵか
ら上記プリプロセッサにコマンドコードを転送すること
が可能となるので、上記プリプロセッサの休止時間を短
縮でき、全体の処理実行時間を短縮できるという効果が
ある。

【図面の簡単な説明】

【図１】本発明の周辺装置の一実施例を示すブロック図
である。

【図２】図１のレジスタの構成を示すブロック図であ
る。

【図３】本実施例のプリプロセッサにおける動作を示す
フローチャートである。

【図４】本実施例のＣＰＵの動作を示すフローチャート
である。

【図５】本実施例の動作を示すタイムチャートである。

【図６】従来の周辺装置を含むシステムの一例を示すブ
ロック図である。

【符号の説明】

１，１０１ＣＰＵ２，４，１０２バス３プリプロセッサ５描画プロセッサ６メモリ３１インタフエース制御部３２，３４レジスタ３３，３５フラグ３６命令実行部３７リードライト制御部３８，３９レジスタ群１０２ＭＭ１０３ＰＣＵ１０６バスコントローラ１０８処理装置１０９ローカルメモリ１１０競合回路

Claims

【特許請求の範囲】

【請求項１】中央処理装置からの命令が指示する処理
を実行する命令実行部と、外部装置からのデータの読込書込を制御するインタフエ
ース制御部と、前記命令を一時格納するコマンドストックレジスタと、前記コマンドストックレジスタに前記命令を格納したこ
とを示すコマンドストックフラグとを備え、前記中央処理装置から第１の処理を指示する前記命令が
転送されたとき前記命令実行部が休止状態であれば前記
命令実行部を起動し、前記命令実行部が第２の処理を実行中であれば前記命令
を前記コマンドストックレジスタに命令ストック値とし
て格納すると同時に前記コマンドストックフラグをセッ
トし、前記命令実行部の前記第２の処理の実行を終了したとき
前記コマンドストックフラグがセットされていれば前記
命令ストック値を用いて前記命令実行部を起動して前記
第１の処理を実行することを特徴とする周辺装置。
【請求項２】前記第１および第２の処理が図形描画処
理であり、前記中央処理装置から転送される前記図形描
画処理用のパラメータを格納する複数のレジスタから成
る第１のレジスタ群と、前記命令実行部が使用する作業用の複数のレジスタから
成る第２のレジスタ群と、命令実行部の処理の状況を示すステータスデータを前記
中央処理装置に供給するステータスレジスタとを備え、前記命令実行部が前記第１のレジスタ群に格納された第
１の前記パラメータを使用する処理を終了して前記第２
のレジスタ群に格納されたデータを使用する処理の実行
中に前記パラメータの転送許可を示す前記ステータスデ
ータを前記中央処理装置に送り第２の前記パラメータの
転送を開始することを特徴とする請求項１記載の周辺装
置。