JPH0629414A - 多層配線層間膜の平坦化方法 - Google Patents
多層配線層間膜の平坦化方法Info
- Publication number
- JPH0629414A JPH0629414A JP18373092A JP18373092A JPH0629414A JP H0629414 A JPH0629414 A JP H0629414A JP 18373092 A JP18373092 A JP 18373092A JP 18373092 A JP18373092 A JP 18373092A JP H0629414 A JPH0629414 A JP H0629414A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sog
- etching
- cvd
- wiring interlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ＳＯＧ膜を使用した多層配線層間膜におい
て、平坦性に優れ、かつ安定したプロセス制御性のある
多層配線層間膜の形成方法を提供する。 【構成】 配線の上部に第１のＣＶＤ７膜を成膜し、そ
の上部に第１のＳＯＧ膜９を成膜し、その後第１のＣＶ
Ｄ膜、ＳＯＧ膜を等速エッチバックし、その上部に第２
のＳＯＧ膜４を成膜し、最後にその上部に第２のＣＶＤ
膜５を平坦に成膜する。
て、平坦性に優れ、かつ安定したプロセス制御性のある
多層配線層間膜の形成方法を提供する。 【構成】 配線の上部に第１のＣＶＤ７膜を成膜し、そ
の上部に第１のＳＯＧ膜９を成膜し、その後第１のＣＶ
Ｄ膜、ＳＯＧ膜を等速エッチバックし、その上部に第２
のＳＯＧ膜４を成膜し、最後にその上部に第２のＣＶＤ
膜５を平坦に成膜する。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線層間膜の平坦
化に有用なＳＯＧ（Spin On Glass ）を用いる絶縁膜の
層を備える半導体装置の多層配線層間膜の平坦化方法に
関するものである。
化に有用なＳＯＧ（Spin On Glass ）を用いる絶縁膜の
層を備える半導体装置の多層配線層間膜の平坦化方法に
関するものである。
【０００２】
【従来の技術】従来、ＳＯＧ膜を使用した多層配線層間
膜の平坦化技術には、主に次の二種類の方法がある。第
１の方法は、図２に示すように配線１の上部に第１のＣ
ＶＤ膜２を成膜し、その上部にクラックやスルーホール
導通不良が発生しない範囲で第１のＳＯＧ膜３を厚く成
膜し、配線層間膜の段差を平坦化する方法（ＳＯＧ膜エ
ッチバックなしプロセス）である。
膜の平坦化技術には、主に次の二種類の方法がある。第
１の方法は、図２に示すように配線１の上部に第１のＣ
ＶＤ膜２を成膜し、その上部にクラックやスルーホール
導通不良が発生しない範囲で第１のＳＯＧ膜３を厚く成
膜し、配線層間膜の段差を平坦化する方法（ＳＯＧ膜エ
ッチバックなしプロセス）である。
【０００３】第２の方法は、図３に示すように第１のＳ
ＯＧ膜３を犠牲膜として使用し、それと下地の第１のＣ
ＶＤ膜２とを等速でエッチングすることによって、層間
膜中に残す第１のＳＯＧ膜量を減らし、かつＳＯＧ成膜
時と同等の平坦化を達成する方法（等速エッチバックプ
ロセス）である。
ＯＧ膜３を犠牲膜として使用し、それと下地の第１のＣ
ＶＤ膜２とを等速でエッチングすることによって、層間
膜中に残す第１のＳＯＧ膜量を減らし、かつＳＯＧ成膜
時と同等の平坦化を達成する方法（等速エッチバックプ
ロセス）である。
【０００４】
【発明が解決しようとする課題】ＳＯＧ膜エッチバック
なしプロセスの場合には、配線層間膜の平坦度はＳＯＧ
膜厚によってのみ制御できるが、クラック、スルーホー
ル導通不良の問題からＳＯＧ膜厚を厚くするには限界が
あり、ひいては平坦化には限界があった。等速エッチバ
ックプロセスの場合には、溝部でＳＯＧ膜の膜質が弱
く、またエッチング中に下地ＣＶＤ膜から出た酸素がエ
ッチレートを速めるので局所的に平坦性の低下する個所
が生じやすく、大量生産時に制御性の点で問題があっ
た。
なしプロセスの場合には、配線層間膜の平坦度はＳＯＧ
膜厚によってのみ制御できるが、クラック、スルーホー
ル導通不良の問題からＳＯＧ膜厚を厚くするには限界が
あり、ひいては平坦化には限界があった。等速エッチバ
ックプロセスの場合には、溝部でＳＯＧ膜の膜質が弱
く、またエッチング中に下地ＣＶＤ膜から出た酸素がエ
ッチレートを速めるので局所的に平坦性の低下する個所
が生じやすく、大量生産時に制御性の点で問題があっ
た。
【０００５】従来の配線層間膜の平坦化の対策技術は、
上記のＳＯＧ膜に関する問題点を解決するためのものが
大部分であったが、本発明は上記二種類の方法の問題点
を同時に解決し、平坦性に優れ、かつ安定したプロセス
制御性のある配線層間膜の平坦化方法を提供するために
なされたものである。
上記のＳＯＧ膜に関する問題点を解決するためのものが
大部分であったが、本発明は上記二種類の方法の問題点
を同時に解決し、平坦性に優れ、かつ安定したプロセス
制御性のある配線層間膜の平坦化方法を提供するために
なされたものである。
【０００６】
【課題を解決するための手段】本発明者らは、配線層間
膜の平坦化方法について鋭意研究を重ねた結果、等速エ
ッチバックプロセスとＳＯＧ膜エッチバックなしプロセ
スとの欠点を補い、かつ利点を組み合わせて相乗効果を
出した新しい配線層間膜の平坦化方法を発明するに至っ
た。
膜の平坦化方法について鋭意研究を重ねた結果、等速エ
ッチバックプロセスとＳＯＧ膜エッチバックなしプロセ
スとの欠点を補い、かつ利点を組み合わせて相乗効果を
出した新しい配線層間膜の平坦化方法を発明するに至っ
た。
【０００７】すなわち、本発明は、図１に示すように
配線の上部に第１のＣＶＤ膜を厚く成膜し、その上部に
第１のＳＯＧ膜を犠牲膜として成膜し、その後に第１の
ＣＶＤ膜と第１のＳＯＧ膜とを等速エッチバックし、そ
の上部に第２のＳＯＧ膜を薄く成膜し、最後にその上部
に第２のＣＶＤ膜を成膜することを特徴とする多層配線
層間膜の平坦化方法であり、かつ第１のＣＶＤ膜厚、
等速エッチバック量と第１、第２のＳＯＧ膜厚を制御パ
ラメータにすることを特徴とする請求項１記載の多層配
線層間膜の平坦化方法である。
配線の上部に第１のＣＶＤ膜を厚く成膜し、その上部に
第１のＳＯＧ膜を犠牲膜として成膜し、その後に第１の
ＣＶＤ膜と第１のＳＯＧ膜とを等速エッチバックし、そ
の上部に第２のＳＯＧ膜を薄く成膜し、最後にその上部
に第２のＣＶＤ膜を成膜することを特徴とする多層配線
層間膜の平坦化方法であり、かつ第１のＣＶＤ膜厚、
等速エッチバック量と第１、第２のＳＯＧ膜厚を制御パ
ラメータにすることを特徴とする請求項１記載の多層配
線層間膜の平坦化方法である。
【０００８】
【作用】本発明の作用を図１に従って説明する。ＳＯＧ
膜を用いた配線層間膜の平坦化のため、ＳＯＧ膜を厚く
する方法では、クラックの発生や、ＳＯＧ膜から発生す
るH2O ガスがAlを酸化して導通不良を起こすので、厚膜
化には限界がある。従って、本発明では、最初に等速エ
ッチバックプロセスと同様に、図１の（ａ）→（ｂ）→
（ｃ）のプロセスを採用して多層配線層間膜の平坦化を
図る。
膜を用いた配線層間膜の平坦化のため、ＳＯＧ膜を厚く
する方法では、クラックの発生や、ＳＯＧ膜から発生す
るH2O ガスがAlを酸化して導通不良を起こすので、厚膜
化には限界がある。従って、本発明では、最初に等速エ
ッチバックプロセスと同様に、図１の（ａ）→（ｂ）→
（ｃ）のプロセスを採用して多層配線層間膜の平坦化を
図る。
【０００９】この等速エッチバックプロセスで全体的な
平坦性は確保できるが、このプロセスでは前述のとおり
アスペクト比の高い段差の所で局所的に平坦性の低下す
る個所が生じる。従って本発明では、局所的に平坦性の
低下した個所の平坦性を回復させるためにこの部分にＳ
ＯＧ膜を薄く成膜し、平坦化する。このプロセスは、図
１（ｃ）→（ｄ）→（ｅ）のプロセスで従来のＳＯＧ膜
エッチバックなしプロセスに相当する。
平坦性は確保できるが、このプロセスでは前述のとおり
アスペクト比の高い段差の所で局所的に平坦性の低下す
る個所が生じる。従って本発明では、局所的に平坦性の
低下した個所の平坦性を回復させるためにこの部分にＳ
ＯＧ膜を薄く成膜し、平坦化する。このプロセスは、図
１（ｃ）→（ｄ）→（ｅ）のプロセスで従来のＳＯＧ膜
エッチバックなしプロセスに相当する。
【００１０】本発明は、従来の等速エッチバックプロセ
スとＳＯＧ膜エッチバックなしプロセスとを組合せ、両
者の利点を活かし、かつ欠点を補い、平坦性に優れ、か
つ安定したプロセス制御性のある配線層間膜の平坦化方
法である。本発明によると、等速エッチバックプロセス
で特に重要なＳＯＧ膜と下地ＣＶＤ膜とをいかにして等
速に削るかという問題や、ＳＯＧ膜エッチバックなしプ
ロセスで特に重要なクラックの発生、スルーホール導通
不良を防止しながらＳＯＧ膜をいかにして厚く成膜する
かという問題について、従来のように厳密に考慮する必
要がなくなったのでＳＯＧ膜・ＣＶＤ膜の種類、膜質な
どに関するプロセス選択性、各膜の膜厚、エッチングレ
ートなどのプロセス制御性の範囲が大きく広がった。
スとＳＯＧ膜エッチバックなしプロセスとを組合せ、両
者の利点を活かし、かつ欠点を補い、平坦性に優れ、か
つ安定したプロセス制御性のある配線層間膜の平坦化方
法である。本発明によると、等速エッチバックプロセス
で特に重要なＳＯＧ膜と下地ＣＶＤ膜とをいかにして等
速に削るかという問題や、ＳＯＧ膜エッチバックなしプ
ロセスで特に重要なクラックの発生、スルーホール導通
不良を防止しながらＳＯＧ膜をいかにして厚く成膜する
かという問題について、従来のように厳密に考慮する必
要がなくなったのでＳＯＧ膜・ＣＶＤ膜の種類、膜質な
どに関するプロセス選択性、各膜の膜厚、エッチングレ
ートなどのプロセス制御性の範囲が大きく広がった。
【００１１】次に、本発明における平坦性向上のための
第１のＣＶＤ膜厚・等速エッチバック量などの数値限定
について説明する。まず平坦性を表すための平坦率は、
平坦率（％）＝（平坦面上の配線抵抗／段差面の配線抵
抗）× 100と定義する。アスペクト比 0.5（配線間隔
1.0μm 、配線高さ 0.5μm ）の配線段差に対して、第
１のＣＶＤ膜：6000Å、エッチバック量：4000Å、第２
のＣＶＤ膜：4000Åにした場合における、第１のＳＯＧ
膜厚（第２のＳＯＧ膜厚 600Åに固定）、第２のＳＯＧ
膜厚（第１のＳＯＧ膜厚2600Åに固定）と平坦率（％）
との関係を図４、図５に示した。
第１のＣＶＤ膜厚・等速エッチバック量などの数値限定
について説明する。まず平坦性を表すための平坦率は、
平坦率（％）＝（平坦面上の配線抵抗／段差面の配線抵
抗）× 100と定義する。アスペクト比 0.5（配線間隔
1.0μm 、配線高さ 0.5μm ）の配線段差に対して、第
１のＣＶＤ膜：6000Å、エッチバック量：4000Å、第２
のＣＶＤ膜：4000Åにした場合における、第１のＳＯＧ
膜厚（第２のＳＯＧ膜厚 600Åに固定）、第２のＳＯＧ
膜厚（第１のＳＯＧ膜厚2600Åに固定）と平坦率（％）
との関係を図４、図５に示した。
【００１２】図中に示した点線は、同じ段差に対して従
来プロセスで行ったときに得られる最も高い平坦率であ
る。図４、図５から明らかなように第１のＳＯＧ膜厚：
1500〜2700Å、第２のＳＯＧ膜厚：600 〜1400Åで、従
来プロセスに比べて、明らかに高い平坦率がえられてい
る。
来プロセスで行ったときに得られる最も高い平坦率であ
る。図４、図５から明らかなように第１のＳＯＧ膜厚：
1500〜2700Å、第２のＳＯＧ膜厚：600 〜1400Åで、従
来プロセスに比べて、明らかに高い平坦率がえられてい
る。
【００１３】一方、本発明プロセスと従来のプロセスで
のＳＯＧ膜厚と平坦率との関係を図６に示した。ここで
本発明プロセスのＳＯＧ膜厚としては第２のＳＯＧ膜厚
を使用した。図６から明らかなように本発明の方法によ
ると平坦率が従来プロセスより良好であり、第２のＳＯ
Ｇ膜厚が 600Å〜1400Åの範囲で特に平坦率に著しい差
がみられる。
のＳＯＧ膜厚と平坦率との関係を図６に示した。ここで
本発明プロセスのＳＯＧ膜厚としては第２のＳＯＧ膜厚
を使用した。図６から明らかなように本発明の方法によ
ると平坦率が従来プロセスより良好であり、第２のＳＯ
Ｇ膜厚が 600Å〜1400Åの範囲で特に平坦率に著しい差
がみられる。
【００１４】従って、第１のＳＯＧ膜厚：1500〜2700
Å、第２のＳＯＧ膜厚：600 〜1400Å等速エッチバック
量：約4000Å、第１のＣＶＤ膜：5000〜7000Åに制御す
ることが望ましい。
Å、第２のＳＯＧ膜厚：600 〜1400Å等速エッチバック
量：約4000Å、第１のＣＶＤ膜：5000〜7000Åに制御す
ることが望ましい。
【００１５】
【実施例】本発明の実施例を以下に説明する。アスペク
ト比 0.5の配線段差に対して、最初にＰ−SiO を6000Å
成膜する。この上に第１のＳＯＧ膜厚をクラックの入ら
ない範囲の2000Å程度成膜し 400℃の加熱処理を行う。
次にエッチングガスはC2F6−CHF3−He系を使用し、ＳＯ
Ｇ膜厚と下地ＣＶＤ膜のエッチングレートが単体でエッ
チングしたときに同じになる条件でＲＩＥエッチングを
行い、Ｐ−SiO 換算で4000Å等速エッチングバックを行
った。最後に第２のＳＯＧ膜を 700Å程度成膜する。こ
の上にＰ−SiO を4000Å成膜して本プロセスを終了す
る。
ト比 0.5の配線段差に対して、最初にＰ−SiO を6000Å
成膜する。この上に第１のＳＯＧ膜厚をクラックの入ら
ない範囲の2000Å程度成膜し 400℃の加熱処理を行う。
次にエッチングガスはC2F6−CHF3−He系を使用し、ＳＯ
Ｇ膜厚と下地ＣＶＤ膜のエッチングレートが単体でエッ
チングしたときに同じになる条件でＲＩＥエッチングを
行い、Ｐ−SiO 換算で4000Å等速エッチングバックを行
った。最後に第２のＳＯＧ膜を 700Å程度成膜する。こ
の上にＰ−SiO を4000Å成膜して本プロセスを終了す
る。
【００１６】本発明プロセスと従来プロセスによるとの
平坦率を表１に示した。表１から明らかなように、本発
明プロセスによる平坦率は従来プロセスに比較して著し
く向上している。
平坦率を表１に示した。表１から明らかなように、本発
明プロセスによる平坦率は従来プロセスに比較して著し
く向上している。
【００１７】
【表１】
【００１８】
【発明の効果】本発明方法によると、平坦性に優れ、か
つ安定したプロセス制御性のある配線層間膜が形成でき
る。一方、平坦化のための従来プロセスの問題点につい
て厳密な考慮が不要となりプロセスの選択性やプロセス
制御性の範囲が大きく広がった。
つ安定したプロセス制御性のある配線層間膜が形成でき
る。一方、平坦化のための従来プロセスの問題点につい
て厳密な考慮が不要となりプロセスの選択性やプロセス
制御性の範囲が大きく広がった。
【図１】本発明方法のプロセスを示す工程説明図。
【図２】従来のＳＯＧ膜のエッチバックなしのプロセス
を示す工程説明図。
を示す工程説明図。
【図３】従来の等速エッチバックプロセスを示す工程説
明図。
明図。
【図４】第１のＳＯＧ膜厚と平坦率との関係を示す特性
図。
図。
【図５】第２のＳＯＧ膜厚と平坦率との関係を示す特性
図。
図。
【図６】ＳＯＧ膜厚と平坦率との関係を示す特性図。
１ 配線 ２ 第１のＣＶＤ膜 ３ 第１のＳＯＧ膜 ４ 第２のＳＯＧ膜 ５ 第２のＣＶＤ膜
Claims (2)
- 【請求項１】 配線の上部に第１のＣＶＤ膜を厚く成膜
し、その上部に第１のＳＯＧ膜を犠牲膜として成膜し、
その後に第１のＣＶＤ膜と第１のＳＯＧ膜とを等速でエ
ッチバックし、次にエッチバックで生じた局所的に平坦
性の低下した部分が無くなるようにその上部に第２のＳ
ＯＧ膜を最小限に薄く成膜し、最後にその上部に第２の
ＣＶＤ膜を成膜することを特徴とする多層配線層間膜の
平坦化方法。 - 【請求項２】 第１のＣＶＤ膜厚、等速エッチバック量
と第１、第２のＳＯＧ膜厚を、制御パラメータにするこ
とを特徴とする請求項１記載の多層配線層間膜の平坦化
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18373092A JPH0629414A (ja) | 1992-07-10 | 1992-07-10 | 多層配線層間膜の平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18373092A JPH0629414A (ja) | 1992-07-10 | 1992-07-10 | 多層配線層間膜の平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629414A true JPH0629414A (ja) | 1994-02-04 |
Family
ID=16140969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18373092A Pending JPH0629414A (ja) | 1992-07-10 | 1992-07-10 | 多層配線層間膜の平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629414A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7178199B2 (en) | 2002-04-26 | 2007-02-20 | Sugatsune Kogyo Co., Ltd. | Hinge |
| JP2007173765A (ja) * | 2005-11-24 | 2007-07-05 | Tokyo Electron Ltd | 基板処理方法及びその装置 |
| US11988030B2 (en) | 2020-01-17 | 2024-05-21 | Julius Blum Gmbh | Hinge assembly |
| US12000189B2 (en) | 2020-01-17 | 2024-06-04 | Julius Blum Gmbh | Hinge assembly |
-
1992
- 1992-07-10 JP JP18373092A patent/JPH0629414A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7178199B2 (en) | 2002-04-26 | 2007-02-20 | Sugatsune Kogyo Co., Ltd. | Hinge |
| JP2007173765A (ja) * | 2005-11-24 | 2007-07-05 | Tokyo Electron Ltd | 基板処理方法及びその装置 |
| US11988030B2 (en) | 2020-01-17 | 2024-05-21 | Julius Blum Gmbh | Hinge assembly |
| US12000189B2 (en) | 2020-01-17 | 2024-06-04 | Julius Blum Gmbh | Hinge assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2611615B2 (ja) | 半導体装置の製造方法 | |
| JPH05206128A (ja) | 半導体装置における金属層間絶縁膜の形成方法 | |
| JPH05243223A (ja) | 集積回路装置の製造方法 | |
| JPH0629414A (ja) | 多層配線層間膜の平坦化方法 | |
| JP3077990B2 (ja) | 半導体装置の製造方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH0637069A (ja) | 半導体装置の製造方法 | |
| JPS60171737A (ja) | 半導体装置の製造方法 | |
| JP2561384B2 (ja) | 半導体装置の製造方法 | |
| JPH02284447A (ja) | 半導体装置の製造方法 | |
| JP2909077B2 (ja) | 半導体装置の製造方法 | |
| JPH01111353A (ja) | 半導体集積回路の製造方法 | |
| JPH0344032A (ja) | 半導体装置の製造方法 | |
| JPH0416019B2 (ja) | ||
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPS61144849A (ja) | 半導体装置の製造方法 | |
| JPH06124914A (ja) | 半導体装置の製造方法 | |
| JPH06338500A (ja) | 半導体装置の製造方法 | |
| JP2000133706A (ja) | 半導体装置およびその製造方法 | |
| JPH0499358A (ja) | 半導体装置およびその製造方法 | |
| JPH0613378A (ja) | 半導体装置の製造方法 | |
| JPH04152551A (ja) | 半導体装置の製造方法 | |
| JPH08274094A (ja) | 半導体装置の製造方法 |