JPH06284372A - 映像信号の処理装置 - Google Patents

Abstract

(57)【要約】 【目的】映像信号を複数のチャネルに分割して記録伝送
する際の、伝送路特性差を要因とする画質劣化およびノ
イズを低減可能な映像信号の処理装置を提供する。 【構成】プリエンファシスにより強調する差分信号を、
チャンネル分割によって互いに異なるチャンネルに記録
伝送される２つの信号から生成するように、フィールド
あるいはフレーム毎にチャンネル分割の分割順序を変化
させる。 【効果】基準信号を多重することなく、単一の回路で伝
送路ノイズの抑圧と、伝送路特性差を要因とする画質劣
化低減が可能。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は映像信号を記録再生ある
いは伝送する際の映像信号の処理装置に係り、特に映像
信号を複数の伝送路に分割して記録または伝送する際
の、伝送路間での非線形歪やゲイン変動、ＤＣ変動等の
特性差によって生ずる画質劣化を低減し、さらに伝送路
で重畳されるノイズの影響を低減するのに好適な映像信
号の処理装置に関するものである。

【０００２】

【従来の技術】現行テレビ方式に比較して格段の高精細
度、高画質な映像の得られるハイビジョン等の高品位テ
レビでは、高品位、高精細な画像情報を伝送するために
従来のテレビ方式の数倍の伝送帯域が必要とされる。

【０００３】これらハイビジョンなどの高精細信号の帯
域を低減する手法として，ＭＵＳＥ方式などの帯域圧縮
手法が用いられる場合もあるが、このような帯域圧縮手
法を用いても現行テレビジョン方式の２倍以上の帯域が
必要である。

【０００４】これらハイビジョン等の高品位テレビ信号
を記録再生あるいは伝送する際には、映像信号を複数の
伝送路に分割することにより、各伝送路あたりの帯域を
低減させて記録または伝送する方式が用いられている。
このような記録、伝送方式では１つの映像信号が部分的
に分割され、それぞれ異なる伝送路を伝送された後にふ
たたび１つの映像信号に合成される。このため各伝送路
間で、リニアリティやゲイン、ＤＣ特性などの伝送路特
性に差があると、合成された映像信号にラインフリッ
カ、ラインペアリング等による著しい画質劣化を生ず
る。

【０００５】またこれらの高品位テレビの信号を従来の
NTSC方式 などと同程度のテープ使用量で同時間記録す
るためには、伝送帯域が増加しているため従来より高密
度な記録が必要となり、これにより伝送路で生ずるノイ
ズが再生画像に重畳し画質劣化の要因となる。

【０００６】チャンネル分割合成に伴う画質劣化に対し
て従来の装置では、特開昭６２−１５９８３号公報に記
載のように、映像信号を分割する際に基準信号を多重し
て記録し、再生時にこの基準信号が所定の値となるよう
にそれぞれの伝送路について補正することにより、相対
的な伝送路特性差を除去する方式が用いられていた。ま
た伝送路ノイズによる画質劣化に対して従来方式の一例
として、１９９２年テレビジョン学会全国大会予稿集３
４１頁「ＶＴＲのテンポラルエンファシスの検討」に記
載の方式がある。これは記録映像信号のフレーム差分を
強調するプリエンファシスを施して記録し、再生時には
プリエンファシスと逆特性を有するディエンファシスに
よって強調されたフレーム差分情報をフレーム間で平滑
化することによりフレーム間で相関の無いノイズ成分を
低減する手法である。

【０００７】

【発明が解決しようとする課題】従来の装置ではチャン
ネル分割合成に伴う画質劣化防止の手法と、伝送路ノイ
ズの影響の低減手法とは全く独立したものであり、両者
を改善しようとした場合には二つの独立した信号処理回
路が必要であった。

【０００８】また、従来のチャンネル分割合成に伴う画
質劣化防止手法では、予め映像信号を分割する際に基準
信号を多重しておく必要があり、また基準信号多重の期
間は本来の映像信号を伝送することができず、伝送路を
有効に活用できないという問題があった。また、伝送路
で発生するノイズやドロップアウト等によって、多重さ
れた基準信号が完全に再生されない場合に対する誤動作
防止回路などが必要で、大規模で複雑な信号処理回路が
必要という問題があった。

【０００９】本発明の目的は、基準信号の多重を必要と
せず、一つの回路で伝送路ノイズの影響低減と伝送路特
性差による画質劣化の低減が、同時に実現可能な映像信
号の処理回路を提供することにある。

【００１０】

【課題を解決するための手段】上記目的は、以下のよう
にして達成される。映像信号を記録伝送する際のエンフ
ァシス方式として、プリエンファシスにより強調する差
分信号を、チャンネル分割によって互いに異なるチャン
ネルに記録伝送される２つの信号から生成するように構
成するようにしたものである。

【００１１】また、再生された信号に施されるディエン
ファシスは、プリエンファシスにより強調した差分信号
を低減させる逆特性を有する回路によって構成するよう
にしたものである。

【００１２】プリエンファシスにより強調する差分信号
を、チャンネル分割によって互いに異なるチャンネルに
記録伝送される２つの信号から生成するため、フィール
ドあるいはフレーム毎にチャンネル分割の分割順序を変
化させるよう構成したものである。

【００１３】あるいは、プリエンファシスにより強調す
る差分信号を、チャンネル分割によって互いに異なるチ
ャンネルに記録伝送される２つの信号から生成するた
め、差分信号を生成するための遅延回路の遅延時間をフ
ィールドあるいはフレーム毎に変化させるよう構成した
ものである。

【００１４】

【作用】記録時のプリエンファシスは、チャンネル分割
によって互いに異なるチャンネルに記録伝送される２つ
の信号の差分を強調するように動作する。一方再生時の
ディエンファシスは、プリエンファシスにより強調した
差分信号を低減させる逆特性を有する回路によって構成
されている。したがって、ディエンファシス回路の平滑
化効果によって相関性のないノイズ成分を抑圧すること
ができると同時に、互いに異なるチャンネルから再生さ
れた２つの信号の差分を低減するように動作するため、
それぞれの伝送路で発生したＤＣ変動、ゲイン変動、リ
ニアリティ歪等の伝送路特性の差によって生じるレベル
差も同時に低減することができる。

【００１５】フィールドあるいはフレーム毎にチャンネ
ル分割の分割順序を変化させる構成とすることにより、
１フィールドあるいは１フレーム前の信号が現在の信号
と異なるチャンネルで記録伝送されることになり、プリ
エンファシスによって互いに異なるチャンネルに記録伝
送される２つの信号の差分を強調し、再生時にはこの差
分を低減させチャンネル特性差およびノイズによる画質
劣化を低減できる。

【００１６】また、差分信号を生成するための遅延回路
の遅延時間をフィールドあるいはフレーム毎に変化させ
る構成とすることにより、遅延回路から出力される一方
の信号を１ライン前あるいは１ライン後の、現在の信号
と異なるチャンネルで記録伝送される信号として得るこ
とができ、プリエンファシスによって互いに異なるチャ
ンネルに記録伝送される２つの信号の差分を強調し、再
生時にはこの差分を低減させチャンネル特性差およびノ
イズによる画質劣化を低減ができる。

【００１７】

【実施例】以下に、本発明の実施例を図を用いて説明す
る。なお以下の説明では、映像信号として走査線数１１
２５本、２：１インターレースのハイビジョン信号例え
ばベースバンドの映像信号あるいはＭＵＳＥ方式で帯域
圧縮された信号を記録再生するものとし、１１２５ライ
ンの内、第１ラインから第５６２ラインまでの５６２ラ
インを奇数（ＯＤＤ）フィールド、第５６２ラインから
第１１２５ライン迄の５６３ラインを偶数（ＥＶＥＮ）
フィールドとして説明を行なう。

【００１８】図１は本発明を、映像信号のフィールド差
分を強調するエンファシスを用い、２つのチャネルに分
割して記録再生する磁気記録再生装置に適用した場合の
一実施例を示すブロック図である。

【００１９】図１において、１は記録しようとする映像
信号の入力端子、２は端子１からの映像信号を信号処理
に適した信号Ｖ０に変換する前処理回路、３は信号Ｖ０
のフィールド差分を強調して信号ＶＩに変換するプリエ
ンファシス回路、４は端子１からの映像信号に含まれる
水平および垂直同期信号を分離しフィールド判別信号Ｆ
Ｐを生成する同期処理回路、５は信号ＶＩをフィールド
判別信号ＦＰによって定まる分割順序で２つの記録信号
Ｖａ，Ｖｂに分割するチャンネル分割処理回路、６−
ａ，６−ｂは記録信号Ｖａ，Ｖｂをそれぞれテープヘッ
ド系の特性に合った形態の信号に変換する記録処理回
路、７−ａ，７−ｂは本処理装置で処理された信号を磁
気テープ８に記録再生する磁気ヘッド、８は磁気テー
プ、９−ａ，９−ｂは磁気ヘッド７−ａ，７−ｂで再生
した信号をそれぞれ復調して再生信号ＰＶａ，ＰＶｂに
変換する再生処理回路、１０は磁気テープ８からの再生
信号あるいはコントロールトッラックなどに記録された
コントロール信号を再生した信号あるいは回転ヘッドの
回転位相などから再生信号のフィールドを判別して再生
フィールド判別信号ＰＦＰを生成する再生同期処理回
路、１１は再生信号ＰＶａ，ＰＶｂを再生フィールド判
別信号ＰＦＰによって定まる順序で信号ＰＶＩに合成す
るチャンネル合成処理回路、１２は合成された信号ＰＶ
Ｉをプリエンファシス回路３のプリエンファシス特性と
逆特性のディエンファシス特性を有する回路で信号ＰＶ
０に変換するディエンファシス回路、１３は信号ＰＶ０
に同期信号などを付加して端子１４へ出力する後処理回
路、１４は再生された映像信号の出力端子である。

【００２０】入力端子１から入力した映像信号は前処理
回路２で、記録に不要な帯域の除去などのフィルタ処
理、および黒レベルを所定のＤＣレベルに固定するクラ
ンプ処理、入力されたアナログ映像信号をディジタル処
理するためのＡ／Ｄ変換処理などの前処理を施し、信号
Ｖ０としてプリエンファシス回路３に入力する。プリエ
ンファシス回路３では信号Ｖ０に対し１フィールド前の
信号との差分を強調することにより時間周波数領域での
高域強調処理を行い、信号ＶＩとして出力する。

【００２１】一方同期処理回路４では入力映像信号に含
まれる水平、垂直同期信号などの時間軸基準信号を分離
しフィールド判別信号ＦＰを生成する。プリエンファシ
スを施した信号ＶＩはチャンネル分割回路５に入力し、
フィールド判別信号ＦＰに基づいてＡ，Ｂ２つのチャン
ネルの記録信号Ｖａ，Ｖｂに分割する。

【００２２】このチャンネル分割回路５の動作について
図２を用いて説明する。図２において（ａ）は、エンフ
ァシスを施した信号ＶＩを示しており、４１，４２，…
…，５５７，５５８および６０３，６０４，……，１１
１９，１１２０は記録する有効ラインのライン番号を示
している。ここで例えばライン４１と６０３は入力され
る映像信号の１フレーム内の走査線でディスプレイ上で
隣接するタイミングを有する関係にあるものとする。ま
た各ラインの長さは１水平走査期間（１Ｈ）である。図
２（ｂ）はフィールド判別信号ＦＰを示しており、奇数
（ＯＤＤ）フィールドの期間“Ｌ”、偶数（ＥＶＥＮ）
フィールドの期間“Ｈ”となる論理信号である。図２
（ｃ），（ｄ）は、分割処理されたＡ，Ｂ２つのチャン
ネルの記録信号ＶＡ，Ｖｂを示している。図２（ｃ）に
示すように奇数フィールドでは４１，４３，……，５５
７の奇数ラインをチャンネルＡに、４２，４４，……，
５５８の偶数ラインをチャンネルＢに、それぞれ時間軸
を例えば概略２倍（２Ｈ）に引き伸ばして分割出力す
る。また、偶数フィールドでは逆に６０４，６０６，…
…，１１２０の偶数ラインをチャンネルＡに、６０３，
６０５，……，１１１９の奇数ラインをチャンネルＢ
に、奇数フィールドと同様にそれぞれ時間軸を概略２倍
（２Ｈ）に引き伸ばして分割出力する。

【００２３】このようにして生成した記録信号Ｖａ，Ｖ
ｂはそれぞれ記録処理回路６−ａ，６−ｂで記録媒体に
適した信号形態に変換する。例えばこれまでディジタル
で処理してきた信号をＤ／Ａ変換処理によりアナログ信
号に変換し、更にＦＭ変調を行なうなどの構成とすれば
よい。

【００２４】記録処理回路６−ａ，６−ｂで記録媒体に
適した信号形態に変換した信号は磁気ヘッド７−ａ，７
−ｂでそれぞれ磁気テープ８に記録を行なう。

【００２５】このようにして記録した信号を再生する場
合の動作について以下に説明する。

【００２６】磁気テープ８から磁気ヘッド７−ａ，７−
ｂによって再生されたＡ，Ｂ２チャンネルの信号は、再
生処理回路９−ａ、９−ｂでそれぞれ復調処理、ディジ
タル信号による処理を行なうためのＡ／Ｄ変換、および
時間軸変動の補正などの再生処理を行ない、再生信号Ｐ
Ｖａ，ＰＶｂとしてチャンネル合成回路１１に入力す
る。

【００２７】また、再生同期処理回路１０では磁気テー
プ８に記録されている映像信号、コントロール信号、あ
るいは回転へッドの回転位相をあらわすタック信号など
から、現在再生されている信号が奇数フィールドの信号
であるか、偶数フィールドの信号であるかを判別し、再
生フレーム判別信号ＰＦＰを生成する。

【００２８】この再生フレーム判別信号ＰＦＰに基づい
てチャンネル合成回路１１では、入力された再生信号Ｐ
Ｖａ，ＰＶｂをチャンネル分割回路５と逆の処理により
ＰＶＩ信号に合成する。すなわち奇数フィールドではＰ
Ｖａを奇数ライン、ＰＶｂを偶数ラインの信号として順
次時間軸を水平走査期間（１Ｈ）に圧縮しライン番号４
１、４２、……，５５７，５５８の時系列順の１連の信
号ＰＶＩとして出力する。また、偶数フィールドではＰ
Ｖａを偶数ライン、ＰＶｂを奇数ラインの信号として時
間軸を水平走査期間（１Ｈ）に圧縮しライン番号６０
３，６０４，……，１１１９，１１２０の時系列順の１
連の信号ＰＶＩとして出力するように構成する。

【００２９】このようにして合成された信号ＰＶＩは、
ディエンファシス回路１２でプリエンファシス回路３と
逆特性の処理により、時間周波数領域で強調された高域
成分を元に戻す処理を行なう。このディエンファシスの
平滑化処理により、記録再生の過程で生じたノイズ成分
を抑圧することができる。

【００３０】また、このディエンファシスは１フィール
ド前の信号とで強調された差分を圧縮する処理であるた
め、１フィールド前の信号が現在の信号と異なるチャン
ネルに記録再生された信号であれば、チャンネル間の特
性差によって生じるレベルの差も同時に圧縮することが
できる。以下に、本実施例におけるディエンファシス回
路１２の動作について図３を用いて説明する。

【００３１】図３において、（ａ）はチャンネル合成さ
れた信号ＰＶＩを示しており、４１，４２，……の番号
はライン番号を、Ａ，Ｂ，Ａ，Ｂ，……はＡ，Ｂのどち
らのチャンネルから再生された信号であるかを示してい
る。図３（ｂ）に示した再生フィールド判別信号ＰＦＰ
により、ＰＦＰが“Ｌ”の期間（奇数フィールド）では
ＡＢＡＢの順序で再生され、“Ｈ”の期間（偶数フィー
ルド）ではＢＡＢＡの順序で各チャンネルから順次再生
された信号が合成されている。図３（ｃ）はディエンフ
ァシス回路内部で処理されるＰＶＩを１フィールド遅延
させた信号ＤＰＶＩであり、現在のＰＶＩ（図３
（ａ））の１フィールド前の信号を示している。本実施
例による記録再生装置ではフィールド毎に、フィールド
判別信号ＦＰによってチャンネル分割の順序が反転して
いるため、１フィールド前の信号は常に現在の信号と異
なるチャンネルから再生された信号となる。例えば、第
ｎフィールドの４１ラインの信号はＡチャンネルから再
生されるのに対し、１フィールド前（すなわち、第（ｎ
−１）フィールド）に相当する６０３ラインの信号はＢ
チャンネルから再生される。この、４１ラインの信号と
前フィールドの６０３ラインの信号とは予め記録側でプ
リエンファシスによって差分が強調されており、この再
生側のディエンファシスによってその差分は圧縮され
る。したがってＡチャンネルとＢチャンネルの特性差に
よってレベル差が生じた場合にも、ディエンファシスに
よってこのレベル差は圧縮されるため、チャンネル間の
特性差によって生じるラインペアリング、ラインフリッ
カなどは抑圧されて画質劣化を低減できる。

【００３２】ディエンファシス回路１２の出力ＰＶ０は
後処理回路１３で、適宜水平、垂直などの同期信号の付
加処理、アナログ映像信号として出力するためのＤ／Ａ
変換処理などのあと処理を行い端子１４から、再生映像
信号として出力する。

【００３３】以上のようにフィールド毎にチャンネル分
割の分割順序を反転させる構成とすることにより、１フ
ィールド前の信号が現在の信号と異なるチャンネルで記
録伝送されることになる。すなわち、プリエンファシス
によって互いに異なるチャンネルに記録伝送される２つ
の信号の差分を強調し、再生時にはこの差分を低減させ
ることができ、伝送路ノイズの抑圧とチャンネル特性差
による画質劣化低減が１つの回路で同時に実現でき回路
規模縮小による経済的効果がある。

【００３４】以上示した図１の実施例は１フィールド前
の信号との差分の強調により時間周波数領域での高域強
調処理を行なうエンファシス方式を用いたものであった
が、これを１フレーム前の信号との差分を用いるものと
してもよい。この場合にはフィールド判別信号ＦＰおよ
び再生フィールド判別情報ＰＦＰとして、奇数フレーム
か偶数フレームかを判別する信号に置き換えて信号処理
回路を構成し、フレーム毎にチャンネル分割の順序が反
転するように構成すればよい。

【００３５】また図１に示した実施例では２チャンネル
に分割して記録再生するシステムであったが、分割する
チャンネル数をさらに多くしてもよい。たとえばＡ，
Ｂ，Ｃの３チャンネルに分割する場合には３フィールド
毎に、第１のフィールドでは有効ラインの先頭から順次
ＡＢＣＡＢＣ……，のチャンネルに振り分けるように分
割し、第２のフィールドでは有効ラインの先頭から順次
ＢＣＡＢＣＡ……，のチャンネルに分割し、第３のフィ
ールドでは有効ラインの先頭から順次ＣＡＢＣＡＢ…
…，のチャンネルに分割するように構成すればよい。こ
のように構成することで、常に１フィールド前の信号は
現信号と異なるチャンネルから再生された信号となり、
上記実施例と同様な効果が得られる。

【００３６】次に図１の実施例に示したプリエンファシ
ス回路３およびディエンファシス回路１２の構成につい
て、図４に示すブロック図を用いて説明する。図４
（ａ）はプリエンファシス回路３の一実施例を示すブロ
ック図、図４（ｂ）はディエンファシス回路１２の一実
施例を示すブロック図である。

【００３７】図４（ａ）において、３は図１に示すプリ
エンファシス回路、３０１はプリエンファシスする信号
Ｖ０の入力端子、３０２は入力信号Ｖ０をメモリなどを
用いて１フィールド遅延させるフィールド遅延回路、３
０３はフィールド遅延した信号に予め定められた係数
“Ａ”を乗算して出力する係数乗算回路、３０４は入力
信号Ｖ０から係数乗算回路３０３の出力を減算する減算
回路、３０５は減算回路の出力に予め定められた係数
“１／（１−Ａ）”を乗算して信号ＶＩを出力する係数
乗算回路、３０６は係数乗算回路３０５の出力ＶＩをプ
リエンファシスの施された信号として出力する出力端子
である。

【００３８】図４（ｂ）において、１２は図１に示すデ
ィエンファシス回路、１２０１はディエンファシスする
信号ＰＶＩの入力端子、１２０２は入力信号ＰＶＩに予
め定められた係数“１−Ａ”を乗算して出力する係数乗
算回路、１２０３は係数乗算回路１２０２の出力と係数
乗算回路１２０５の出力を加算してＰＶ０として出力す
る加算回路、１２０４は加算回路１２０３の出力ＰＶ０
をメモリなどを用いて１フィールド遅延させるフィール
ド遅延回路、１２０５はフィールド遅延回路で遅延した
信号に予め定められた係数“Ａ”を乗算して加算回路１
２０３に入力する係数乗算回路、１２０６は加算回路１
２０３の出力ＰＶ０をディエンファシスを施した信号と
して出力する出力端子である。

【００３９】図４（ａ）に示すプリエンファシス回路の
伝達関数Ｇｐ（ｚ）を数１に示す。

【００４０】

【数１】

【００４１】さらに、図４（ｂ）に示すディエンファシ
ス回路の伝達関数Ｇｄ（ｚ）を数２に示す。

【００４２】

【数２】

【００４３】数１、および数２からわかるように、ディ
エンファシス回路の伝達関数はプリエンファシス回路の
伝達関数の逆数になっており、プリエンファシスした信
号をディエンファシス回路に通すことにより元の入力信
号Ｖ０を完全に復元することができる。

【００４４】また、これまで示してきたようにプリエン
ファシス回路は、入力信号Ｖ０からそのＶ０を１フィー
ルド遅延し所定の係数を掛けた信号を減算する構成とな
っており、これによりフィールド差分を強調した信号が
出力される。プリエンファシス回路と逆の特性を有する
ディエンファシス回路では、プリエンファシスで強調し
たフィールド差成分を圧縮し元の信号の形態に戻すこと
ができる。

【００４５】図４に示した実施例は１フィールド前の信
号との差分を強調してエンファシスを行なうものであっ
たが、これを１フレーム前の信号との差分を用いるもの
としてもよい。この際にはプリエンファシス回路のフィ
ールド遅延回路３０２およびディエンファシス回路のフ
ィールド遅延回路１２０４をフレーム遅延回路に置き換
えて構成すればよい。また、図４に示した構成に限るこ
となく、プリエンファシス回路においてフィールドある
いはフレーム差分情報を強調して記録を行い、再生時に
プリエンファシス回路と逆特性を有するディエンファシ
ス回路を用いて、強調されたフィールドあるいはフレー
ムの差分情報を圧縮して信号を復元するエンファシス方
式であれば、以上の実施例と同様な効果を得ることがで
き、本発明の趣旨に添うものである。

【００４６】なお本実施例の映像信号は、走査線数１１
２５本、２：１インターレースのハイビジョン信号を示
しており、第１ラインから第５６２ラインまでの５６２
ラインを奇数（ＯＤＤ）フィールド、第５６３ラインか
ら第１１２５ライン迄の５６３ラインを偶数（ＥＶＥ
Ｎ）フィールドとして扱う。この際に偶数フィールドお
よび奇数フィールドのライン数が異なるため、図４に示
すフィールド遅延回路３０２および１２０５は、奇数
（ＯＤＤ）フィールドの信号は５６２ライン遅延させ、
偶数フィールドの信号は５６３ライン遅延させることに
より、１フィールド前の有効ラインの先頭が現フィール
ドの有効ラインの先頭と一致するよう遅延させる回路で
ある。本明細書中の「フィールド遅延」、「フィールド
差分」などもすべて、このような遅延回路によって実現
されるものである。

【００４７】次に図１の実施例に示したチャンネル分割
回路５の一実施例について、図５に示すブロック図を用
いて説明する。図５において、５は図１に示すチャンネ
ル分割回路、５０１はチャンネル分割する信号ＶＩの入
力端子、５０２は入力信号ＶＩをＥＸＯＲ回路５０５の
出力によってａ，ｂいずれかの出力に切り換える切換回
路、５０３はフィールド判別信号ＦＰの入力端子、５０
４はＦＩＦＯメモリ５０６および５０７の制御信号とラ
イン切換信号ＸＬを生成する制御回路、５０５は制御回
路で生成されたライン切換信号ＸＬとフィールド判別信
号ＦＰの排他的論理和を演算して切換回路５０２を制御
するＥＸＯＲ回路、５０６は切換回路の出力ａの信号を
入力とし記録信号Ｖａを出力するＦＩＦＯ（ファースト
イン・ファーストアウト）メモリ、５０７は切換回路の
出力ｂの信号を入力とし記録信号Ｖｂを出力するＦＩＦ
Ｏメモリ、５０８はＦＩＦＯメモリ５０６の出力をＡチ
ャンネルの記録信号Ｖａとして出力する出力端子、５０
９はＦＩＦＯメモリ５０７の出力をＢチャンネルの記録
信号Ｖｂとして出力する出力端子である。

【００４８】切換回路５０２はＥＸＯＲ回路５０５の出
力により入力ＶＩを、“Ｌ”のときを出力ａに、“Ｈ”
のとき出力ｂに出力するように構成されている。さらに
制御回路５０４はライン切換信号ＸＬを、入力信号ＶＩ
として奇数ラインが入力されている期間“Ｌ”となり、
偶数ラインが入力されている期間“Ｈ”となるように生
成する。またフィールド判別信号ＦＰは図２で示したよ
うに入力信号ＶＩが奇数フィールドの期間“Ｌ”とな
り、偶数フィールドの期間“Ｈ”となる信号である。

【００４９】これらの制御信号により奇数フィールドで
は、制御回路５０４からのライン切換信号ＸＬがＥＸＯ
Ｒ回路５０５を介して切換回路５０２に与えられ、奇数
ラインの信号はチャンネルＡの信号としてＦＩＦＯメモ
リ５０６に入力し、偶数ラインの信号はチャンネルＢの
信号としてＦＩＦＯメモリ５０７に入力するように動作
する。また、偶数フィールドではフィールド判別信号Ｆ
Ｐが“Ｈ”となるため、制御回路５０４からのライン切
換信号ＸＬがＥＸＯＲ回路５０５で反転されて切換回路
５０２に与えられ、奇数ラインの信号はチャンネルＢの
信号としてＦＩＦＯメモリ５０７に入力し、偶数ライン
の信号はチャンネルＡの信号としてＦＩＦＯメモリ５０
６に入力するように動作する。切換回路５０２によって
信号が入力されたＦＩＦＯメモリには、制御回路５０４
から書き込みクロックが与えられ順次メモリ内に書き込
まれる。

【００５０】一方ＦＩＦＯメモリ５０６、５０７から
は、少なくとも１ライン以上の信号がそれぞれのＦＩＦ
Ｏメモリに書き込まれた後、書き込みクロックの例えば
概略１／２の周波数を有する読み出しクロックによっ
て、Ｖａ，Ｖｂの２つの信号が同時に読み出される。こ
の書き込みクロックと読みだしクロックの差異により時
間軸が概略２倍に引き伸ばされ、２つのチャンネルに分
割された記録信号ＶａおよびＶｂを得ることができる。

【００５１】なお本実施例のチャンネル分割処理は図２
の説明図に示したように、２つのチャンネルに分割する
と同時に２倍の時間軸に信号を引き伸ばすものであっ
た。この際には入力映像信号ＶＩの２ライン分の長さ
で、ライン数が半分の記録信号Ｖａ，Ｖｂがそれぞれ生
成されることになり、記録信号Ｖａ，Ｖｂは入力映像信
号ＶＩと等しい垂直ブランキング期間を有する信号とな
る。この記録信号Ｖａ，Ｖｂは直接ディスプレイに表示
される信号と異なるためこの垂直ブランキング期間は冗
長な期間である。そこでこの垂直ブランキング期間など
を利用して、１水平同期期間（Ｈ）の２倍より長い時間
に変換するものとしてもよい。この際には記録信号Ｖ
ａ，Ｖｂの１フィールドの有効ライン期間は、入力信号
ＶＩの有効ライン期間より長くなるが、１フィールドよ
り短い期間であれば冗長な垂直ブランキング期間にまで
有効ライン期間を引き伸ばすことができる。さらに、上
記のようにブランキング期間を活用する手法に加えて、
入力信号ＶＩは２Ｈよりわずかに短く変換し、生じた余
剰の期間に色信号を多重する構成であってもよい。

【００５２】また、図５に示したチャンネル分割回路５
の構成では、入力信号ＶＩを切換回路５０２によって２
つのＦＩＦＯメモリ５０６および５０７に振り分ける構
成となっているが、信号線としては入力ＶＩをＦＩＦＯ
メモリ５０６および５０７に直接接続し、メモリのライ
トイネーブル信号などによって何れか一方のメモリに信
号を書き込む構成としてもよい。

【００５３】次に、本発明の第２の実施例につき説明す
る。

【００５４】図６は本発明を、映像信号のフィールド差
分を強調するエンファシスを用い、２つのチャネルに分
割して記録再生する磁気記録再生装置に適用した場合の
一実施例を示すブロック図である。

【００５５】図６において、１は記録しようとする映像
信号の入力端子、２は端子１からの映像信号を信号処理
に適した信号Ｖ０に変換する前処理回路、１５は信号Ｖ
０をフィールド判別信号ＦＰによって定まる時間遅延さ
せた信号との差分を強調して信号ＶＩに変換するプリエ
ンファシス回路、４は端子１からの映像信号に含まれる
水平および垂直同期信号を分離しフィールド判別信号Ｆ
Ｐを生成する同期処理回路、１６は信号ＶＩを所定の分
割順序で２つの記録信号Ｖａ，Ｖｂに分割するチャンネ
ル分割処理回路、６−ａ，６−ｂは記録信号Ｖａ，Ｖｂ
をそれぞれテープヘッド形の特性に合った形態の信号に
変換する記録処理回路、７−ａ，７−ｂは本処理装置で
処理された信号を磁気テープ８に記録再生する磁気ヘッ
ド、８は磁気テープ、９−ａ，９−ｂは磁気ヘッド７−
ａ，７−ｂで再生した信号をそれぞれ復調して再生信号
ＰＶａ，ＰＶｂに変換する再生処理回路、１０は磁気テ
ープ８からの再生信号あるいはコントロールトラックな
どに記録されたコントロール信号を再生した信号あるい
は回転ヘッドの回転位相などから再生信号のフィールド
を判別して再生フィールド判別信号ＰＦＰを生成する再
生同期処理回路、１７は再生信号ＰＶａ，ＰＶｂを所定
の順序で信号ＰＶＩに合成するチャンネル合成処理回
路、１８は合成された信号ＰＶＩを再生フィールド判別
信号ＰＦＰによって遅延時間の変化する遅延回路を用い
てプリエンファシス１５の逆特性の回路で信号ＰＶ０に
変換するディエンファシス回路、 １３ は信号ＰＶ０に
同期信号などを付加して端子１４へ出力する後処理回
路、１４は再生された映像信号の出力端子である。

【００５６】図６に示す実施例の構成は図１に示した実
施例と比較して、記録信号処理ではプリエンファシス回
路３を、フィールド判別信号ＦＰによって定まる時間遅
延させた信号を用いるプリエンファシス回路１５に置き
換え、チャンネル分割回路５をフィールド判別信号ＦＰ
によらず一定の順序でチャンネル分割を行なうチャンネ
ル分割回路１６に置き換えて構成したものである。ま
た、再生信号処理ではチャンネル合成回路１１を、再生
フィールド判別信号ＰＦＰによらず一定の順序でチャン
ネル合成を行なうチャンネル合成回路１７に置き換え、
ディエンファシス回路１２を再生フィールド判別信号Ｐ
ＦＰによって遅延時間の変化する遅延回路を用いてプリ
エンファシス１５の逆特性の回路で信号ＰＶ０に変換す
るディエンファシス回路１８に置き換えて構成したもの
である。

【００５７】前処理回路２で記録に不要な帯域の除去な
どのフィルタ処理、および黒レベルを所定のＤＣレベル
に固定するクランプ処理、入力されたアナログ映像信号
をディジタル処理するためのＡ／Ｄ変換処理などの前処
理を施した信号Ｖ０は、プリエンファシス回路１５に入
力される。プリエンファシス回路１５では信号Ｖ０に対
し、フィールド判別信号ＦＰにより定まる概略１フィー
ルド前の信号との差分を強調することにより時間周波数
領域での高域強調処理を行い、信号ＶＩとして出力す
る。

【００５８】さらに、プリエンファシスを施した信号Ｖ
Ｉはチャンネル分割回路１６に入力し、奇数ラインはチ
ャンネルＡの記録信号Ｖａに、偶数ラインはチャンネル
Ｂの記録信号Ｖｂに時間軸変換して出力する。この際に
図１の実施例に示したチャンネル分割回路５は、フィー
ルド毎にフィールド判別回路ＦＰによって分割の順序を
変える構成となっていたが、図６に示すチャンネル分割
回路１６ではフィールド判別回路ＦＰにかかわらず、常
に奇数ラインはチャンネルＡに、偶数ラインはチャンネ
ルＢに分割するように構成する。なお、このチャンネル
分割回路１６を構成するためには、図５に示すチャンネ
ル分割回路５の構成において制御回路５０４からのライ
ン切換信号ＸＬをＥＸＯＲ回路５０５を介さずに直接切
換回路５０２に入力するようにして構成すればよい。

【００５９】このプリエンファシス回路１５およびチャ
ンネル分割回路１６の動作について、図７を用いて説明
する。図７において、（ａ）はプリエンファシスする入
力信号Ｖ０を示しており、４１，４２，……および６０
３，６０４，……は有効ラインのライン番号を示してい
る。また、Ａ，Ｂ，Ａ，Ｂ，……はＡ，Ｂのどちらのチ
ャンネルに分割される信号であるかを示している。図７
（ｂ）はフィールド判別信号ＦＰを示しており、奇数
（ＯＤＤ）フィールドの期間“Ｌ”、偶数（ＥＶＥＮ）
フィールドの期間“Ｈ”となる論理信号である。先に示
したように、入力信号ＶＩはフィールド判別信号ＦＰの
“Ｈ”、“Ｌ”にかかわらず常に、奇数ラインはＡ、偶
数ラインはＢに分割される。図７（ｃ）はプリエンファ
シス回路１５内部のフィールド差分を生成するための遅
延回路の出力信号Ｖ０Ｄであり、このＶ０を概略１フィ
ールド遅延した信号Ｖ０Ｄと入力Ｖ０との差分を用いて
プリエンファシスを行なう。図７（ｃ）に示すように、
遅延回路の出力信号Ｖ０Ｄは、フィールド判別信号ＦＰ
が“Ｌ”の期間（奇数フィールド）では入力Ｖ０を１フ
ィールド＋１ライン遅延し、ＦＰが“Ｈ”の期間（偶数
フィールド）ではＶ０を１フィールド−１ライン遅延し
た信号がエンファシスに用いられる。

【００６０】このように生成した遅延回路の出力信号Ｖ
０Ｄと入力ＶＩの差分を強調することにより、予めＡチ
ャンネルとＢチャンネルに記録する信号の差分を強調し
ておくことになり、ディエンファシスによってこの差分
が圧縮される際に、ＡチャンネルとＢチャンネルの特性
差によって生ずるレベル差も同時に圧縮することがで
き、チャンネル間の特性差によって生じるラインペアリ
ング、ラインフリッカなどの画質劣化を低減できる。

【００６１】これらの信号を再生する際には、記録時と
は逆に、チャンネル合成回路１７では再生フィールド信
号ＰＦＰにかかわらずＡチャンネルの再生信号ＰＶａを
奇数ラインの信号として、Ｂチャンネルの再生信号ＰＶ
ｂを偶数ラインの信号として１連の再生信号ＰＶＩとし
て合成するように構成すればよい。さらにディエンファ
シス回路１８では再生フィールド判別信号ＰＦＰによっ
て、ＰＦＰが“Ｌ”の期間（奇数フィールド）ではＰＶ
Ｉを１フィールド＋１ライン（５６３Ｈ）遅延した信号
を、ＰＦＰが“Ｈ”の期間（偶数フィールド）ではＰＶ
Ｉを１フィールド−１ライン（５６２Ｈ）遅延した信号
を、用いてディエンファシス処理を行なう構成とすれば
よい。

【００６２】なお、図６に示すプリエンファシス回路１
５は、図４（ａ）に示すプリエンファシス回路３の構成
において、フィールド遅延回路３０２をフィールド判別
信号ＦＰによって±１ライン遅延時間が変化する遅延回
路に置き換えて構成すればよい。同様に、図６に示すデ
ィエンファシス回路１８は、図４（ｂ）に示すディエン
ファシス１２回路の構成において、フィールド遅延回路
１２０４を再生フィールド判別信号ＰＦＰによって±１
ライン遅延時間が変化する遅延回路に置き換えて構成す
ればよい。

【００６３】以上のように、差分信号を生成するための
遅延回路の遅延時間をフィールドあるいはフレーム毎に
±１ライン変化させるよう構成し、プリエンファシスに
より強調する差分信号を、チャンネル分割によって互い
に異なるチャンネルに記録伝送される２つ記録伝送され
る２つの信号の差分を強調するように構成することで、
再生時のディエンファシスによって、互いに異なるチャ
ンネルから再生された２つの信号の差分を低減すること
ができ、それぞれの伝送路で発生したＤＣ変動、ゲイン
変動、リニアリティ歪等の伝送路特性の差によって生じ
るレベル差も同時に低減することができる。

【００６４】また、プリエンファシス、ディエンファシ
スの特性は、フィールド毎に変化する遅延回路の遅延時
間によって変化するが、プリエンファシス、ディエンフ
ァシスともに奇数フィールドでは１フィールド＋１ライ
ンの遅延回路を用い、偶数フィールドでは、１フィール
ド−１ラインの遅延回路を用いることになるため、不整
合を生じることはなく、ディエンファシスの平滑化によ
って伝送路をノイズ抑圧する効果もある。

【００６５】なお、図１に示した実施例と同様に、図６
に示した実施例においても概略１フィールド前の信号を
用いてエンファシスする方式を、概略１フレーム前の信
号との差分を用いるものとして構成してもよい。この場
合にはフィールド判別信号ＦＰおよび再生フィールド判
別情報ＰＦＰとして、奇数フレームか偶数フレームかを
判別する信号に置き換えて信号処理回路を構成し、フレ
ーム毎に、１フレーム＋１ライン遅延した信号との差分
と、１フレームー１ライン遅延した信号との差分を交互
に用いるように構成すればよい。

【００６６】また図６に示す実施例では２チャンネルに
分割して記録再生するシステムであったが、分割するチ
ャンネル数をさらに多くしてもよい。たとえばＡ，Ｂ，
Ｃの３チャンネルに分割する場合には３フィールド毎
に、第１のフィールドでは１フィールド＋２ライン遅延
した信号との差分を強調して記録し、第２のフィールド
では１フィールド＋１ライン遅延した信号との差分を強
調して記録し、第３のフィールドでは１フィールド−１
ライン遅延した信号との差分を強調して記録するように
構成し、再生時にはそれぞれ記録時と等しい遅延時間の
遅延回路を用いてディエンファシスを施すように構成す
ればよい。このように構成することで、互いに異なるチ
ャンネルに記録再生される信号を用いてプリエンファシ
ス、ディエンファシスを行なうことができ、実施例と同
様な効果を得ることができる。

【００６７】図６に示した実施例においても図１に示し
た実施例と同様に、チャンネル分割回路１６およびチャ
ンネル合成回路１７におけるのチャンネル分割合成処理
処理を、冗長な垂直ブランキング期間などを利用して、
１水平同期期間（Ｈ）の２倍より長い時間に変換するも
のとしてもよい。さらに、上記のようにブランキング期
間を活用する手法に加えて、入力信号ＶＩは２Ｈよりわ
ずかに短く変換し、生じた余剰の期間に色信号を多重す
る構成であってもよい。

【００６８】なお本実施例の映像信号は、走査線数１１
２５本、２：１インターレースのハイビジョン信号を示
しており、第１ラインから第５６２ラインまでの５６２
ラインを奇数（ＯＤＤ）フィールド、第５６２ラインか
ら第１１２５ライン迄の５６３ラインを偶数（ＥＶＥ
Ｎ）フィールドとして扱うものである。図４に示したプ
リエンファシス、ディエンファシス回路の構成に関する
説明で示したように、図４に示すフィールド遅延回路３
０２および１２０５は、奇数（ＯＤＤ）フィールドの信
号は５６２ライン遅延させ、偶数フィールドの信号は５
６３ライン遅延させることにより、１フィールド前の有
効ラインの先頭が現フィールドの有効ラインの先頭と一
致するよう遅延させる回路となっている。したがって、
図６に示す実施例のプリエンファシス回路１５およびデ
ィエンファシス回路１８に用いる遅延回路は、奇数（Ｏ
ＤＤ）フィールドの信号は１フィールド（５６２ライ
ン）＋１ラインの遅延（＝５６３ライン）、偶数（ＥＶ
ＥＮ）フィールドの信号は１フィールド（５６３ライ
ン）−１ライン（＝５６２ライン）の遅延を行なうよう
に構成すればよい。

【００６９】次に、図６に示す実施例のプリエンファシ
ス回路１５およびディエンファシス回路１８に用いる遅
延回路の構成例について、図８を用いて説明する。図８
において、３０２は図４（ａ）に示すプリエンファシス
回路内部のフィールド遅延回路、３０２ａは遅延させる
信号の入力端子、３０２ｂは入力信号をメモリなどを用
いて５６２ラインに相当する時間遅延させる遅延回路、
３０２ｃは遅延回路３０２ｂの出力をさらに１ラインに
相当する時間遅延させる遅延回路、３０２ｄはフィール
ド判別信号ＦＰの入力端子、３０２ｅは端子３０２ｄか
らのフィールド判別信号ＦＰによって遅延回路３０２ｂ
出力と遅延回路３０２ｃ出力とを切換えて出力する切換
回路、３０２ｆは切換回路３０２ｅの出力をフィールド
遅延した信号として出力する出力端子である。

【００７０】切換回路３０２ｅは、フィールド判別信号
ＦＰが奇数フィールドを示す“Ｌ”の場合遅延回路３０
２ｃの出力を選択し、ＦＰが偶数フィールドを示す
“Ｈ”の場合遅延回路３０２ｂの出力を選択して端子３
０２ｆに出力するように構成する。これにより、奇数フ
ィールドでは遅延回路３０２ｂと遅延回路３０２ｃによ
り５６２＋１の５６３ライン遅延した信号を出力し、偶
数フィールドでは遅延回路３０２ｂにより５６２ライン
遅延した信号を出力するように動作する。このような構
成のフィールド遅延回路を用いてプリエンファシス回路
を構成することにより、互いに異なるチャンネルに記録
伝送される２つの信号の差分を強調することができる。
また、図８に示した構成で再生フィールド判別ＰＦＰに
より遅延時間が変化する用にした、フィールド遅延回路
を、図４（ｂ）に示したディエンファシスカイロに用い
ることで、記録時のプリエンファシスと逆特性で、しか
も互いに異なるチャンネルから再生した信号の差分を圧
縮することができ、それぞれの伝送路で発生したＤＣ変
動、ゲイン変動、リニアリティ歪等の伝送路特性の差に
よって生じるレベル差も同時に低減することができる。

【００７１】なお図８に示したフィールド遅延回路の構
成例ではメモリを遅延線として用い、切換回路によって
遅延時間を変える構成であったが、映像信号の先頭ライ
ンから順次メモリにデータを書き込む構成とし、メモリ
からの読みだし開始タイミングを５６２ライン後、ある
いは５６３ライン後から開始するように変化させる構成
としてもよい。

【００７２】以上説明した図１および図６に示した実施
例は、１チャンネルのハイビジョンベースバンド信号あ
るいは帯域圧縮されたＭＵＳＥ信号を２チャネルに分割
して記録するものであったが、２チャネルの記録再生系
を利用して２つの独立した映像信号を記録再生すること
もできる。この際にはチャンネル間の特性差は問題とな
らないため、通常のエンファシス回路として動作させる
ように構成すればよい。すなわち図１の実施例では、記
録処理の、フィールド毎にチャネル分割の順序を入れ換
えるようチャネル分割回路５を制御するフィールド判別
信号ＦＰを常に“Ｌ”となる信号におきかえ、再生処理
ではフィールド毎にチャネル合成の順序を入れ換えるよ
うチャネル合成回路１１を制御する再生フィールド判別
信号ＰＦＰを常に“Ｌ”となる信号におきかえるように
構成すればよい。また図６の実施例では、記録および再
生のエンファシス回路内部の遅延時間を変化させる、フ
ィールド判別信号ＦＰおよび再生フィールド判別信号Ｐ
ＦＰを常に“Ｌ”となる信号におきかえるように構成す
ればよい。

【００７３】

【発明の効果】本発明によれば、プリエンファシスによ
り強調する差分信号を、チャンネル分割によって互いに
異なるチャンネルに記録伝送される２つの信号から生成
し、再生時のディエンファシスではプリエンファシスの
逆特性を有する回路によって、強調した差分信号を低減
させる構成とすることにより、プリエンファシス・ディ
エンファシス本来のノイズ抑圧の効果に加えて、それぞ
れの伝送路で発生したＤＣ変動、ゲイン変動、リニアリ
ティ歪等の伝送路特性の差によって生じるレベル差も同
時に低減することができる。これにより、チャンネル間
の特性差に伴うラインペアリング、ラインフリッカなど
の画質劣化を低減する効果がある。

【００７４】また、本発明ではプリエンファシス・ディ
エンファシスによる本来のノイズ抑圧効果と、チャンネ
ル間の特性差に伴うラインペアリング、ラインフリッカ
などの画質劣化を低減する効果が単一の回路で得られる
ため、ノイズ抑圧のエンファシス回路と、チャンネル間
特性補正回路を独立して設ける必要がなくなり、回路規
模縮小による経済的効果がある。

【００７５】さらに、チャンネル間の特性差を補正する
ための新たな基準信号の多重が不要であるため記録再生
する信号を有効に活用でき、基準信号欠落などによる誤
動作のない、安定に映像信号を記録再生できる装置を実
現できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１に示したチャネル分割回路５の動作を説明
する説明図である。

【図３】図１に示したディエンファシス回路１２の動作
を説明する説明図である。

【図４】図１に示したプリエンファシス回路３およびデ
ィエンファシス回路１２の構成を説明するブロック図で
ある。

【図５】図１に示したチャンネル分割回路５の構成を説
明するブロック図である。

【図６】本発明のさらに他の実施例を示すブロック図で
ある。

【図７】図６に示したプリエンファシス回路１５および
チャネル分割回路１６の動作を説明する説明図である。

【図８】図４に示したフィールド遅延回路３０２の構成
を示すブロック図である。

【符号の説明】

１…入力端子、 ２…前処理回路 ３、１５…プリエンファシス回路、 ４…同期処理回路、 ５、１６…チャネル分割回路、 ６−ａ，６−ｂ…記録処理回路、 ７−ａ，７−ｂ…磁気ヘッド、 ８…磁気テ−プ、 ９−ａ，９−ｂ…再生処理回路、 １０…再生同期処理回路、 １１、１７…チャネル合成回路、 １２、１８…ディエンファシス回路、 １３…後処理回路、 １４…出力端子、 ３０２、１２０４…フィールド遅延回路、 ３０３，３０５，１２０２，１２０５…係数乗算回路、 ３０４…減算回路、 １２０３…加算回路、 ３０２ｂ，３０２ｃ…遅延回路、 ３０２ｅ、５０２…切換回路、 ５０６、５０７…ＦＩＦＯメモリ、 ５０４…制御回路、 ５０５…ＥＸＯＲ回路。

Claims (12)

【特許請求の範囲】
1. 【請求項１】映像信号を、２つ以上のＮ個のチャンネル
   信号として処理する映像信号の処理装置において、 上記Ｎ個のチャンネルのうち、互いに異なるチャンネル
   で処理される２つの信号の差に基づく差分信号を生成す
   る手段と、 上記差分信号を強調した記録信号を生成する手段と、 上記記録信号をＮ個のチャンネル信号に分割する手段
   と、 を備えたことを特徴とする映像信号の処理装置。
2. 【請求項２】上記記録信号をＮ個のチャンネル信号に分
   割する手段が、 映像信号の水平走査期間を単位として分割する手段、 を含む構成である請求項１に記載の映像信号の処理装
   置。
3. 【請求項３】上記Ｎ個のチャンネルのうち、互いに異な
   るチャンネルで処理される２つの信号の差に基づく差分
   信号を生成する手段が、 映像信号を概略１フィールド遅延させる手段、 を含む構成である請求項２に記載の映像信号の処理装
   置。
4. 【請求項４】上記記録信号をＮ個のチャンネル信号に分
   割する手段が、 入力映像信号のフィールドあるいはフレームに基づく周
   期信号を生成する手段と、 上記周期信号に基づいて分割順序を変える手段と、 を含む構成である請求項２に記載の映像信号の処理装
   置。
5. 【請求項５】上記映像信号を概略１フィールド遅延させ
   る手段が、 入力映像信号のフィールドあるいはフレームに基づく周
   期信号を生成する手段と、 上記周期信号に基づいて遅延時間を水平走査周期単位で
   変える手段と、 を含む構成である請求項３に記載の映像信号の処理装
   置。
6. 【請求項６】映像信号を、２つ以上のＮ個のチャンネル
   信号として処理する映像信号の処理装置において、 上記Ｎ個のチャンネル信号を１連の信号に合成する手段
   と、 上記合成された信号から、互いに異なるチャンネルで処
   理された２つの信号の差に基づく差分信号を生成する手
   段と、 上記差分信号を圧縮した再生信号を生成する手段と、 を備えたことを特徴とする映像信号の処理装置。
7. 【請求項７】上記Ｎ個のチャンネル信号を１連の信号に
   合成する手段が、 映像信号の水平走査期間を単位として合成する手段、 を含む構成である請求項６に記載の映像信号の処理装
   置。
8. 【請求項８】上記合成された信号から、互いに異なるチ
   ャンネルで処理された２つの信号の差に基づく差分信号
   を生成する手段が、 映像信号を概略１フィールド遅延させる手段、 を含む構成である請求項７に記載の映像信号の処理装
   置。
9. 【請求項９】上記Ｎ個のチャンネル信号を１連の信号に
   合成する手段が、 チャンネル信号ののフィールドあるいはフレームに基づ
   く周期信号を生成する手段と、 上記周期信号に基づいて合成順序を変える手段と、 を含む構成である請求項７に記載の映像信号の処理装
   置。
10. 【請求項１０】上記映像信号を概略１フィールド遅延さ
    せる手段が、 チャンネル信号ののフィールドあるいはフレームに基づ
    く周期信号を生成する手段と、 上記周期信号に基づいて遅延時間を水平走査周期単位で
    変える手段と、 を含む構成である請求項８に記載の映像信号の処理装
    置。
11. 【請求項１１】映像信号を、２つ以上のＮ個のチャンネ
    ル信号として処理する映像信号の処理装置において、 上記Ｎ個のチャンネルのうち、互いに異なるチャンネル
    で処理される２つの信号の差に基づく差分信号を生成す
    る手段と、 上記差分信号を強調した記録信号を生成する手段と、 上記記録信号をＮ個のチャンネル信号に分割する手段
    と、 上記Ｎ個のチャンネル信号をそれぞれ変調する信号変換
    手段と、 第２のＮ個のチャンネル信号をそれぞれ復調する信号復
    調手段と、 上記の復調したＮ個のチャンネル信号１連の信号に合成
    する手段と、 上記合成された信号から、互いに異なるチャンネルで処
    理された２つの信号の差に基づく第２の差分信号を生成
    する手段と、 上記第２の差分信号を圧縮した再生信号を生成する手段
    と、 を備えたことを特徴とする映像信号の処理装置。
12. 【請求項１２】上記第２の差分信号を圧縮した再生信号
    を生成する手段が、 上記差分信号を強調した記録信号を生成する手段と逆の
    特性である、 ことを特徴とする請求項１１に記載の映像信号の処理装
    置。