JPH06284163A - データセレクト回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、２系統のデータを選択するデータ
セレクト回路に関し、回路規模を縮小し、かつ、ノイズ
等の影響を受けにくくすることを目的とする。 【構成】 優先順位部１１は、２系統の選択指示信号
（ＳＥＬ１，ＳＥＬ２）が共に無効の場合、対応する２
系統の選択信号を無効にし、２系統の選択指示信号のい
ずれかが有効の場合、対応する選択信号を有効にし、２
系統の選択指示信号が共に有効の場合、優先順位の高い
選択指示信号に対応する選択信号を有効にする。データ
選択部１２は、優先順位部１１から供給される２系統の
選択信号に従い、２系統のデータ（ＤＴ１，ＤＴ２）の
いずれかを選択する。クロック選択部１３は、優先順位
部１１から供給される２系統の選択信号に従い、２系統
のクロック（ＣＫ１，ＣＫ２）のいずれかを選択する。
データ出力部１４は、選択されたデータを選択されたク
ロックで保持して出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータセレクト回路に係
り、特に、伝送装置において、２系統の書き込みデータ
を選択するデータセレクト回路に関する。

【０００２】交換機等の伝送装置には、システムの形
態、装置の形態、アラーム送出の有無、メンテナンス等
に関する各種の設定データ、制御データが書き込まれ
る。この設定データ、制御データの書き込みには、通常
２系統ある。一つは伝送装置内のマイクロコンピュータ
ユニット（以下マイコンユニットと記す）等から書き込
む系統であり、他の系統は、伝送装置内のシリアルイン
タフェース等を介して外部より書き込む系統である。

【０００３】従って、上記２系統のどちらのデータを有
効にするかを選択する回路が必要になる。伝送装置内の
データセレクト部では、上記２系統のデータを優先順位
に従って選択するデータセレクト回路が使用されてい
る。

【０００４】このデータセレクト回路では、回路規模が
小さく、ノイズ等の影響を受けにくいことが必要とされ
ている。

【０００５】

【従来の技術】図１０は、伝送装置における設定，制御
データの書き込み系統の説明図を示す。伝送装置では、
伝送装置内の回路ブロック４の各レジスタに、システム
の形態、装置の形態、アラーム送出の有無、メンテナン
ス等に関する各種の設定データ、制御データが書き込ま
れる。

【０００６】この設定データ、制御データの書き込みに
は、伝送装置内のマイコンユニット２から書き込む系統
と、伝送装置内のシリアルインタフェース１を介して外
部から書き込む系統の２系統がある。

【０００７】マイコンユニット２は、回路ブロック４の
各レジスタの全アドレスに対して、設定，制御データの
読み書きができる。

【０００８】一方、シリアルインタフェース１は、スイ
ッチ等の操作により、容易に設定，制御データの書き込
みができ、緊急の変更、現地調整等の際に使用される。
シリアルインタフェース１は、回路ブロック４の各レジ
スタに書き込まれる設定，制御データの内、重要度の高
いものについてのみ、書き込みができる。従って、シリ
アルインタフェース１は、書き込み可能な設定，制御デ
ータに対応する特定のアドレスに対してのみ、データを
書き込める。

【０００９】データセレクト部３は、データセレクト回
路を備えており、シリアルインタフェース１から書き込
み可能なアドレスのデータに関して、マイコンユニット
２からのデータとシリアルインタフェース１からのデー
タのいずれかを、優先順位に従って選択し、回路ブロッ
ク４の各レジスタに供給する。

【００１０】例えば、シリアルインタフェース１を優先
とした場合、作業者がシリアルインタフェース１で書き
込みの操作を行うと、データセレクト部３は、マイコン
ユニット２からのデータを無効として、シリアルインタ
フェース１からのデータを選択して回路ブロック４の各
レジスタに供給する。

【００１１】図１１は従来の一例のデータセレクト回路
の回路図を示す。また、図１２は図１１の回路のセレク
ト信号を生成する回路の回路図を示す。図１１の回路
は、データ選択部８２、クロック選択部８３、及びデー
タ出力部８４から構成される。データ選択部８２は、Ｄ
タイプフリップフロップ８５，８６、アンド回路９２，
９３、オア回路９４とからなる。

【００１２】また、クロック選択部８３は、アンド回路
９５，９６、オア回路９７、遅延回路９８とからなる。
また、データ出力部８４は、Ｄタイプフリップフロップ
９９で構成される。

【００１３】シリアルインタフェース１からのデータＤ
Ｔ１は、入力端子１０１を介して、フリップフロップ８
５のＤ入力端子に供給される。また、マイコンユニット
２からのデータＤＴ２は、入力端子１０２を介して、フ
リップフロップ８６のＤ入力端子に供給される。

【００１４】また、シリアルインタフェース１のライト
クロックＣＫ１は、入力端子１０３を介してアンド回路
９５の一方の入力端子に供給される。また、マイコンユ
ニット２のライトクロックＣＫ２は、入力端子１０４を
介してアンド回路９６の一方の入力端子に供給される。

【００１５】また、リセット信号ＲＳは、入力端子１０
７を介して、フリップフロップ８５，８６，９９夫々の
リセット端子ＲＳＴに供給される。また、選択されたデ
ータＤＴＯは、出力端子１０８から出力される。

【００１６】入力端子１０５を介してアンド回路９２，
９３，９５，９６に供給されるセレクト信号ＳＥＬは、
シリアルインタフェース１からのデータＤＴ１とマイコ
ンユニット２からのデータＤＴ２のいずれかを選択させ
るための信号である。

【００１７】図１１の回路では、セレクト信号ＳＥＬが
Ｈレベルのときにシリアルインタフェース１からのデー
タＤＴ１が選択され、セレクト信号ＳＥＬがＬレベルの
ときにマイコンユニット１からのデータＤＴ２が選択さ
れる。

【００１８】図１２に示すように、セレクト信号ＳＥＬ
は、シリアルインタフェースのチップセレクト信号ＣＳ
Ｓとアドレス信号ＡＤＳとの論理積をアンド回路１００
でとって生成している。

【００１９】なお、一つのアドレスには、例えば８ビッ
トのパラレルデータが対応しており、図１１のデータセ
レクト回路は、一つのアドレスの１ビット毎に設けられ
ている。また、シリアルインタフェース１からのシリア
ルデータはパラレルデータに変換して夫々のデータセレ
クト回路に供給される。

【００２０】チップセレクト信号ＣＳＳは、作業者がシ
リアルインタフェース１を操作して、データの書き込み
が可能な状態に設定したときに有効となり、Ｈレベルに
なる。また、アドレス信号ＡＤＳは、チップセレクト信
号ＣＳＳが有効になった後、作業者がシリアルインタフ
ェース１を操作して、データセレクト回路のアドレスを
選択したときに有効となり、Ｈレベルになる。

【００２１】従って、セレクト信号ＳＥＬは、作業者が
シリアルインタフェース１を操作して、データセレクト
回路のアドレスにデータの書き込みを行うときにＨレベ
ルとなる。このとき、図１１のデータセレクト回路で
は、マイコンユニット２の動作に係わらず、必ずシリア
ルインタフェース１からのデータＤＴ１が選択される。

【００２２】次に、図１１の回路の動作について説明す
る。フリップフロップ８５は、シリアルインタフェース
１からのデータＤＴ１をクロックＣＫ１の立ち上がりで
ラッチして、Ｑ出力端子から信号Ｓ51として出力する。
また、フリップフロップ８６は、マイコンユニット２か
らのデータＤＴ２をクロックＣＫ２の立ち上がりでラッ
チして、Ｑ出力端子から信号Ｓ52として出力する。

【００２３】アンド回路９２，９３、オア回路９４は、
セレクト信号ＳＥＬに従って、信号Ｓ51と信号Ｓ52のい
ずれかを選択して、信号Ｓ55として出力する。

【００２４】セレクト信号ＳＥＬがＨレベルのときは、
アンド回路９２のセレクト信号ＳＥＬが供給される入力
端子がＨレベルとなり、かつ、アンド回路９３のセレク
ト信号ＳＥＬが供給される負論理の入力端子がＨレベル
となる。このため、アンド回路９２の出力信号Ｓ53は信
号Ｓ51と同一となり、アンド回路９３の出力信号Ｓ54は
Ｌレベルとなる。従って、オア回路９４の出力信号Ｓ55
は信号Ｓ51と同一となる。

【００２５】即ち、セレクト信号ＳＥＬがＨレベルのと
きは、シリアルインタフェース１からのデータＤＴ１を
ラッチした信号Ｓ51が選択されて信号Ｓ55として出力さ
れる。 セレクト信号ＳＥＬがＬレベルのときは、アン
ド回路９２のセレクト信号ＳＥＬが供給される入力端子
がＬレベルとなり、かつ、アンド回路９３のセレクト信
号ＳＥＬが供給される負論理の入力端子がＬレベルとな
る。このため、アンド回路９２の出力信号Ｓ53はＬレベ
ルとなり、アンド回路９３の出力信号Ｓ54は信号Ｓ52と
同一となる。従って、オア回路９４の出力信号Ｓ55は信
号Ｓ52と同一となる。

【００２６】即ち、セレクト信号ＳＥＬがＬレベルのと
きは、マイコンユニット２からのデータＤＴ２をラッチ
した信号Ｓ52が選択されて信号Ｓ55として出力される。

【００２７】また、アンド回路９５，９６、オア回路９
７は、セレクト信号ＳＥＬに従って、クロックＣＫ１と
クロックＣＫ２のいずれかを選択して、信号Ｓ58として
出力する。

【００２８】セレクト信号ＳＥＬがＨレベルのときは、
アンド回路９５のセレクト信号ＳＥＬが供給される入力
端子がＨレベルとなり、かつ、アンド回路９６のセレク
ト信号ＳＥＬが供給される負論理の入力端子がＨレベル
となる。このため、アンド回路９５の出力信号Ｓ56はク
ロックＣＫ１と同一となり、アンド回路９６の出力信号
Ｓ57はＬレベルとなる。従って、オア回路９７の出力信
号Ｓ58はクロックＣＫ１と同一となる。

【００２９】即ち、セレクト信号ＳＥＬがＨレベルのと
きは、シリアルインタフェース１のクロックＣＫ１が選
択されて信号Ｓ58として出力される。

【００３０】セレクト信号ＳＥＬがＬレベルのときは、
アンド回路９５のセレクト信号ＳＥＬが供給される入力
端子がＬレベルとなり、かつ、アンド回路９６のセレク
ト信号ＳＥＬが供給される負論理の入力端子がＬレベル
となる。このため、アンド回路９５の出力信号Ｓ56はＬ
レベルとなり、アンド回路９６の出力信号Ｓ57はクロッ
クＣＫ２と同一となる。従って、オア回路９７の出力信
号Ｓ58はクロックＣＫ２と同一となる。

【００３１】即ち、セレクト信号ＳＥＬがＬレベルのと
きは、マイコンユニット２のクロックＣＫ２が選択され
て信号Ｓ58として出力される。

【００３２】遅延回路９８は、クロックＣＫ１又はクロ
ックＣＫ２のいずれかであるクロック信号Ｓ58を、所定
時間遅延させてクロック信号Ｓ59として出力する。この
遅延時間は、フリップフロップ８５又は８６でラッチさ
れたデータがフリップフロップ９９に供給されて安定し
た後に、クロック信号Ｓ59が供給されるように設定す
る。例えば、遅延回路９８で１／４周期より短い時間遅
延されてクロック信号Ｓ59としてフリップフロップ９９
に供給される。

【００３３】フリップフロップ９９は、Ｄ入力端子に供
給される信号Ｓ55を、クロック入力端子ＣＫに供給され
るクロック信号Ｓ59の立ち上がりでラッチして、Ｑ出力
端子から出力データＤＴＯとして出力する。

【００３４】上記のように、図１１の回路では、セレク
ト信号ＳＥＬに従って選択されたデータＤＴ１又はＤＴ
２を、セレクト信号ＳＥＬに従って選択されたクロック
ＣＫ１又はＣＫ２によってラッチして、出力データＤＴ
Ｏとして出力する。

【００３５】図１３は図１１の従来回路の動作例のタイ
ムチャートを示す。図１３（Ａ）はリセット信号ＲＳを
示す。図１３（Ｂ）〜図１３（Ｄ）は、夫々、データＤ
Ｔ２、クロックＣＫ２、信号Ｓ52を示す。図１３（Ｅ）
〜図１３（Ｇ）は、夫々、データＤＴ１、クロックＣＫ
１、信号Ｓ51を示す。また、図１３（Ｈ）はセレクト信
号ＳＥＬを示す。また、図１３（Ｉ）〜図１３（Ｏ）
は、夫々、信号Ｓ54、Ｓ53、Ｓ55、Ｓ57、Ｓ56、Ｓ58、
Ｓ59を示す。また、図１３（Ｐ）は出力データＤＴＯを
示す。

【００３６】リセット信号ＲＳがＨレベルの間は、フリ
ップフロップ８５，８６，９９がリセットされており、
信号Ｓ51，Ｓ52，出力信号ＤＴＯはＬレベルである。時
刻ｔ ₀ でリセット信号ＲＳがＬレベルとなり、リセット
が解除された後、回路が動作する。

【００３７】時刻ｔ₆ までは、セレクト信号ＳＥＬがＬ
レベルのため、マイコンユニット２からのデータＤＴ２
とクロックＣＫ２が選択される。このため、選択された
データである信号Ｓ55は、信号Ｓ52と同一になり、選択
されたクロックである信号Ｓ58はクロックＣＫ２と同一
になる。

【００３８】時刻ｔ₁ では、フリップフロップ８６は、
クロックＣＫ２の立ち上がりでデータＤＴ２のＨレベル
をラッチして、信号Ｓ52はＨレベルとなる。時刻ｔ₂ で
は、フリップフロップ９９は、クロック信号Ｓ58を遅延
したクロック信号Ｓ59の立ち上がりで、信号Ｓ52と同一
の信号Ｓ55のＨレベルをラッチする。このため、出力デ
ータＤＴＯはＨレベルとなる。

【００３９】時刻ｔ₃ では、フリップフロップ８６は、
クロックＣＫ２の立ち上がりでデータＤＴ２のＬレベル
をラッチして、信号Ｓ52はＬレベルとなる。時刻ｔ₄ で
は、フリップフロップ９９は、クロック信号Ｓ58を遅延
したクロック信号Ｓ59の立ち上がりで、信号Ｓ52と同一
の信号Ｓ55のＬレベルをラッチする。このため、出力デ
ータＤＴＯはＬレベルとなる。以後、時刻ｔ₆ までの
間、データＤＴ２はＬレベルであり、データＤＴＯもＬ
レベルのままである。

【００４０】時刻ｔ₆ 以降、セレクト信号がＬレベルか
らＨレベルになるため、シリアルインタフェース１から
のデータＤＴ１とクロックＣＫ１が選択される。このた
め、選択されたデータである信号Ｓ55は、信号Ｓ51と同
一になり、選択されたクロックである信号Ｓ58はクロッ
クＣＫ１と同一になる。

【００４１】セレクト信号が変化する時刻ｔ₆ の少し前
の時刻ｔ₅ では、フリップフロップ８５は、クロックＣ
Ｋ１の立ち上がりでデータＤＴ１のＨレベルをラッチし
て、信号Ｓ51はＨレベルとなっている。

【００４２】時刻ｔ₆ でセレクト信号がＨレベルになる
と、信号Ｓ55は信号Ｓ51と同じＨレベルとなる。一方、
このとき、信号Ｓ58はクロックＣＫ１と同一になるが、
少し前の時刻ｔ₅ でクロックＣＫ１が立ち上がっている
ため、時刻ｔ₆ でクロック信号Ｓ58が立ち上がる。

【００４３】時刻ｔ₇ では、フリップフロップ９９は、
クロック信号Ｓ58を遅延したクロック信号Ｓ59の立ち上
がりで、信号Ｓ51と同一の信号Ｓ55のＨレベルをラッチ
する。このため、出力データＤＴＯはＨレベルとなる。

【００４４】時刻ｔ₈ では、フリップフロップ８５は、
クロックＣＫ１の立ち上がりでデータＤＴ１のＬレベル
をラッチして、信号Ｓ51はＬレベルとなる。時刻ｔ₉ で
は、フリップフロップ９９は、クロック信号Ｓ58を遅延
したクロック信号Ｓ59の立ち上がりで、信号Ｓ51と同一
の信号Ｓ55のＬレベルをラッチする。このため、出力デ
ータＤＴＯはＬレベルとなる。

【００４５】同様にして、時刻ｔ₁₀で、信号Ｓ51はＨレ
ベルとなり、時刻ｔ₁₁では、出力データＤＴＯはＨレベ
ルとなる。

【００４６】上記のように、図１１の回路では、セレク
ト信号ＳＥＬがＨレベルのときは、シリアルインタフェ
ース１からのデータＤＴ１が選択される。このデータＤ
Ｔ１は、クロックＣＫ１を遅延したクロックによりフリ
ップフロップ９９でラッチされて、出力信号ＤＴＯとし
て出力される。

【００４７】また、セレクト信号ＳＥＬがＬレベルのと
きは、マイコンユニット２からのデータＤＴ２が選択さ
れる。このデータＤＴ２は、クロックＣＫ２を遅延した
クロックによりフリップフロップ９９でラッチされて、
出力信号ＤＴＯとして出力される。

【００４８】なお、マイコンユニット２から供給される
データＤＴ２は、マイコンユニット２側でラッチされた
データである。従って、マイコンユニット２がデータセ
レクト回路のアドレスに一度データＤＴ２を書き込んだ
後、次にデータＤＴ２を書き込むまでは、前回書き込ん
だデータＤＴ２の値が保持されている。

【００４９】

【発明が解決しようとする課題】図１１の従来回路で
は、セレクト信号がＬレベルで、マイコンユニット２か
らのデータＤＴ２が選択されているときは、常時供給さ
れているマイコンユニット２のクロックＣＫ２により、
常に、データＤＴ２をフリップフロップ８６，９９にラ
ッチしている。即ち、マイコンユニット２によりデータ
ＤＴ２の変更が行われていないときも、データＤＴ２を
クロックＣＫ２の周期でフリップフロップ８６，９９に
ラッチしている。

【００５０】このため、データセレクト回路内部で、ノ
イズマージンが減少したり、外部からのノイズを拾っ
て、誤ったデータをラッチする可能性を小さくするため
に、一旦データＤＴ２をフリップフロップ８５でラッチ
した後、再度フリップフロップ９９で、遅延したクロッ
クによりデータをラッチしている。

【００５１】また、シリアルインタフェース１からのデ
ータＤＴ１側については、マイコンユニット２からのデ
ータＤＴ２側の回路構成に合わせるために、フリップフ
ロップ８６を設けている。また、上記フリップフロップ
８５，８６によるデータの遅延量に合わせるために、ク
ロック選択部８３に遅延回路９８を設けている。

【００５２】上記のように、図１１の従来回路では、ノ
イズ等の影響を受けにくくするために、フリップフロッ
プ、及び遅延回路が余分に必要である。このため、例え
ば、１アドレスに８ビットが対応する場合でも、書き込
みを行う全ビット分のデータセレクト回路全体では、回
路規模が極めて大きくなる問題がある。

【００５３】本発明は、上記の点に鑑みてなされたもの
で、回路規模を縮小でき、かつ、ノイズ等の影響を受け
にくいデータセレクト回路を提供することを目的とす
る。

【００５４】

【課題を解決するための手段】図１は本発明の原理構成
図を示す。２系統のデータＤＴ１，ＤＴ２が入力端子１
５，１６から供給され、２系統のクロックＣＫ１，ＣＫ
２が入力端子１７，１８から供給される。また、２系統
のデータＤＴ１，ＤＴ２夫々の選択を指示する２系統の
選択指示信号ＳＥＬ１，ＳＥＬ２が入力端子１９，２０
から供給される。

【００５５】優先順位部１１は、２系統のデータＤＴ
１，ＤＴ２夫々の選択を指示する２系統の選択指示信号
ＳＥＬ１，ＳＥＬ２を供給されて、上記２系統の選択指
示信号の両方が無効の場合は、上記２系統の選択指示信
号に対応する２系統の選択信号を無効にして出力し、上
記２系統の選択指示信号のいずれか一方が有効の場合
は、有効な選択指示信号に対応する選択信号を有効にし
て出力し、上記２系統の選択指示信号の両方ともが有効
の場合は、優先順位の高い選択指示信号に対応する選択
信号を有効にして出力する。

【００５６】データ選択部１２は、上記優先順位部１１
から供給される上記２系統の選択信号に従って、供給さ
れる上記２系統のデータＤＴ１，ＤＴ２のいずれか一方
を選択するか又はいずれも選択しない。

【００５７】クロック選択部１３は、上記優先順位部１
１から供給される上記２系統の選択信号に従って、上記
２系統のデータＤＴ１，ＤＴ２に対応する２系統のクロ
ックＣＫ１，ＣＫ２のいずれか一方を選択するか又はい
ずれも選択しない。

【００５８】データ出力部１４は、上記データ選択部１
２で選択されたデータを上記クロック選択部１３で選択
されたクロックで保持して、出力端子２１を介して出力
する。

【００５９】

【作用】本発明では、２系統のデータに対応する２系統
の選択指示信号を設けた構成としており、データの変更
が必要なときだけ、変更するデータに対応する選択指示
信号を有効にして、データの記憶を行うことができる。
このため、ノイズ等の影響を受けにくくし、ノイズ等の
影響を減らすためのフリップフロップ等を不要とするこ
とを可能とする。

【００６０】また、優先順位部は、２系統の選択指示信
号が同時に有効となるときには、優先順位の高い選択指
示信号を有効として、優先順位の高いデータを選択する
ことができる。

【００６１】

【実施例】図２は本発明の第１実施例のデータセレクト
回路の回路図を示す。また、図３は図２の回路のセレク
ト信号を生成する回路の回路図を示す。なお、伝送装置
における設定，制御データの書き込みの方式は、図１０
で説明したとおりである。図２の回路は、優先順位部１
１、データ選択部１２、クロック選択部１３、及びデー
タ出力部１４から構成される。

【００６２】優先順位部１１はアンド回路３１で構成さ
れる。また、データ選択部１２は、アンド回路３２，３
３、オア回路３４とからなる。また、クロック選択部１
３は、アンド回路３５，３６、オア回路３７とからな
る。また、データ出力部１４は、Ｄタイプフリップフロ
ップ３８で構成される。

【００６３】シリアルインタフェース１からのデータＤ
Ｔ１は、入力端子４１を介して、アンド回路３２の一方
の入力端子に供給される。また、マイコンユニット２か
らのデータＤＴ２は、入力端子４２を介して、アンド回
路３３の一方の入力端子に供給される。

【００６４】また、シリアルインタフェース１のライト
クロックＣＫ１は、入力端子４３を介してアンド回路３
５の一方の入力端子に供給される。また、マイコンユニ
ット２のライトクロックＣＫ２は、入力端子４４を介し
てアンド回路３６の一方の入力端子に供給される。

【００６５】また、リセット信号ＲＳは、入力端子４７
を介して、フリップフロップ３８のリセット端子ＲＳＴ
に供給される。また、選択されたデータＤＴＯは、出力
端子４８から出力される。

【００６６】入力端子４５を介して優先順位部１１に供
給されるセレクト信号ＳＥＬ１は、シリアルインタフェ
ース１からのデータＤＴ１の選択を指示する選択指示信
号であり、Ｈレベルのとき有効で、Ｌレベルのとき無効
である。また、入力端子４６を介して優先順位部１１に
供給されるセレクト信号ＳＥＬ２は、マイコンユニット
２からのデータＤＴ２の選択を指示する選択指示信号で
あり、Ｈレベルのとき有効で、Ｌレベルのとき無効であ
る。

【００６７】図２の回路では、シリアルインタフェース
１からのデータＤＴ１をマイコンユニット２からのデー
タＤＴ２に対して優先とする構成である。このため、優
先順位部１１では、選択指示信号ＳＥＬ１を、そのま
ま、シリアルインタフェース１側の選択信号として、ア
ンド回路３２，３５に供給している。一方、選択指示信
号ＳＥＬ２については、アンド回路３１を通して、マイ
コンユニット２側の選択信号Ｓ11として、アンド回路３
３，３６に供給している。

【００６８】アンド回路３１の負論理の入力端子には、
セレクト信号ＳＥＬ１が供給されている。このため、こ
のマイコン側の選択信号Ｓ11は、セレクト信号ＳＥＬ１
がＬレベルで無効のときだけ、有効なＨレベルとなるこ
とができる。

【００６９】従って、図２の回路では、セレクト信号Ｓ
ＥＬ１がＨレベルのときは、セレクト信号ＳＥＬ２の状
態に係わらず、シリアルインタフェース１からのデータ
ＤＴ１が選択される。また、セレクト信号ＳＥＬ１がＬ
レベルで、かつ、セレクト信号ＳＥＬ２がＨレベルのと
きに、マイコンユニット１からのデータＤＴ２が選択さ
れる。

【００７０】またセレクト信号ＳＥＬ１及びセレクト信
号ＳＥＬ２がいずれもＬレベルのときは、シリアルイン
タフェース１からのデータＤＴ１とマイコンユニット１
からのデータＤＴ２のいずれも選択されない。

【００７１】図３に示すように、セレクト信号ＳＥＬ１
は、シリアルインタフェースのチップセレクト信号ＣＳ
Ｓとアドレス信号ＡＤＳとの論理積をアンド回路３９で
とって生成している。

【００７２】なお、一つのアドレスには、例えば８ビッ
トのパラレルデータが対応しており、図２のデータセレ
クト回路は、一つのアドレスの１ビット毎に設けられて
いる。また、シリアルインタフェース１からのシリアル
データはパラレルデータに変換して夫々のデータセレク
ト回路に供給される。

【００７３】チップセレクト信号ＣＳＳは、作業者がシ
リアルインタフェース１を操作して、データの書き込み
が可能な状態に設定したときに有効となり、Ｈレベルに
なる。また、アドレス信号ＡＤＳは、チップセレクト信
号ＣＳＳが有効になった後、作業者がシリアルインタフ
ェース１を操作して、データセレクト回路のアドレスを
選択したときに有効となり、Ｈレベルになる。

【００７４】従って、セレクト信号ＳＥＬ１は、作業者
がシリアルインタフェース１を操作して、データセレク
ト回路のアドレスにデータの書き込みを行うときにＨレ
ベルとなる。このとき、図２のデータセレクト回路で
は、マイコンユニット２の動作に係わらず、必ずシリア
ルインタフェース１からのデータＤＴ１が選択される。

【００７５】また、同様に、セレクト信号ＳＥＬ２は、
マイコンユニット２のチップセレクト信号ＣＳＭとアド
レス信号ＡＤＭとの論理積をアンド回路４０でとって生
成している。

【００７６】チップセレクト信号ＣＳＭは、作業者がマ
イコンユニット２を操作して、データの書き込みが可能
な状態に設定したときに有効となり、Ｈレベルになる。
また、アドレス信号ＡＤＭは、チップセレクト信号ＣＳ
Ｍが有効になった後、マイコンユニット２が、データセ
レクト回路のアドレスを選択したときに有効となり、Ｈ
レベルになる。

【００７７】次に、図２の回路の動作について説明す
る。アンド回路３２，３３、オア回路３４は、シリアル
インタフェース１のセレクト信号ＳＥＬ１及びアンド回
路３１から供給されるマイコンユニット２側の選択信号
Ｓ11に従って、シリアルインタフェース１からのデータ
ＤＴ１とマイコンユニットからのデータＤＴ２のいずれ
かを選択して、信号Ｓ14として出力する。

【００７８】セレクト信号ＳＥＬ１がＨレベルのとき
は、アンド回路３２のセレクト信号ＳＥＬ１が供給され
る入力端子がＨレベルとなり、かつ、アンド回路３３に
供給される信号Ｓ11がＬレベルとなる。このため、アン
ド回路３２の出力信号Ｓ12はデータＤＴ１と同一とな
り、アンド回路３３の出力信号Ｓ13はＬレベルとなる。
従って、オア回路３４の出力信号Ｓ14は信号Ｓ12と同一
と同一となる。

【００７９】即ち、セレクト信号ＳＥＬ１がＨレベルの
ときは、セレクト信号ＳＥＬ２の状態に係わらず、シリ
アルインタフェース１からのデータＤＴ１が選択されて
信号Ｓ14として出力される。

【００８０】セレクト信号ＳＥＬ１がＬレベルで、か
つ、セレクト信号ＳＥＬ２がＨレベルのときは、アンド
回路３２のセレクト信号ＳＥＬ１が供給される入力端子
がＬレベルとなり、かつ、アンド回路３３に供給される
信号Ｓ11がＨレベルとなる。このため、アンド回路３２
の出力信号Ｓ12はＬレベルとなり、アンド回路３３の出
力信号Ｓ13はデータＤＴ２と同一となる。従って、オア
回路３４の出力信号Ｓ14は信号Ｓ13と同一となる。

【００８１】即ち、セレクト信号ＳＥＬ１がＬレベル
で、かつ、セレクト信号ＳＥＬ２がＨレベルのときは、
マイコンユニット２からのデータＤＴ２が選択されて信
号Ｓ14として出力される。

【００８２】セレクト信号ＳＥＬ１とセレクト信号ＳＥ
Ｌ２が共にＬレベルのときは、アンド回路３２のセレク
ト信号ＳＥＬ１が供給される入力端子がＬレベルとな
り、かつ、アンド回路３３に供給される信号Ｓ11がＬレ
ベルとなる。このため、アンド回路３２の出力信号Ｓ12
はＬレベルとなり、アンド回路３３の出力信号Ｓ13はＬ
レベルとなる。従って、オア回路３４の出力信号Ｓ14は
Ｌレベルとなる。

【００８３】また、アンド回路３５，３６、オア回路３
７は、セレクト信号ＳＥＬ１及び信号Ｓ11に従って、ク
ロックＣＫ１とクロックＣＫ２のいずれかを選択して、
信号Ｓ17として出力する。

【００８４】セレクト信号ＳＥＬ１がＨレベルのとき
は、アンド回路３５のセレクト信号ＳＥＬ１が供給され
る入力端子がＨレベルとなり、かつ、アンド回路３６に
供給される信号Ｓ11がＬレベルとなる。このため、アン
ド回路３５の出力信号Ｓ15はクロックＣＫ１と同一とな
り、アンド回路３６の出力信号Ｓ16はＬレベルとなる。
従って、オア回路３７の出力信号Ｓ17はクロックＣＫ１
と同一となる。

【００８５】即ち、セレクト信号ＳＥＬ１がＨレベルの
ときは、セレクト信号ＳＥＬ２の状態に係わらず、シリ
アルインタフェース１のクロックＣＫ１が選択されて信
号Ｓ17として出力される。

【００８６】セレクト信号ＳＥＬ１がＬレベルで、か
つ、セレクト信号ＳＥＬ２がＨレベルのときは、アンド
回路３５のセレクト信号ＳＥＬ１が供給される入力端子
がＬレベルとなり、かつ、アンド回路３６に供給される
信号Ｓ11がＨレベルとなる。このため、アンド回路３５
の出力信号Ｓ15はＬレベルとなり、アンド回路３６の出
力信号Ｓ16はクロックＣＫ２と同一となる。従って、オ
ア回路３７の出力信号Ｓ17はクロックＣＫ２と同一とな
る。

【００８７】即ち、セレクト信号ＳＥＬ１がＬレベル
で、かつ、セレクト信号ＳＥＬ２がＨレベルのときは、
マイコンユニット２のクロックＣＫ２が選択されて信号
Ｓ17として出力される。

【００８８】セレクト信号ＳＥＬ１とセレクト信号ＳＥ
Ｌ２が共にＬレベルのときは、アンド回路３５のセレク
ト信号ＳＥＬ１が供給される入力端子がＬレベルとな
り、かつ、アンド回路３６に供給される信号Ｓ11がＬレ
ベルとなる。このため、アンド回路３５の出力信号Ｓ15
はＬレベルとなり、アンド回路３６の出力信号Ｓ16はＬ
レベルとなる。従って、オア回路３７の出力信号Ｓ17は
Ｌレベルとなる。

【００８９】フリップフロップ３８は、Ｄ入力端子に供
給される信号Ｓ14を、クロック入力端子ＣＫに供給され
るクロック信号Ｓ17の立ち上がりでラッチして、Ｑ出力
端子から出力データＤＴＯとして出力する。即ち、選択
されたデータＤＴ１又はデータＤＴ２を、選択されたデ
ータに対応するクロックＣＫ１又はクロックＣＫ２でラ
ッチして出力する。

【００９０】上記のように、図２の回路では、セレクト
信号ＳＥＬ１，ＳＥＬ２に従って選択されたデータＤＴ
１又はＤＴ２を、セレクト信号ＳＥＬ１，ＳＥＬ２に従
って選択されたクロックＣＫ１又はＣＫ２によってラッ
チして、出力データＤＴＯとして出力する。この選択の
際、データＤＴ１がデータＤＴ２より優先となり、セレ
クト信号ＳＥＬ１，ＳＥＬ２が同時にＨレベルとなった
ときは、データＤＴ１が選択される。

【００９１】また、セレクト信号ＳＥＬ１，ＳＥＬ２が
ともにＬレベルで無効のときは、供給されるデータＤＴ
１、ＤＴ２のいずれもラッチせずに、以前にラッチした
データを保持して出力する。

【００９２】図４は図２の第１実施例の動作例のタイム
チャートを示す。図４（Ａ）はリセット信号ＲＳを示
す。図４（Ｂ）〜図４（Ｄ）は、夫々、データＤＴ１、
クロックＣＫ１、セレクト信号ＳＥＬ１を示す。図４
（Ｅ）〜図４（Ｇ）は、夫々、データＤＴ２、クロック
ＣＫ２、セレクト信号ＳＥＬ２を示す。また、図４
（Ｈ）〜図４（Ｎ）は、夫々、信号Ｓ11〜信号Ｓ17を示
す。また、図４（Ｏ）は出力データＤＴＯを示す。

【００９３】リセット信号ＲＳがＨレベルの間は、フリ
ップフロップ３８がリセットされており、出力信号ＤＴ
ＯはＬレベルである。時刻ｔ₀ でリセット信号ＲＳがＬ
レベルとなり、リセットが解除された後、回路が動作す
る。

【００９４】時刻ｔ₁ までは、セレクト信号ＳＥＬ１，
ＳＥＬ２が共にＬレベルのため、データＤＴ１，ＤＴ
２、クロックＣＫ１，ＣＫ２のいずれも選択されない。
このため、出力データＤＴＯはＬレベルのままである。

【００９５】時刻ｔ₁ 以降、時刻ｔ₅ までの間、セレク
ト信号ＳＥＬ１がＨレベルとなり、セレクト信号ＳＥＬ
２、信号Ｓ11がＬレベルである。このとき、シリアルイ
ンタフェース１からのデータＤＴ１とクロックＣＫ１が
選択される。このため、選択されたデータである信号Ｓ
14は、データＤＴ１と同一になり、選択されたクロック
である信号Ｓ17はクロックＣＫ１と同一になる。

【００９６】時刻ｔ₁ で、データＤＴ１はＨレベルであ
るので、信号Ｓ14はＨレベルとなる。時刻ｔ₂ では、フ
リップフロップ３８は、クロック信号Ｓ17の立ち上がり
で、信号Ｓ14のＨレベルをラッチする。このため、出力
データＤＴＯはデータＤＴ１と同じＨレベルとなる。

【００９７】時刻ｔ₃ では、データＤＴ１がＨレベルか
らＬレベルになるので、信号Ｓ14はＨレベルからＬレベ
ルになる。時刻ｔ₄ では、フリップフロップ３８は、ク
ロック信号Ｓ17の立ち上がりで、信号Ｓ14のＬレベルを
ラッチする。このため、出力データＤＴＯはデータＤＴ
１と同じＬレベルとなる。

【００９８】時刻ｔ₅ 以降、時刻ｔ₉ までの間、セレク
ト信号ＳＥＬ１がＬレベルとなり、セレクト信号ＳＥＬ
２がＨレベルであり、信号Ｓ11がＨレベルとなる。この
とき、マイコンユニット２からのデータＤＴ２とクロッ
クＣＫ２が選択される。このため、選択されたデータで
ある信号Ｓ14は、データＤＴ２と同一になり、選択され
たクロックである信号Ｓ17はクロックＣＫ２と同一にな
る。

【００９９】時刻ｔ₅ で、データＤＴ２はＨレベルであ
るので、信号Ｓ14はＨレベルとなる。時刻ｔ₆ では、フ
リップフロップ３８は、クロック信号Ｓ17の立ち上がり
で、信号Ｓ14のＨレベルをラッチする。このため、出力
データＤＴＯはデータＤＴ２と同じＨレベルとなる。

【０１００】時刻ｔ₇ では、データＤＴ２がＨレベルか
らＬレベルになるので、信号Ｓ14はＨレベルからＬレベ
ルになる。時刻ｔ₈ では、フリップフロップ３８は、ク
ロック信号Ｓ17の立ち上がりで、信号Ｓ14のＬレベルを
ラッチする。このため、出力データＤＴＯはデータＤＴ
２と同じＬレベルとなる。

【０１０１】時刻ｔ₉ 以降、時刻ｔ₁₃までの間、セレク
ト信号ＳＥＬ１とセレクト信号ＳＥＬ２が同時にＨレベ
ルとなる。前記のように、セレクト信号ＳＥＬ１がセレ
クト信号ＳＥＬ２より優先であり、信号Ｓ11はＬレベル
となる。このとき、シリアルインタフェース１からのデ
ータＤＴ１とクロックＣＫ１が選択される。このため、
選択されたデータである信号Ｓ14は、データＤＴ１と同
一になり、選択されたクロックである信号Ｓ17はクロッ
クＣＫ１と同一になる。

【０１０２】時刻ｔ₉ で、データＤＴ１はＨレベルであ
るので、信号Ｓ14はＨレベルとなる。時刻ｔ₁₀では、フ
リップフロップ３８は、クロック信号Ｓ17の立ち上がり
で、信号Ｓ14のＨレベルをラッチする。このため、出力
データＤＴＯはデータＤＴ１と同じＨレベルとなる。

【０１０３】時刻ｔ₁₁では、データＤＴ１がＨレベルか
らＬレベルになるので、信号Ｓ14はＨレベルからＬレベ
ルになる。時刻ｔ₁₂では、フリップフロップ３８は、ク
ロック信号Ｓ17の立ち上がりで、信号Ｓ14のＬレベルを
ラッチする。このため、出力データＤＴＯはデータＤＴ
１と同じＬレベルとなる。

【０１０４】時刻ｔ₁₃以降、セレクト信号ＳＥＬ１がＬ
レベルとなり、セレクト信号ＳＥＬ２はＨレベルであ
り、信号Ｓ11はＨレベルとなる。このとき、マイコンユ
ニット２からのデータＤＴ２とクロックＣＫ２が選択さ
れる。このため、選択されたデータである信号Ｓ14は、
データＤＴ２と同一になり、選択されたクロックである
信号Ｓ17はクロックＣＫ２と同一になる。

【０１０５】時刻ｔ₁₃で、データＤＴ２はＨレベルであ
るので、信号Ｓ14はＨレベルとなる。時刻ｔ₁₄では、フ
リップフロップ３８は、クロック信号Ｓ17の立ち上がり
で、信号Ｓ14のＨレベルをラッチする。このため、出力
データＤＴＯはデータＤＴ２と同じＨレベルとなる。

【０１０６】図５は第１実施例の機能を示す図である。
図５では、前記した動作を、データＤＴ１，ＤＴ２、ク
ロックＣＫ１，ＣＫ２、セレクト信号ＳＥＬ１，ＳＥＬ
２と出力データＤＴＯの関係として、まとめて示してい
る。図５において、−は出力データＤＴＯに影響を与え
ないことを意味している。

【０１０７】図５に示すように、セレクト信号ＳＥＬ
１，ＳＥＬ２が共にＬレベルのときは、以前にラッチし
たデータを保持して出力データＤＴＯとして出力する。
また、クロックがＬレベル又はＨレベルで固定されてい
るときも、以前にラッチしたデータを保持して出力デー
タＤＴＯとして出力する。

【０１０８】セレクト信号ＳＥＬ１がＨレベルのとき
は、セレクト信号ＳＥＬ２の状態に係わらず、シリアル
インタフェース１からのデータＤＴ１の値をラッチして
出力データＤＴＯとして出力する。また、セレクト信号
ＳＥＬ１がＬレベルで、かつ、セレクト信号ＳＥＬ２が
Ｈレベルのときは、マイコンユニット２からのデータＤ
Ｔ２の値をラッチして出力データＤＴＯとして出力す
る。

【０１０９】上記のように、第１実施例では、シリアル
インタフェース１からのデータＤＴ１とマイコンユニッ
ト２からのデータＤＴ２の２系統に対応する２つのセレ
クト信号ＳＥＬ１，ＳＥＬ２を設けた構成としているた
め、データの変更が必要なときだけ、変更するデータに
対応するセレクト信号を有効として、データの書き込み
を行うことができる。従って、マイコンユニット２側が
選択されているときは、常に書き込みを行っている従来
回路に比べて、ノイズ等の影響を受けにくい。

【０１１０】このため、従来回路でノイズ等の影響を減
らすために必要であった、データ選択部８２のフリップ
フロップ８５，８６、及びクロック選択部８３の遅延回
路９８を必要とせず、回路規模を縮小することができ
る。

【０１１１】また、２つのセレクト信号ＳＥＬ１，ＳＥ
Ｌ２が同時に有効となるときには、優先順位の高いセレ
クト信号を有効とするため、確実に優先順位の高いデー
タを選択することができる。

【０１１２】図６は本発明の第２実施例のデータセレク
ト回路の回路図を示す。なお、図６の回路のセレクト信
号を生成する回路は、第１実施例の図３と同一である。
図６の回路は、優先順位部１１、データ選択部１２、ク
ロック選択部１３、及びデータ出力部１４から構成され
る。

【０１１３】優先順位部１１はアンド回路６１で構成さ
れる。また、データ選択部１２は、ノア回路６２，６
３、６４とからなる。また、クロック選択部１３は、ノ
ア回路６５，６６、６７とからなる。また、データ出力
部１４は、Ｄタイプフリップフロップ６８で構成され
る。

【０１１４】シリアルインタフェース１からのデータＤ
Ｔ１は、入力端子７１を介して、ノア回路６２の一方の
入力端子に供給される。また、マイコンユニット２から
のデータＤＴ２は、入力端子７２を介して、ノア回路６
３の一方の入力端子に供給される。

【０１１５】また、シリアルインタフェース１のライト
クロックＣＫ１は、入力端子７３を介してノア回路６５
の一方の入力端子に供給される。また、マイコンユニッ
ト２のライトクロックＣＫ２は、入力端子７４を介して
ノア回路６６の一方の入力端子に供給される。

【０１１６】また、リセット信号ＲＳは、入力端子７７
を介して、フリップフロップ６８のリセット端子ＲＳＴ
に供給される。また、選択されたデータＤＴＯは、出力
端子７８から出力される。

【０１１７】入力端子７５を介して優先順位部１１に供
給されるセレクト信号ＳＥＬ１は、シリアルインタフェ
ース１からのデータＤＴ１の選択を指示する選択指示信
号であり、Ｈレベルのとき有効で、Ｌレベルのとき無効
である。また、入力端子７６を介して優先順位部１１に
供給されるセレクト信号ＳＥＬ２は、マイコンユニット
２からのデータＤＴ２の選択を指示する選択指示信号で
あり、Ｈレベルのとき有効で、Ｌレベルのとき無効であ
る。

【０１１８】図６の回路では、シリアルインタフェース
１からのデータＤＴ１をマイコンユニットからのデータ
ＤＴ２に対して優先とする構成である。このため、優先
順位部１１では、選択指示信号ＳＥＬ１を、そのまま、
シリアルインタフェース側の選択信号として、ノア回路
６２，６５の負論理の入力端子に供給している。一方、
選択指示信号ＳＥＬ２については、アンド回路６１を通
して、マイコンユニット２側の選択信号Ｓ21として、ノ
ア回路６３，６６の負論理の入力端子に供給している。

【０１１９】アンド回路６１の負論理の入力端子には、
セレクト信号ＳＥＬ１が供給されている。このため、こ
のマイコンユニット２側の選択信号Ｓ21は、セレクト信
号ＳＥＬ１がＬレベルで無効のときだけ、有効なＨレベ
ルとなることができる。

【０１２０】従って、図６の回路では、セレクト信号Ｓ
ＥＬ１がＨレベルのときは、セレクト信号ＳＥＬ２の状
態に係わらず、シリアルインタフェース１からのデータ
ＤＴ１が選択される。また、セレクト信号ＳＥＬ１がＬ
レベルで、かつ、セレクト信号ＳＥＬ２がＨレベルのと
きに、マイコンユニット１からのデータＤＴ２が選択さ
れる。

【０１２１】またセレクト信号ＳＥＬ１及びセレクト信
号ＳＥＬ２がいずれもＬレベルのときは、シリアルイン
タフェース１からのデータＤＴ１とマイコンユニット１
からのデータＤＴ２のいずれも選択されない。

【０１２２】次に、図６の回路の動作について説明す
る。ノア回路６２，６３、６４は、シリアルインタフェ
ース１のセレクト信号ＳＥＬ１及びアンド回路６１から
供給されるマイコンユニット２側の選択信号Ｓ21に従っ
て、シリアルインタフェース１からのデータＤＴ１とマ
イコンユニットからのデータＤＴ２のいずれかを選択し
て、信号Ｓ24として出力する。

【０１２３】セレクト信号ＳＥＬ１がＨレベルのとき
は、ノア回路６２のセレクト信号ＳＥＬ１が供給される
負論理の入力端子がＨレベルとなり、かつ、ノア回路６
３の負論理の入力端子に供給される信号Ｓ21がＬレベル
となる。このため、ノア回路６２の出力信号Ｓ22はデー
タＤＴ１と逆論理の信号となり、ノア回路６３の出力信
号Ｓ23はＬレベルとなる。従って、ノア回路６４の出力
信号Ｓ24は信号Ｓ22と逆論理の信号となる。

【０１２４】即ち、セレクト信号ＳＥＬ１がＨレベルの
ときは、セレクト信号ＳＥＬ２の状態に係わらず、シリ
アルインタフェース１からのデータＤＴ１が選択されて
信号Ｓ24として出力される。

【０１２５】セレクト信号ＳＥＬ１がＬレベルで、か
つ、セレクト信号ＳＥＬ２がＨレベルのときは、ノア回
路６２のセレクト信号ＳＥＬ１が供給される負論理の入
力端子がＬレベルとなり、かつ、ノア回路６３の負論理
の入力端子に供給される信号Ｓ21がＨレベルとなる。こ
のため、ノア回路６２の出力信号Ｓ22はＬレベルとな
り、ノア回路６３の出力信号Ｓ23はデータＤＴ２と逆論
理の信号となる。従って、ノア回路６４の出力信号Ｓ24
は信号Ｓ23と逆論理の信号となる。

【０１２６】即ち、セレクト信号ＳＥＬ１がＬレベル
で、かつ、セレクト信号ＳＥＬ２がＨレベルのときは、
マイコンユニット２からのデータＤＴ２が選択されて信
号Ｓ24として出力される。

【０１２７】セレクト信号ＳＥＬ１とセレクト信号ＳＥ
Ｌ２が共にＬレベルのときは、ノア回路６２のセレクト
信号ＳＥＬ１が供給される負論理の入力端子がＬレベル
となり、かつ、ノア回路６３の負論理の入力端子に供給
される信号Ｓ21がＬレベルとなる。このため、ノア回路
６２の出力信号Ｓ22はＬレベルとなり、ノア回路６３の
出力信号Ｓ23はＬレベルとなる。従って、ノア回路６４
の出力信号Ｓ24はＨレベルとなる。

【０１２８】また、ノア回路６５，６６，６７は、セレ
クト信号ＳＥＬ１及び信号Ｓ21に従って、クロックＣＫ
１とクロックＣＫ２のいずれかを選択して、信号Ｓ27と
して出力する。

【０１２９】セレクト信号ＳＥＬ１がＨレベルのとき
は、ノア回路６５のセレクト信号ＳＥＬ１が供給される
負論理の入力端子がＨレベルとなり、かつ、ノア回路６
６負論理の入力端子に供給される信号Ｓ21がＬレベルと
なる。このため、ノア回路６５の出力信号Ｓ25はクロッ
クＣＫ１と逆論理の信号となり、ノア回路６６の出力信
号Ｓ26はＬレベルとなる。従って、ノア回路６７の出力
信号Ｓ27はクロックＣＫ１と同一となる。

【０１３０】即ち、セレクト信号ＳＥＬ１がＨレベルの
ときは、セレクト信号ＳＥＬ２の状態に係わらず、シリ
アルインタフェース１のクロックＣＫ１が選択されて信
号Ｓ27として出力される。

【０１３１】セレクト信号ＳＥＬ１がＬレベルで、か
つ、セレクト信号ＳＥＬ２がＨレベルのときは、ノア回
路６５のセレクト信号ＳＥＬ１が供給される負論理の入
力端子がＬレベルとなり、かつ、ノア回路６６負論理の
入力端子に供給される信号Ｓ21がＨレベルとなる。この
ため、ノア回路６５の出力信号Ｓ25はＬレベルとなり、
ノア回路６６の出力信号Ｓ26はクロックＣＫ２と逆論理
の信号となる。従って、ノア回路６７の出力信号Ｓ27は
クロックＣＫ２と同一となる。

【０１３２】即ち、セレクト信号ＳＥＬ１がＬレベル
で、かつ、セレクト信号ＳＥＬ２がＨレベルのときは、
マイコンユニット２のクロックＣＫ２が選択されて信号
Ｓ27として出力される。

【０１３３】セレクト信号ＳＥＬ１とセレクト信号ＳＥ
Ｌ２が共にＬレベルのときは、ノア回路６５のセレクト
信号ＳＥＬ１が供給される負論理の入力端子がＬレベル
となり、かつ、ノア回路６６の負論理の入力端子に供給
される信号Ｓ21がＬレベルとなる。このため、ノア回路
６５の出力信号Ｓ25はＬレベルとなり、ノア回路６６の
出力信号Ｓ26はＬレベルとなる。従って、オア回路６７
の出力信号Ｓ27はＨレベルとなる。

【０１３４】フリップフロップ６８は、Ｄ入力端子に供
給される信号Ｓ24を、クロック入力端子ＣＫに供給され
るクロック信号Ｓ27の立ち上がりでラッチして、Ｑ出力
端子から出力データＤＴＯとして出力する。即ち、選択
されたデータＤＴ１又はデータＤＴ２を、選択されたデ
ータに対応するクロックＣＫ１又はクロックＣＫ２でラ
ッチして出力する。

【０１３５】上記のように、図６の回路では、セレクト
信号ＳＥＬ１，ＳＥＬ２に従って選択されたデータＤＴ
１又はＤＴ２を、セレクト信号ＳＥＬ１，ＳＥＬ２に従
って選択されたクロックＣＫ１又はＣＫ２によってラッ
チして、出力データＤＴＯとして出力する。この選択の
際、データＤＴ１がデータＤＴ２より優先となり、セレ
クト信号ＳＥＬ１，ＳＥＬ２が同時にＨレベルとなった
ときは、データＤＴ１が選択される。

【０１３６】また、セレクト信号ＳＥＬ１，ＳＥＬ２が
ともにＬレベルで無効のときは、供給されるデータＤＴ
１、ＤＴ２のいずれもラッチせずに、以前にラッチした
データを保持して出力する。

【０１３７】図７は図６の第２実施例の動作例のタイム
チャートを示す。図７（Ａ）はリセット信号ＲＳを示
す。図７（Ｂ）〜図４（Ｄ）は、夫々、データＤＴ１、
クロックＣＫ１、セレクト信号ＳＥＬ１を示す。図７
（Ｅ）〜図７（Ｇ）は、夫々、データＤＴ２、クロック
ＣＫ２、セレクト信号ＳＥＬ２を示す。また、図７
（Ｈ）〜図７（Ｎ）は、夫々、信号Ｓ21〜信号Ｓ27を示
す。また、図７（Ｏ）は出力データＤＴＯを示す。

【０１３８】リセット信号ＲＳがＨレベルの間は、フリ
ップフロップ６８がリセットされており、出力信号ＤＴ
ＯはＬレベルである。時刻ｔ₀ でリセット信号ＲＳがＬ
レベルとなり、リセットが解除された後、回路が動作す
る。

【０１３９】時刻ｔ₁ までは、セレクト信号ＳＥＬ１，
ＳＥＬ２が共にＬレベルのため、データＤＴ１，ＤＴ
２、クロックＣＫ１，ＣＫ２のいずれも選択されない。
このため、出力データＤＴＯはＬレベルのままである。

【０１４０】時刻ｔ₁ 以降、時刻ｔ₅ までの間、セレク
ト信号ＳＥＬ１がＨレベルとなり、セレクト信号ＳＥＬ
２、信号Ｓ21がＬレベルである。このとき、シリアルイ
ンタフェース１からのデータＤＴ１とクロックＣＫ１が
選択される。このため、選択されたデータである信号Ｓ
24は、データＤＴ１と同一になり、選択されたクロック
である信号Ｓ27はクロックＣＫ１と同一になる。

【０１４１】時刻ｔ₁ で、データＤＴ１はＨレベルであ
るので、信号Ｓ24はＨレベルとなる。時刻ｔ₂ では、フ
リップフロップ６８は、クロック信号Ｓ27の立ち上がり
で、信号Ｓ24のＨレベルをラッチする。このため、出力
データＤＴＯはデータＤＴ１と同じＨレベルとなる。

【０１４２】時刻ｔ₃ では、データＤＴ１がＨレベルか
らＬレベルになるので、信号Ｓ24はＨレベルからＬレベ
ルになる。時刻ｔ₄ では、フリップフロップ６８は、ク
ロック信号Ｓ27の立ち上がりで、信号Ｓ24のＬレベルを
ラッチする。このため、出力データＤＴＯはデータＤＴ
１と同じＬレベルとなる。

【０１４３】時刻ｔ₅ 以降、時刻ｔ₉ までの間、セレク
ト信号ＳＥＬ１がＬレベルとなり、セレクト信号ＳＥＬ
２がＨレベルであり、信号Ｓ21がＨレベルとなる。この
とき、マイコンユニット２からのデータＤＴ２とクロッ
クＣＫ２が選択される。このため、選択されたデータで
ある信号Ｓ24は、データＤＴ２と同一になり、選択され
たクロックである信号Ｓ27はクロックＣＫ２と同一にな
る。

【０１４４】時刻ｔ₅ で、データＤＴ２はＨレベルであ
るので、信号Ｓ24はＨレベルとなる。時刻ｔ₆ では、フ
リップフロップ６８は、クロック信号Ｓ27の立ち上がり
で、信号Ｓ24のＨレベルをラッチする。このため、出力
データＤＴＯはデータＤＴ２と同じＨレベルとなる。

【０１４５】時刻ｔ₇ では、データＤＴ２がＨレベルか
らＬレベルになるので、信号Ｓ24はＨレベルからＬレベ
ルになる。時刻ｔ₈ では、フリップフロップ６８は、ク
ロック信号Ｓ27の立ち上がりで、信号Ｓ24のＬレベルを
ラッチする。このため、出力データＤＴＯはデータＤＴ
２と同じＬレベルとなる。

【０１４６】時刻ｔ₉ 以降、時刻ｔ₁₃までの間、セレク
ト信号ＳＥＬ１とセレクト信号ＳＥＬ２が同時にＨレベ
ルとなる。前記のように、セレクト信号ＳＥＬ１がセレ
クト信号ＳＥＬ２より優先であり、信号Ｓ21はＬレベル
となる。このとき、シリアルインタフェース１からのデ
ータＤＴ１とクロックＣＫ１が選択される。このため、
選択されたデータである信号Ｓ24は、データＤＴ１と同
一になり、選択されたクロックである信号Ｓ27はクロッ
クＣＫ１と同一になる。

【０１４７】時刻ｔ₉ で、データＤＴ１はＨレベルであ
るので、信号Ｓ24はＨレベルとなる。時刻ｔ₁₀では、フ
リップフロップ６８は、クロック信号Ｓ27の立ち上がり
で、信号Ｓ24のＨレベルをラッチする。このため、出力
データＤＴＯはデータＤＴ１と同じＨレベルとなる。

【０１４８】時刻ｔ₁₁では、データＤＴ１がＨレベルか
らＬレベルになるので、信号Ｓ24はＨレベルからＬレベ
ルになる。時刻ｔ₁₂では、フリップフロップ６８は、ク
ロック信号Ｓ27の立ち上がりで、信号Ｓ24のＬレベルを
ラッチする。このため、出力データＤＴＯはデータＤＴ
１と同じＬレベルとなる。

【０１４９】時刻ｔ₁₃以降、セレクト信号ＳＥＬ１がＬ
レベルとなり、セレクト信号ＳＥＬ２はＨレベルであ
り、信号Ｓ21はＨレベルとなる。このとき、マイコンユ
ニット２からのデータＤＴ２とクロックＣＫ２が選択さ
れる。このため、選択されたデータである信号Ｓ24は、
データＤＴ２と同一になり、選択されたクロックである
信号Ｓ27はクロックＣＫ２と同一になる。

【０１５０】時刻ｔ₁₃で、データＤＴ２はＨレベルであ
るので、信号Ｓ24はＨレベルとなる。時刻ｔ₁₄では、フ
リップフロップ６８は、クロック信号Ｓ27の立ち上がり
で、信号Ｓ24のＨレベルをラッチする。このため、出力
データＤＴＯはデータＤＴ２と同じＨレベルとなる。

【０１５１】なお、第２実施例において、データＤＴ
１，ＤＴ２、クロックＣＫ１，ＣＫ２、セレクト信号Ｓ
ＥＬ１，ＳＥＬ２と出力データＤＴＯの関係は、第１実
施例と同じく図５で示される。

【０１５２】上記のように、第２実施例では、シリアル
インタフェース１からのデータＤＴ１とマイコンユニッ
ト２からのデータＤＴ２の２系統に対応する２つのセレ
クト信号ＳＥＬ１，ＳＥＬ２を設けた構成としているた
め、データの変更が必要なときだけ、変更するデータに
対応するセレクト信号を有効として、データの書き込み
を行うことができる。従って、マイコンユニット２側が
選択されているときは、常に書き込みを行っている従来
回路に比べて、ノイズ等の影響を受けにくい。

【０１５３】このため、従来回路でノイズ等の影響を減
らすために必要であった、データ選択部８２のフリップ
フロップ８５，８６、及びクロック選択部８３の遅延回
路９８を必要とせず、回路規模を縮小することができ
る。

【０１５４】また、２つのセレクト信号ＳＥＬ１，ＳＥ
Ｌ２が同時に有効となるときには、優先順位の高いセレ
クト信号を有効とするため、確実に優先順位の高いデー
タを選択することができる。

【０１５５】図８は本発明の第３実施例の回路図を示
す。図８において、図２と同一構成部分には同一符号を
付し、適宜説明を省略する。図８の回路は、図２の第１
実施例のＤタイプフリップフロップ３８の代わりに、Ｊ
Ｋフリップフロップ３９を用いたものである。データ選
択部１２で選択された信号Ｓ14を、フリップフロップ３
９のＪ入力端子と負論理のＫ入力端子に供給している。

【０１５６】これにより、ＪＫフリップフロップ３９
は、図２のＤタイプフリップフロップ３８と全く同じ機
能を果たす。図８の回路の動作は、図２の第１実施例の
回路と同じである。また、図４の動作例のタイムチャー
トは、図８の回路にそのまま適用できる。

【０１５７】図９は本発明の第４実施例の回路図を示
す。図９において、図６と同一構成部分には同一符号を
付し、適宜説明を省略する。図９の回路は、図６の第２
実施例のＤタイプフリップフロップ６８の代わりに、Ｊ
Ｋフリップフロップ６９を用いたものである。データ選
択部１２で選択された信号Ｓ24を、フリップフロップ６
９のＪ入力端子と負論理のＫ入力端子に供給している。

【０１５８】これにより、ＪＫフリップフロップ６９
は、図６のＤタイプフリップフロップ６８と全く同じ機
能を果たす。図９の回路の動作は、図６の第２実施例の
回路と同じである。また、図７の動作例のタイムチャー
トは、図９の回路にそのまま適用できる。

【０１５９】なお、優先順位部１１、データ選択部１
２、クロック選択部１３、データ出力部１４は、上記各
実施例の回路に限られず、他の論理回路を組み合わせて
構成することもできる。

【０１６０】

【発明の効果】上述の如く、本発明によれば、２系統の
データに対応する２系統の選択指示信号を設けた構成と
しており、データの変更が必要なときだけ、データの記
憶を行うため、ノイズ等の影響を受けにくく、ノイズ等
の影響を減らすためのフリップフロップ等を必要とせ
ず、回路規模を縮小することができ、また、２系統の選
択指示信号が同時に有効となるときには、優先順位の高
い選択指示信号を有効とするため、確実に優先順位の高
いデータを選択することができる等の特長を有する。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の第１実施例の回路図である。

【図３】図２の回路のセレクト信号を生成する回路の回
路図である。

【図４】図２の第１実施例の動作例のタイムチャートで
ある。

【図５】第１実施例の機能を示す図である。

【図６】本発明の第２実施例の回路図である。

【図７】図６の第２実施例の動作例のタイムチャートで
ある。

【図８】本発明の第３実施例の回路図である。

【図９】本発明の第４実施例の回路図である。

【図１０】伝送装置における設定，制御データの書き込
み系統の説明図である。

【図１１】従来の一例の回路図である。

【図１２】図１１の回路のセレクト信号を生成する回路
の回路図である。

【図１３】図１１の従来回路の動作例のタイムチャート
である。

【符号の説明】

１１ 優先順位部 １２ データ選択部 １３ クロック選択部 １４ データ出力部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ２系統のデータ及びクロックのいずれか
   １系統を優先順位に従って選択して、上記選択したデー
   タを上記選択したクロックで保持して出力するデータセ
   レクト回路において、 上記２系統のデータ夫々の選択を指示する２系統の選択
   指示信号を供給されて、上記２系統の選択指示信号の両
   方が無効の場合は、上記２系統の選択指示信号に対応す
   る２系統の選択信号を無効にして出力し、上記２系統の
   選択指示信号のいずれか一方が有効の場合は、有効な選
   択指示信号に対応する選択信号を有効にして出力し、上
   記２系統の選択指示信号の両方ともが有効の場合は、優
   先順位の高い選択指示信号に対応する選択信号を有効に
   して出力する優先順位部（１１）と、 上記優先順位部から供給される上記２系統の選択信号に
   従って、供給される上記２系統のデータのいずれか一方
   を選択するか又はいずれも選択しないデータ選択部（１
   ２）と、 上記優先順位部から供給される上記２系統の選択信号に
   従って、上記２系統のデータに対応する２系統のクロッ
   クのいずれか一方を選択するか又はいずれも選択しない
   クロック選択部（１３）と、 上記データ選択部で選択されたデータを上記クロック選
   択部（１３）で選択されたクロックで保持して出力する
   データ出力部（１４）とよりなる構成としたことを特徴
   とするデータセレクト回路。