JPH06283976A - 低電力発振器回路 - Google Patents
低電力発振器回路Info
- Publication number
- JPH06283976A JPH06283976A JP5284491A JP28449193A JPH06283976A JP H06283976 A JPH06283976 A JP H06283976A JP 5284491 A JP5284491 A JP 5284491A JP 28449193 A JP28449193 A JP 28449193A JP H06283976 A JPH06283976 A JP H06283976A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- coupled
- output
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
Landscapes
- Dram (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】 電源供給電圧及び温度の変化から独立し、電
流及び電力の消費を低減できる低電力発振器回路を提供
する。 【構成】 電源供給電圧及び温度の変化から独立した定
電流源１００と、定電流源１００から出力される定電流
により決定される発振周期を確立するための遅延回路２
００と、安定出力を形成するために遅延回路２００に結
合されたラッチ回路４００と、ラッチ４００回路からの
出力を受信し、発振出力パルスを出力するために結合さ
れた帰還発振器５００とを備えている。遅延回路２００
とラッチ回路４００との間には電流損失及び電力浪費を
制限するために、電流制限回路３００が接続されてい
る。定電流源１００により遅延回路２００のキャパシタ
を充電することによって遅延を設定する。これにより発
振周波数は電源供給電圧及び温度の変化から独立したも
のとなる。
流及び電力の消費を低減できる低電力発振器回路を提供
する。 【構成】 電源供給電圧及び温度の変化から独立した定
電流源１００と、定電流源１００から出力される定電流
により決定される発振周期を確立するための遅延回路２
００と、安定出力を形成するために遅延回路２００に結
合されたラッチ回路４００と、ラッチ４００回路からの
出力を受信し、発振出力パルスを出力するために結合さ
れた帰還発振器５００とを備えている。遅延回路２００
とラッチ回路４００との間には電流損失及び電力浪費を
制限するために、電流制限回路３００が接続されてい
る。定電流源１００により遅延回路２００のキャパシタ
を充電することによって遅延を設定する。これにより発
振周波数は電源供給電圧及び温度の変化から独立したも
のとなる。
Description
【０００１】
【産業上の利用分野】本発明は、発振器回路、特に低電
力を用い、ＶCC（チップに対する又はそのチップにおけ
る電源供給電圧）及び温度の大きな変化に対して、実質
的に独立した発振信号を発生する低電力発振器回路に関
する。
力を用い、ＶCC（チップに対する又はそのチップにおけ
る電源供給電圧）及び温度の大きな変化に対して、実質
的に独立した発振信号を発生する低電力発振器回路に関
する。
【０００２】
【従来の技術】発振器は、一連の直列ｎ（ｎ；奇数自然
数）段式のインバータゲートを用いて構成されている。
代表的には、５もしくはそれ以上の奇数のインバータゲ
ートが、その出力における発振信号を発生させるために
用いられる。
数）段式のインバータゲートを用いて構成されている。
代表的には、５もしくはそれ以上の奇数のインバータゲ
ートが、その出力における発振信号を発生させるために
用いられる。
【０００３】
【発明が解決しようとする課題】しかしながら、このタ
イプの直列式発振器は、ＶCCの変化もしくは温度変化の
結果として、著しい周波数変化を示す。特に、周波数
は、ＶCCの１ボルトの変化で、所望の周波数の１．５倍
ほど変化する。更に温度変化を考慮すると、周波数変化
は、所望の周波数の２倍ほどの大きなものとなる。簡単
な直列式インバータ発振器の更なる欠点としては、回路
を流れる電流の大きさの問題がある。直列式インバータ
発振器は、１００マイクロアンペア（μＡ）の電流を消
費する。このため携帯性が特に重視される場合には、Ｖ
CC及び温度変化から実質的に独立した出力を発生するこ
とができる低電力発振器が要請されている。
イプの直列式発振器は、ＶCCの変化もしくは温度変化の
結果として、著しい周波数変化を示す。特に、周波数
は、ＶCCの１ボルトの変化で、所望の周波数の１．５倍
ほど変化する。更に温度変化を考慮すると、周波数変化
は、所望の周波数の２倍ほどの大きなものとなる。簡単
な直列式インバータ発振器の更なる欠点としては、回路
を流れる電流の大きさの問題がある。直列式インバータ
発振器は、１００マイクロアンペア（μＡ）の電流を消
費する。このため携帯性が特に重視される場合には、Ｖ
CC及び温度変化から実質的に独立した出力を発生するこ
とができる低電力発振器が要請されている。
【０００４】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、電源供給電圧及び温度変化から実質
的に独立し、電流及び電力の浪費を制限し得る低電力発
振器回路を提供することにある。
ので、その目的は、電源供給電圧及び温度変化から実質
的に独立し、電流及び電力の浪費を制限し得る低電力発
振器回路を提供することにある。
【０００５】本発明の他の目的は、ＤＲＡＭをリフレッ
シュするための低電力発振器回路を提供することにあ
る。
シュするための低電力発振器回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】請求項１記載の低電力発
振器回路は、電源供給電圧及び温度の変化から独立した
定電流源と、この定電流源から出力された電流により決
定される発振周期を確立するために、前記定電流源に結
合された遅延回路と、安定出力を形成するために前記遅
延回路に結合されたラッチ回路と、このラッチ回路から
の出力を受信し、発振出力パルスを形成するために結合
された帰還発振器とを備えたものである。
振器回路は、電源供給電圧及び温度の変化から独立した
定電流源と、この定電流源から出力された電流により決
定される発振周期を確立するために、前記定電流源に結
合された遅延回路と、安定出力を形成するために前記遅
延回路に結合されたラッチ回路と、このラッチ回路から
の出力を受信し、発振出力パルスを形成するために結合
された帰還発振器とを備えたものである。
【０００７】この低電力発振器回路では、遅延を設定す
るための定電流を発生させるために、電源供給電圧（Ｖ
CC）及び温度変化から独立して作動する定電流源が用い
られる。この遅延は基本的に発振器の出力の周期を確定
する。そしてその遅延は、好適には遅延回路としてキャ
パシタを定電流で充電することによって設定される。定
電流源から出力される定電流はＶCC及び温度変化から独
立しているので、発振周波数もしくは周期もまた、ＶCC
及び温度変化から独立したものとなる。
るための定電流を発生させるために、電源供給電圧（Ｖ
CC）及び温度変化から独立して作動する定電流源が用い
られる。この遅延は基本的に発振器の出力の周期を確定
する。そしてその遅延は、好適には遅延回路としてキャ
パシタを定電流で充電することによって設定される。定
電流源から出力される定電流はＶCC及び温度変化から独
立しているので、発振周波数もしくは周期もまた、ＶCC
及び温度変化から独立したものとなる。
【０００８】好ましくは、ラッチ回路は、電流損失を制
限すると共に、出力が浮動するのを防止するように設計
された微弱なインバータにより構成される。
限すると共に、出力が浮動するのを防止するように設計
された微弱なインバータにより構成される。
【０００９】このラッチ回路は、具体的には、各々が入
力端及び出力端を有する第１のインバータ及び第２のイ
ンバータにより構成される。第１のインバータは、第１
の電位及び第２の電位間に結合されたｎチャネル・トラ
ンジスタ及びｐチャネル・トランジスタを含むと共に、
前記第２のインバータの出力信号を受信するように結合
され、前記第２のインバータの入力端が前記第１のイン
バータの出力を受信するように結合されている。
力端及び出力端を有する第１のインバータ及び第２のイ
ンバータにより構成される。第１のインバータは、第１
の電位及び第２の電位間に結合されたｎチャネル・トラ
ンジスタ及びｐチャネル・トランジスタを含むと共に、
前記第２のインバータの出力信号を受信するように結合
され、前記第２のインバータの入力端が前記第１のイン
バータの出力を受信するように結合されている。
【００１０】なお、明細書においては、第１の電位を接
地電位（グラウンド）、第２の電位を電源供給電圧（Ｖ
CC）とする。
地電位（グラウンド）、第２の電位を電源供給電圧（Ｖ
CC）とする。
【００１１】より好ましくは、第１のインバータは、前
記ｐチャネル・トランジスタ及び前記第１の電位間に結
合されたｐチャネル・トランジスタと、前記ｎチャネル
・トランジスタ及び前記第２の電位間に結合されたｎチ
ャネル・トランジスタを更に含むよう構成される。
記ｐチャネル・トランジスタ及び前記第１の電位間に結
合されたｐチャネル・トランジスタと、前記ｎチャネル
・トランジスタ及び前記第２の電位間に結合されたｎチ
ャネル・トランジスタを更に含むよう構成される。
【００１２】請求項２記載の低電力発振器回路は、請求
項１記載のものにおいて、電流損失及び電力浪費を制限
するために、前記遅延回路とラッチ回路との間に電流制
限回路を更に設けたものである。
項１記載のものにおいて、電流損失及び電力浪費を制限
するために、前記遅延回路とラッチ回路との間に電流制
限回路を更に設けたものである。
【００１３】好ましくは、電流制限回路を構成するトラ
ンジスタのチャネル幅及び長さは、「スルー電流」（th
rough current ）又は「クローバ電流」（crowbar curr
ent）を減少させるように選定される。
ンジスタのチャネル幅及び長さは、「スルー電流」（th
rough current ）又は「クローバ電流」（crowbar curr
ent）を減少させるように選定される。
【００１４】請求項３記載の低電力発振器回路は、請求
項１記載のものにおいて、前記発振出力パルスの周波数
が、電源供給電圧に反比例するよう構成したものであ
る。
項１記載のものにおいて、前記発振出力パルスの周波数
が、電源供給電圧に反比例するよう構成したものであ
る。
【００１５】請求項４記載の低電力発振器回路は、請求
項１記載のものにおいて、前記発振出力パルスを、ダイ
ナミック・ランダムアクセスメモリをリフレッシュする
ために用いるように構成したものである。
項１記載のものにおいて、前記発振出力パルスを、ダイ
ナミック・ランダムアクセスメモリをリフレッシュする
ために用いるように構成したものである。
【００１６】請求項５記載の低電力発振器回路は、請求
項１記載のものにおいて、前記定電流源を、第１の電位
及び第２の電位間に結合されたｐチャネル型の第１のト
ランジスタ及びｐチャネル型の第２のトランジスタを含
み、前記第１のトランジスタのゲートは、前記第２のト
ランジスタのソースに結合され、また前記第２のトラン
ジスタのゲートは、前記第１のトランジスタのドレイン
に結合されており、かつ、第１の抵抗器及び第２の抵抗
器を含み、前記第１の抵抗器は前記第１のトランジスタ
のドレインと前記第１の電位との間に結合され、前記第
２の抵抗器は前記第２のトランジスタのソースと前記第
２の電位との間に結合されており、更に、前記第１のト
ランジスタのソースが前記第２の電位に結合され、また
前記第２のトランジスタのドレインが定電流を出力する
ように構成したものである。
項１記載のものにおいて、前記定電流源を、第１の電位
及び第２の電位間に結合されたｐチャネル型の第１のト
ランジスタ及びｐチャネル型の第２のトランジスタを含
み、前記第１のトランジスタのゲートは、前記第２のト
ランジスタのソースに結合され、また前記第２のトラン
ジスタのゲートは、前記第１のトランジスタのドレイン
に結合されており、かつ、第１の抵抗器及び第２の抵抗
器を含み、前記第１の抵抗器は前記第１のトランジスタ
のドレインと前記第１の電位との間に結合され、前記第
２の抵抗器は前記第２のトランジスタのソースと前記第
２の電位との間に結合されており、更に、前記第１のト
ランジスタのソースが前記第２の電位に結合され、また
前記第２のトランジスタのドレインが定電流を出力する
ように構成したものである。
【００１７】請求項６記載の低電力発振器回路は、請求
項１記載のものにおいて、遅延回路をキャパシタにより
構成したものである。
項１記載のものにおいて、遅延回路をキャパシタにより
構成したものである。
【００１８】請求項７記載の低電力発振器回路は、請求
項１記載のものにおいて、帰還発振器が、一連のインバ
ータを含むよう構成したものである。
項１記載のものにおいて、帰還発振器が、一連のインバ
ータを含むよう構成したものである。
【００１９】請求項８記載の低電力発振器回路は、第１
の電位及び第２の電位間に結合されたｐチャネル型の第
１のトランジスタ及びｐチャネル型の第２のトランジス
タを含み、かつ、前記第１のトランジスタのゲートが、
前記第２のトランジスタのソースに結合され、また前記
第２のトランジスタのゲートが、前記第１のトランジス
タのドレインに結合されており、更に、第１の抵抗器及
び第２の抵抗器を含み、前記第１の抵抗器は前記第１の
トランジスタのドレインと前記第１の電位との間に結合
され、前記第２の抵抗器は前記第２のトランジスタのソ
ースと前記第２の電位との間に結合され、また、前記第
１のトランジスタのソースが前記第２の電位に結合さ
れ、前記第２のトランジスタのドレインが定電流を出力
すると共に、電源供給電圧及び温度の変化から独立した
定電流源と、この定電流源の出力電流により決定される
発振周期を実質的に確立するために、前記定電流源に結
合されたキャパシタと、電流損失及び電力浪費を制限す
るために、前記キャパシタに結合された電流制限回路
と、安定出力を形成するために、前記電流制限回路に結
合されたラッチ回路と、このラッチ回路からの出力を受
信し、電源供給電圧に反比例する発振出力パルスを出力
するために結合された一連のインバータを含む帰還発振
器とを備え、ダイナミック・ランダムアクセスメモリを
リフレッシュするために用いるよう構成したものであ
る。
の電位及び第２の電位間に結合されたｐチャネル型の第
１のトランジスタ及びｐチャネル型の第２のトランジス
タを含み、かつ、前記第１のトランジスタのゲートが、
前記第２のトランジスタのソースに結合され、また前記
第２のトランジスタのゲートが、前記第１のトランジス
タのドレインに結合されており、更に、第１の抵抗器及
び第２の抵抗器を含み、前記第１の抵抗器は前記第１の
トランジスタのドレインと前記第１の電位との間に結合
され、前記第２の抵抗器は前記第２のトランジスタのソ
ースと前記第２の電位との間に結合され、また、前記第
１のトランジスタのソースが前記第２の電位に結合さ
れ、前記第２のトランジスタのドレインが定電流を出力
すると共に、電源供給電圧及び温度の変化から独立した
定電流源と、この定電流源の出力電流により決定される
発振周期を実質的に確立するために、前記定電流源に結
合されたキャパシタと、電流損失及び電力浪費を制限す
るために、前記キャパシタに結合された電流制限回路
と、安定出力を形成するために、前記電流制限回路に結
合されたラッチ回路と、このラッチ回路からの出力を受
信し、電源供給電圧に反比例する発振出力パルスを出力
するために結合された一連のインバータを含む帰還発振
器とを備え、ダイナミック・ランダムアクセスメモリを
リフレッシュするために用いるよう構成したものであ
る。
【００２０】請求項９記載の低電力発振器回路は、電源
供給電圧及び温度の変化から独立した定電流源と、この
定電流源から出力された電流により決定される発振周期
を確立するために、前記定電流源に結合された遅延回路
と、この遅延回路が、前記定電流源によって一定電圧ま
で充電されたとき、出力を供給するように前記遅延回路
に結合された差動増幅器と、安定出力を形成するため
に、前記差動増幅器に結合されたラッチ回路と、このラ
ッチ回路からの出力を受信し、発振出力パルスを出力す
るために結合された帰還発振器とを備えたものである。
供給電圧及び温度の変化から独立した定電流源と、この
定電流源から出力された電流により決定される発振周期
を確立するために、前記定電流源に結合された遅延回路
と、この遅延回路が、前記定電流源によって一定電圧ま
で充電されたとき、出力を供給するように前記遅延回路
に結合された差動増幅器と、安定出力を形成するため
に、前記差動増幅器に結合されたラッチ回路と、このラ
ッチ回路からの出力を受信し、発振出力パルスを出力す
るために結合された帰還発振器とを備えたものである。
【００２１】この低電力発振器回路には、遅延回路と電
流制限回路との間に差動増幅器が設けられており、電源
供給電圧ＶCCが所望の発振周波数を維持するためには十
分に制御されていない場合に用いられる。好ましくは、
差動増幅器は、電源供給電圧からグラウンドへの電流損
失を制限するように、長いチャネル長さを備えたトラン
ジスタにより構成される。
流制限回路との間に差動増幅器が設けられており、電源
供給電圧ＶCCが所望の発振周波数を維持するためには十
分に制御されていない場合に用いられる。好ましくは、
差動増幅器は、電源供給電圧からグラウンドへの電流損
失を制限するように、長いチャネル長さを備えたトラン
ジスタにより構成される。
【００２２】請求項１０記載の低電力発振器回路は、請
求項９記載のものにおいて、電流損失及び電力浪費を制
限するために、前記差動増幅器に結合された電流制限回
路を更に含むものである。
求項９記載のものにおいて、電流損失及び電力浪費を制
限するために、前記差動増幅器に結合された電流制限回
路を更に含むものである。
【００２３】好ましくは、電流制限回路は、入力信号を
受信するための入力端、第１の出力信号を出力するため
の第１の出力端及び第２の出力信号を出力するための第
２の出力端を有する第１のインバータ回路と、前記第１
の出力信号及び第２の出力信号を受信するための第１の
入力端及び第２の入力端を有すると共に、第３の出力信
号を出力するための出力端を有する前記第２のインバー
タ回路とを備える。
受信するための入力端、第１の出力信号を出力するため
の第１の出力端及び第２の出力信号を出力するための第
２の出力端を有する第１のインバータ回路と、前記第１
の出力信号及び第２の出力信号を受信するための第１の
入力端及び第２の入力端を有すると共に、第３の出力信
号を出力するための出力端を有する前記第２のインバー
タ回路とを備える。
【００２４】より好ましくは、前記第１のインバータ回
路は、前記入力信号を受信し、前記第１の出力信号を出
力するために結合された第１のインバータと、前記入力
信号を受信し、前記第２の出力信号を出力するために結
合された第２のインバータとを含んで構成される。ま
た、各インバータは、第１の電位及び第２の電位間に結
合されたｐチャネル・トランジスタ及びｎチャネル・ト
ランジスタを含んで構成される。
路は、前記入力信号を受信し、前記第１の出力信号を出
力するために結合された第１のインバータと、前記入力
信号を受信し、前記第２の出力信号を出力するために結
合された第２のインバータとを含んで構成される。ま
た、各インバータは、第１の電位及び第２の電位間に結
合されたｐチャネル・トランジスタ及びｎチャネル・ト
ランジスタを含んで構成される。
【００２５】更に好ましくは、第１のインバータは、ｎ
チャネル・トランジスタ及び前記第１の電位間に結合さ
れたｎチャネル・トランジスタを更に含み、また第２の
インバータは、ｐチャネル・トランジスタ及び前記第２
の電位間に結合されたｐチャネル・トランジスタを更に
含んで構成される。
チャネル・トランジスタ及び前記第１の電位間に結合さ
れたｎチャネル・トランジスタを更に含み、また第２の
インバータは、ｐチャネル・トランジスタ及び前記第２
の電位間に結合されたｐチャネル・トランジスタを更に
含んで構成される。
【００２６】本発明は、ＤＲＡＭ（ダイナミック・ラン
ダムアクセスメモリ）のリフレッシュにおける有用性を
意図するものであるが、発振器を利用する如何なる装置
に対しても適用可能である。
ダムアクセスメモリ）のリフレッシュにおける有用性を
意図するものであるが、発振器を利用する如何なる装置
に対しても適用可能である。
【００２７】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００２８】まず、本発明の実施例の概要について説明
する。第１の実施例では、遅延を設定するための定電流
を発生させるために、ＶCC及び温度変化から独立して作
動する定電流源が用いられる。この遅延は基本的に発振
器の出力の周期を確定する。そしてその遅延は、好適に
はキャパシタを定電流で充電することによって設定され
る。この定電流は、ＶCC及び温度変化から独立している
ので、発振周波数もしくは周期もまた、ＶCC及び温度変
化から独立したものとなる。
する。第１の実施例では、遅延を設定するための定電流
を発生させるために、ＶCC及び温度変化から独立して作
動する定電流源が用いられる。この遅延は基本的に発振
器の出力の周期を確定する。そしてその遅延は、好適に
はキャパシタを定電流で充電することによって設定され
る。この定電流は、ＶCC及び温度変化から独立している
ので、発振周波数もしくは周期もまた、ＶCC及び温度変
化から独立したものとなる。
【００２９】第１の実施例では更に、電流制限回路及び
ラッチ回路が用いられる。電流制限回路を構成するトラ
ンジスタのチャネル幅及び長さは、「スルー電流」（th
rough current ）又は「クローバ電流」（crowbar curr
ent ）を減少させるように選定されている。またラッチ
回路は、電流損失を制限すると共に、出力が浮動するの
を防止するように設計された微弱なインバータにより構
成される。このラッチ回路の出力は、出力信号のパルス
幅を画定するための一連のインバータにより構成される
帰還発振器を介して伝送される。本実施例の発振器回路
は、ＤＲＡＭをリフレッシュする点において特に有用で
あるが、その他への適用も勿論可能である。
ラッチ回路が用いられる。電流制限回路を構成するトラ
ンジスタのチャネル幅及び長さは、「スルー電流」（th
rough current ）又は「クローバ電流」（crowbar curr
ent ）を減少させるように選定されている。またラッチ
回路は、電流損失を制限すると共に、出力が浮動するの
を防止するように設計された微弱なインバータにより構
成される。このラッチ回路の出力は、出力信号のパルス
幅を画定するための一連のインバータにより構成される
帰還発振器を介して伝送される。本実施例の発振器回路
は、ＤＲＡＭをリフレッシュする点において特に有用で
あるが、その他への適用も勿論可能である。
【００３０】本発明の第２の実施例においては、遅延回
路と電流制限回路との間に差動増幅器が設けられる。こ
の第２の実施例は、特に、ＶCCが安定しておらず、或い
は大きな変化が生じている場合に有効である。
路と電流制限回路との間に差動増幅器が設けられる。こ
の第２の実施例は、特に、ＶCCが安定しておらず、或い
は大きな変化が生じている場合に有効である。
【００３１】図１は本発明の第１の実施例に係る低電力
発振器回路の構成を表すブロック図である。この発振器
回路には、電源供給電圧（ＶCC）及び温度の変化から独
立した電流を形成するための定電流源１００が含まれて
いる。この第１の実施例においては、ほぼ１０パーセン
トのＶCCの変化が生じても、その周期がＶCCの変化から
独立した出力を発生するように構成されている。例え
ば、３ボルトのＶCCに対して、この回路は、その周波数
が、ほぼ０．３ボルトの変化に対しても実質的に一定で
ある出力を発生することになる。なお、後述する第２の
実施例では、ＶCCの大きな変化に対しても一定の発振周
波数を有する出力を発生するように構成されている。
発振器回路の構成を表すブロック図である。この発振器
回路には、電源供給電圧（ＶCC）及び温度の変化から独
立した電流を形成するための定電流源１００が含まれて
いる。この第１の実施例においては、ほぼ１０パーセン
トのＶCCの変化が生じても、その周期がＶCCの変化から
独立した出力を発生するように構成されている。例え
ば、３ボルトのＶCCに対して、この回路は、その周波数
が、ほぼ０．３ボルトの変化に対しても実質的に一定で
ある出力を発生することになる。なお、後述する第２の
実施例では、ＶCCの大きな変化に対しても一定の発振周
波数を有する出力を発生するように構成されている。
【００３２】第１の実施例において、遅延回路２００
は、ノードＮ1 で定電流源１００と結合されており、基
本的に出力パルスの周期もしくは周波数を決定する。遅
延回路２００によって設定される遅延は、定電流源１０
０において発生した電流によって決定される。また定電
流源１００は定電流を発生するので、その出力信号の周
期もしくは周波数は、本質的に一定である。遅延回路２
００の出力信号は、電流制限回路３００及びラッチ回路
４００を介して帰還発振器５００へ入力されるようにな
っている。この帰還発振器５００の出力信号は定電流源
１００へ入力されるようになっている。
は、ノードＮ1 で定電流源１００と結合されており、基
本的に出力パルスの周期もしくは周波数を決定する。遅
延回路２００によって設定される遅延は、定電流源１０
０において発生した電流によって決定される。また定電
流源１００は定電流を発生するので、その出力信号の周
期もしくは周波数は、本質的に一定である。遅延回路２
００の出力信号は、電流制限回路３００及びラッチ回路
４００を介して帰還発振器５００へ入力されるようにな
っている。この帰還発振器５００の出力信号は定電流源
１００へ入力されるようになっている。
【００３３】遅延回路２００の出力は遅延変化信号であ
るから、電流（従って電力）は帰還発振器５００を構成
するインバータにおいて消費されることになる。電流制
限回路３００は、この回路に発生した電流の大きさを制
限すると共に消費電力を減少させるものである。この電
流制限回路３００は、ＶCCから帰還発振器５００を構成
するインバータのグラウンドへ流れる「スルー電流」又
は「クローバ電流」を制限するように設計されている。
最後に、ラッチ回路４００は、遅延回路２００の出力信
号の浮動を防止すると共に、遅延回路２００の出力信号
を帰還発振器５００の入力端へ先鋭に移行させるための
ものである。これにより帰還発振器５００の出力信号
（帰還パルスＡ）及び出力信号（パルスＢ）が得られ
る。なお、パルスＢはパルスＡをインバータ５００ａに
より反転したものである。
るから、電流（従って電力）は帰還発振器５００を構成
するインバータにおいて消費されることになる。電流制
限回路３００は、この回路に発生した電流の大きさを制
限すると共に消費電力を減少させるものである。この電
流制限回路３００は、ＶCCから帰還発振器５００を構成
するインバータのグラウンドへ流れる「スルー電流」又
は「クローバ電流」を制限するように設計されている。
最後に、ラッチ回路４００は、遅延回路２００の出力信
号の浮動を防止すると共に、遅延回路２００の出力信号
を帰還発振器５００の入力端へ先鋭に移行させるための
ものである。これにより帰還発振器５００の出力信号
（帰還パルスＡ）及び出力信号（パルスＢ）が得られ
る。なお、パルスＢはパルスＡをインバータ５００ａに
より反転したものである。
【００３４】図２は図１に示した発振器回路の詳細を表
すものである。この図２において、定電流源１００は、
イネーブル・ナンドゲート（enable NAND gate、以下、
ナンドゲートという) １１０及び定電流回路１２０を含
む。イネーブル・ナンドゲート１１０は、この種の技術
において周知である通常のナンドゲートであり、トラン
ジスタ１１２，１１４，１１６，１１８を含む。ナンド
ゲート１１０への１つの入力は、帰還発振器５００から
出力された帰還パルスＡである。ナンドゲート１１０の
出力端は、定電流回路１２０に含まれるＰチャネル型の
トランジスタ１２２、Ｎチャネル型のトランジスタ１２
４の各ゲート電極に結合されている。
すものである。この図２において、定電流源１００は、
イネーブル・ナンドゲート（enable NAND gate、以下、
ナンドゲートという) １１０及び定電流回路１２０を含
む。イネーブル・ナンドゲート１１０は、この種の技術
において周知である通常のナンドゲートであり、トラン
ジスタ１１２，１１４，１１６，１１８を含む。ナンド
ゲート１１０への１つの入力は、帰還発振器５００から
出力された帰還パルスＡである。ナンドゲート１１０の
出力端は、定電流回路１２０に含まれるＰチャネル型の
トランジスタ１２２、Ｎチャネル型のトランジスタ１２
４の各ゲート電極に結合されている。
【００３５】トランジスタ１２４は、遅延回路２００を
放電させるために、遅延回路２００を選択的に接地させ
るようになっている。トランジスタ１２２は、遅延回路
２００を充電するために、その遅延回路２００をノード
Ｎ0 においてＶCCと選択的に結合させるようになってい
る。定電流回路１２０内において、電流Ｉ1 及びＩ2は
それぞれ対応する矢印により標記されている。これら各
電流は、グラウンドに対するそれぞれの経路を有する。
放電させるために、遅延回路２００を選択的に接地させ
るようになっている。トランジスタ１２２は、遅延回路
２００を充電するために、その遅延回路２００をノード
Ｎ0 においてＶCCと選択的に結合させるようになってい
る。定電流回路１２０内において、電流Ｉ1 及びＩ2は
それぞれ対応する矢印により標記されている。これら各
電流は、グラウンドに対するそれぞれの経路を有する。
【００３６】本実施例の発振器回路が使用可能状態では
なく、或いは帰還発振器５００から出力された帰還パル
スＡが低レベルである場合、ナンドゲート１１０の出力
信号は、高レベルとなり、トランジスタ１２４をオンに
切替えると共に、トランジスタ１２２をオフに切替え
る。このとき経路Ｉ2 を介してＶCCから電流は生じな
い。但し、ノードＮ1 が接地されており、これにより遅
延回路２００のキャパシタ２００ａを放電させる。発振
器回路が使用可能であり、帰還発振器５００の出力信号
（帰還パルスＡ）が高レベルである場合、ナンドゲート
１１０の出力は、低レベルになる。ナンドゲート１１０
からの低レベル出力で、トランジスタ１２２はオン状態
に切替えられると共に、トランジスタ１２４はオフに切
替えられる。従ってＶCCから、トランジスタ１２２のソ
ース・ドレイン経路，抵抗器１３２及びトランジスタ１
３０のソース・ドレイン経路を介して遅延回路２００を
充電するための、ノードＮ3 への電流経路が形成され
る。
なく、或いは帰還発振器５００から出力された帰還パル
スＡが低レベルである場合、ナンドゲート１１０の出力
信号は、高レベルとなり、トランジスタ１２４をオンに
切替えると共に、トランジスタ１２２をオフに切替え
る。このとき経路Ｉ2 を介してＶCCから電流は生じな
い。但し、ノードＮ1 が接地されており、これにより遅
延回路２００のキャパシタ２００ａを放電させる。発振
器回路が使用可能であり、帰還発振器５００の出力信号
（帰還パルスＡ）が高レベルである場合、ナンドゲート
１１０の出力は、低レベルになる。ナンドゲート１１０
からの低レベル出力で、トランジスタ１２２はオン状態
に切替えられると共に、トランジスタ１２４はオフに切
替えられる。従ってＶCCから、トランジスタ１２２のソ
ース・ドレイン経路，抵抗器１３２及びトランジスタ１
３０のソース・ドレイン経路を介して遅延回路２００を
充電するための、ノードＮ3 への電流経路が形成され
る。
【００３７】なお、ナンドゲート１１０を省略し、定電
流源１００に対する入力としてパルスＢをトランジスタ
１２２，１２４の各ゲートに入力させるようにしてもよ
い。この形態では、発振器は自走発振器となる。但し、
その発振器の作動は、パルスＡを用いると共に、ナンド
ゲート１１０を使用する形態の場合と同等なものとな
る。
流源１００に対する入力としてパルスＢをトランジスタ
１２２，１２４の各ゲートに入力させるようにしてもよ
い。この形態では、発振器は自走発振器となる。但し、
その発振器の作動は、パルスＡを用いると共に、ナンド
ゲート１１０を使用する形態の場合と同等なものとな
る。
【００３８】定電流源１００の作動については、本出願
人と同一出願人による出願明細書（出願番号：特願平５
−２１９８３２号）に開示されているが、その全体的な
詳細内容はここでは参照までに含まれるものとする。
人と同一出願人による出願明細書（出願番号：特願平５
−２１９８３２号）に開示されているが、その全体的な
詳細内容はここでは参照までに含まれるものとする。
【００３９】定電流源１００は、好適にはノードＮ1 及
びノードＮ2 間の電位差が、ＶCCの変化にもかかわら
ず、ほぼ同一のまま維持するように構成される。ｐチャ
ネル型のトランジスタ１２６，１３０は、好適にはそれ
らの飽和領域にバイアスされる。これらのトランジスタ
１２６，１３０がそれらの飽和領域にバイアスされる場
合、それらの抵抗は、温度変化に対して実質的に一定に
維持される。飽和状態におけるトランジスタ１２６，１
３０のソース・ドレイン経路の電流（ＩDS）は、次式に
よって表される。
びノードＮ2 間の電位差が、ＶCCの変化にもかかわら
ず、ほぼ同一のまま維持するように構成される。ｐチャ
ネル型のトランジスタ１２６，１３０は、好適にはそれ
らの飽和領域にバイアスされる。これらのトランジスタ
１２６，１３０がそれらの飽和領域にバイアスされる場
合、それらの抵抗は、温度変化に対して実質的に一定に
維持される。飽和状態におけるトランジスタ１２６，１
３０のソース・ドレイン経路の電流（ＩDS）は、次式に
よって表される。
【００４０】
【数１】ＩDS＝（βＷ／Ｌ）（ＶGS−ＶT ）2
【００４１】ここに、βは飽和トランジスタのキャリア
の移動度と酸化膜の膜厚に相当する定数との積、Ｗはト
ランジスタのチャネル幅、Ｌはトランジスタのチャネル
長さ、ＶGSはトランジスタのゲート・ソース電極間の電
位差、ＶT はトランジスタの閾値電圧をそれぞれ表すも
のである。
の移動度と酸化膜の膜厚に相当する定数との積、Ｗはト
ランジスタのチャネル幅、Ｌはトランジスタのチャネル
長さ、ＶGSはトランジスタのゲート・ソース電極間の電
位差、ＶT はトランジスタの閾値電圧をそれぞれ表すも
のである。
【００４２】ＶCCが増加すると、ノードＮ1 における電
圧は、ノードＮ0 及びノードＮ1 間の電位差、即ちトラ
ンジスタ１２６のＶGSが、上式に示されるようにＶGSに
依存しトランジスタ１２６及び抵抗器１２８を介して流
れるソース−ドレイン電流Ｉ1 を増加させるように増加
する。また、増加した電流Ｉ1 は、ノードＮ2 における
電圧をノードＮ1 と伴に増加させる。従って、ノードＮ
1 及びノードＮ2 間の電位差（即ち、トランジスタ１３
０のＶGS）は、実質的に同一のものとなり、実質的な定
電流Ｉ2 を維持する。
圧は、ノードＮ0 及びノードＮ1 間の電位差、即ちトラ
ンジスタ１２６のＶGSが、上式に示されるようにＶGSに
依存しトランジスタ１２６及び抵抗器１２８を介して流
れるソース−ドレイン電流Ｉ1 を増加させるように増加
する。また、増加した電流Ｉ1 は、ノードＮ2 における
電圧をノードＮ1 と伴に増加させる。従って、ノードＮ
1 及びノードＮ2 間の電位差（即ち、トランジスタ１３
０のＶGS）は、実質的に同一のものとなり、実質的な定
電流Ｉ2 を維持する。
【００４３】一方、ＶCCが減少すると、ノードＮ1 の電
圧（及びノードＮ1 とノードＮ0 との間の電位差）が減
少する。電流Ｉ1 もまた減少し、これによりノードＮ2
の電圧もノードＮ1 の電圧が減少すると同時に減少す
る。従って、トランジスタ１３０のノードＮ1 及びノー
ドＮ2 間の電位差は、実質的に同一のものとなり、電流
Ｉ2 は実質的に一定に維持される。
圧（及びノードＮ1 とノードＮ0 との間の電位差）が減
少する。電流Ｉ1 もまた減少し、これによりノードＮ2
の電圧もノードＮ1 の電圧が減少すると同時に減少す
る。従って、トランジスタ１３０のノードＮ1 及びノー
ドＮ2 間の電位差は、実質的に同一のものとなり、電流
Ｉ2 は実質的に一定に維持される。
【００４４】好適には、抵抗器１２８、１３２の抵抗値
は大きく（例えば、１０００キロオーム）、このトラン
ジスタの幅／長さ比は、定電流源１００の電流を制限し
発振器における電力消費を少なくするように小さく設定
される。図における全てのトランジスタの好適なチャネ
ル幅及び長さは、表１及び表２に示されているが、本発
明ではその他の寸法等も用いることができる。これらの
好適な構成要素の数値に基づき、電流Ｉ1 は１．５μＡ
〜１０μＡとなる一方、電流Ｉ2 は、０．５μＡ〜１．
０μＡの間で実質的に一定となる。温度変化に対する出
力電流の依存性を更に減少させるために定電流源１００
に温度依存抵抗器を用いることができる。
は大きく（例えば、１０００キロオーム）、このトラン
ジスタの幅／長さ比は、定電流源１００の電流を制限し
発振器における電力消費を少なくするように小さく設定
される。図における全てのトランジスタの好適なチャネ
ル幅及び長さは、表１及び表２に示されているが、本発
明ではその他の寸法等も用いることができる。これらの
好適な構成要素の数値に基づき、電流Ｉ1 は１．５μＡ
〜１０μＡとなる一方、電流Ｉ2 は、０．５μＡ〜１．
０μＡの間で実質的に一定となる。温度変化に対する出
力電流の依存性を更に減少させるために定電流源１００
に温度依存抵抗器を用いることができる。
【００４５】
【表１】
【００４６】
【表２】
【００４７】電流源１００によって生成された定電流
は、遅延回路２００を充電するために用いられる。この
遅延回路２００はキャパシタ２００ａにより構成され、
好適には、ソース及びドレインを結合することによって
キャパシタとしてバイアスされるトランジスタが用いら
れる。例えば、ノードＮ3 に結合されたゲート電極とＶ
CCに結合されたソース及びドレインとを備えたｐチャネ
ル・トランジスタが用いられる。また、ノードＮ3 に結
合されたゲート電極と接地されたソース及びドレインと
を備えたｎチャネル・トランジスタも用いることができ
る。そのキャパシタ２００ａの好適な容量値は、約２．
４ピコ・ファラッドであり、１０ナノ・セコンドの遅延
を形成する。この遅延は電気容量値に依存するから、適
切な電気容量を選定することによって所望の遅延を得る
ことができる。但し、遅延後の信号を出力するためのそ
の他の適合可能な回路が用いられる。
は、遅延回路２００を充電するために用いられる。この
遅延回路２００はキャパシタ２００ａにより構成され、
好適には、ソース及びドレインを結合することによって
キャパシタとしてバイアスされるトランジスタが用いら
れる。例えば、ノードＮ3 に結合されたゲート電極とＶ
CCに結合されたソース及びドレインとを備えたｐチャネ
ル・トランジスタが用いられる。また、ノードＮ3 に結
合されたゲート電極と接地されたソース及びドレインと
を備えたｎチャネル・トランジスタも用いることができ
る。そのキャパシタ２００ａの好適な容量値は、約２．
４ピコ・ファラッドであり、１０ナノ・セコンドの遅延
を形成する。この遅延は電気容量値に依存するから、適
切な電気容量を選定することによって所望の遅延を得る
ことができる。但し、遅延後の信号を出力するためのそ
の他の適合可能な回路が用いられる。
【００４８】遅延回路２００の充電によりノードＮ3 の
遅延変化信号が形成されるので、電流制限回路３００
は、電力損失の結果生じる「スルー電流」又は「クロー
バ電流」を制限し、そして帰還発振器５００に対する適
切な入力であるノードＮ7 の出力信号を生成するために
用いられる。特に、遅延変化信号、即ち低レベル状態及
び高レベル状態間での先鋭な移行を伴わない信号は、帰
還発振器５００へ入力される。この帰還発振器５００は
各々一対のトランジスタ５０２，５０４、５０６，５０
８、５１０，５１２、５１４，５１６、５１８，５２
０、５２２，５２４、５２６，５２８、５３０，５３２
により構成される８個のインバータにより構成されてい
る。これらインバータの各トランジスタ５０２，５０
４、５０６，５０８、５１０，５１２、５１４，５１
６、５１８，５２０、５２２，５２４、５２６，５２
８、５３０，５３２は、入力した遅延変化信号により一
定の時間周期でオンとなる。このためこの変化の際に各
インバータを介してＶCCからグラウンドへの電流損失が
しばしば生じる。
遅延変化信号が形成されるので、電流制限回路３００
は、電力損失の結果生じる「スルー電流」又は「クロー
バ電流」を制限し、そして帰還発振器５００に対する適
切な入力であるノードＮ7 の出力信号を生成するために
用いられる。特に、遅延変化信号、即ち低レベル状態及
び高レベル状態間での先鋭な移行を伴わない信号は、帰
還発振器５００へ入力される。この帰還発振器５００は
各々一対のトランジスタ５０２，５０４、５０６，５０
８、５１０，５１２、５１４，５１６、５１８，５２
０、５２２，５２４、５２６，５２８、５３０，５３２
により構成される８個のインバータにより構成されてい
る。これらインバータの各トランジスタ５０２，５０
４、５０６，５０８、５１０，５１２、５１４，５１
６、５１８，５２０、５２２，５２４、５２６，５２
８、５３０，５３２は、入力した遅延変化信号により一
定の時間周期でオンとなる。このためこの変化の際に各
インバータを介してＶCCからグラウンドへの電流損失が
しばしば生じる。
【００４９】ノードＮ3 における遅延変化信号を補償す
るために、電流制限回路３００及びラッチ回路４００
は、特にインバータのスルー電流を減少させ、先鋭な移
行を伴う発振器信号を出力するように設計されている。
トランジスタのスイッチングタイムは、一般にはそのチ
ャネルの幅／長さ比に依存する。このためチャネルの幅
及び長さは、インバータのトランジスタがスイッチング
タイムを確立するように選択される。電流制限回路３０
０を構成する各トランジスタのチャネル幅は同一であ
り、スイッチングタイムはチャネル長さの関数となる。
るために、電流制限回路３００及びラッチ回路４００
は、特にインバータのスルー電流を減少させ、先鋭な移
行を伴う発振器信号を出力するように設計されている。
トランジスタのスイッチングタイムは、一般にはそのチ
ャネルの幅／長さ比に依存する。このためチャネルの幅
及び長さは、インバータのトランジスタがスイッチング
タイムを確立するように選択される。電流制限回路３０
０を構成する各トランジスタのチャネル幅は同一であ
り、スイッチングタイムはチャネル長さの関数となる。
【００５０】電流制限回路３００を構成するトランジス
タ３１０，３１２，３１８，３２０の各チャネル長さ
は、ノードＮ4 及びノードＮ5 、すなわち電流制限回路
３００のトランジスタ３２２，３２４のゲート電極の電
圧が、適切な時間でスイッチングするように選択され
る。特に、遅延回路２００の充電に伴い、ＶOUT が低レ
ベルから高レベルに移行する場合、ＶCCからグラウンド
へのスルー電流を制限するためには、インバータ３２１
を構成するトランジスタ３２２をオンに切替える前に、
トランジスタ３２４をオフに切替える必要がある。ここ
で、トランジスタ３１２のチャネル長さは、トランジス
タ３２０の長さよりも長く設定されており、これにより
トランジスタ３２４が、トランジスタ３２２がオフに切
替わる後でオンに切替わるようにしている。
タ３１０，３１２，３１８，３２０の各チャネル長さ
は、ノードＮ4 及びノードＮ5 、すなわち電流制限回路
３００のトランジスタ３２２，３２４のゲート電極の電
圧が、適切な時間でスイッチングするように選択され
る。特に、遅延回路２００の充電に伴い、ＶOUT が低レ
ベルから高レベルに移行する場合、ＶCCからグラウンド
へのスルー電流を制限するためには、インバータ３２１
を構成するトランジスタ３２２をオンに切替える前に、
トランジスタ３２４をオフに切替える必要がある。ここ
で、トランジスタ３１２のチャネル長さは、トランジス
タ３２０の長さよりも長く設定されており、これにより
トランジスタ３２４が、トランジスタ３２２がオフに切
替わる後でオンに切替わるようにしている。
【００５１】これに対して遅延回路２００の放電に伴
い、ノードＮ3 における定電流源１００からの出力が高
レベルから低レベルへ移行する場合、ＶCCからグラウン
ドへのスルー電流を制限するためには、トランジスタ３
２４をオンに切替える前に、トランジスタ３２２をオフ
に切替える必要がある。トランジスタ３２２，３２４の
スイッチング動作を遂行するために、トランジスタ３１
８のチャネル長さは、トランジスタ３１０の長さよりも
長く設定されており、これによりトランジスタ３２２
が、トランジスタ３２４がオフに切替わった後にオンに
切替わるようにする。
い、ノードＮ3 における定電流源１００からの出力が高
レベルから低レベルへ移行する場合、ＶCCからグラウン
ドへのスルー電流を制限するためには、トランジスタ３
２４をオンに切替える前に、トランジスタ３２２をオフ
に切替える必要がある。トランジスタ３２２，３２４の
スイッチング動作を遂行するために、トランジスタ３１
８のチャネル長さは、トランジスタ３１０の長さよりも
長く設定されており、これによりトランジスタ３２２
が、トランジスタ３２４がオフに切替わった後にオンに
切替わるようにする。
【００５２】本実施例では、スルー電流を更に制限する
ために、インバータ３０２に対してトランジスタ３１
４，３１６が付加されており、これによりインバータ３
０９，３１５におけるスルー電流を減少させるようにな
っている。電流制限用のトランジスタ３１４，３１６
は、各々長いチャネル長さを有しているため、ノードＮ
4，Ｎ5 は、即座にグラウンド及びＶCCへそれぞれ引か
れることはない。従って、トランジスタ３２２，３２４
を駆動している間に、ＶCCからグラウンドへの経路が形
成されることになるが、その電流は、トランジスタ３１
４，３１６各々のチャネル長さによって、一連のトラン
ジスタ３１０，３１２，３１４及び３１６，３１８，３
２０において減少される。
ために、インバータ３０２に対してトランジスタ３１
４，３１６が付加されており、これによりインバータ３
０９，３１５におけるスルー電流を減少させるようにな
っている。電流制限用のトランジスタ３１４，３１６
は、各々長いチャネル長さを有しているため、ノードＮ
4，Ｎ5 は、即座にグラウンド及びＶCCへそれぞれ引か
れることはない。従って、トランジスタ３２２，３２４
を駆動している間に、ＶCCからグラウンドへの経路が形
成されることになるが、その電流は、トランジスタ３１
４，３１６各々のチャネル長さによって、一連のトラン
ジスタ３１０，３１２，３１４及び３１６，３１８，３
２０において減少される。
【００５３】上述のトランジスタのスイッチングにおけ
るタイミングに影響を与えないようにするために、イン
バータ３０２のトランジスタ３１４，３１６は所定の位
置に選択的に配置されている。また、ノードＮ3 が低レ
ベルから高レベルへ移行するとき、インバータ３１５
が、インバータ３２１のトランジスタ３２４を遮断する
ためにトランジスタ３２０をオンに切替えることによっ
て、ノードＮ5 を極めて迅速に低レベルに駆動すること
が好ましい。このため電流制限用のトランジスタ３１６
は、インバータ３１５のｐチャネル側に対してのみ付加
され、これによりトランジスタ３２０に対するトランジ
スタ３１６の影響を規制する。トランジスタ３１６は、
ノードＮ3 が高レベルから低レベルへ移行する際に、ノ
ードＮ5 を高レベルに駆動するタイミングに影響する一
方、ノードＮ5 に対するトランジスタ３１６の容量結合
は、ノードＮ5 を十分な高レベルに引き上げるだけの十
分な大きさを有しており、これにより適切な時間でトラ
ンジスタ３２４をオンに切替える。
るタイミングに影響を与えないようにするために、イン
バータ３０２のトランジスタ３１４，３１６は所定の位
置に選択的に配置されている。また、ノードＮ3 が低レ
ベルから高レベルへ移行するとき、インバータ３１５
が、インバータ３２１のトランジスタ３２４を遮断する
ためにトランジスタ３２０をオンに切替えることによっ
て、ノードＮ5 を極めて迅速に低レベルに駆動すること
が好ましい。このため電流制限用のトランジスタ３１６
は、インバータ３１５のｐチャネル側に対してのみ付加
され、これによりトランジスタ３２０に対するトランジ
スタ３１６の影響を規制する。トランジスタ３１６は、
ノードＮ3 が高レベルから低レベルへ移行する際に、ノ
ードＮ5 を高レベルに駆動するタイミングに影響する一
方、ノードＮ5 に対するトランジスタ３１６の容量結合
は、ノードＮ5 を十分な高レベルに引き上げるだけの十
分な大きさを有しており、これにより適切な時間でトラ
ンジスタ３２４をオンに切替える。
【００５４】同様に、ノードＮ3 が高レベルから低レベ
ルへ移行するとき、インバータ３０９が、トランジスタ
３２２を遮断するためにトランジスタ３１０をオンに切
替えることによって、ノードＮ4 を極めて迅速に高レベ
ルに駆動することが好ましい。従って、電流制限用のト
ランジスタ３１４は、インバータ３０９のｎチャネル側
に対してのみ付加され、これによりトランジスタ３１０
に対するトランジスタ３１４の影響を規制する。このト
ランジスタ３１４は、ノードＮ3 が高レベルから低レベ
ルへ移行する際に、ノードＮ4 を低レベルに駆動するタ
イミングに影響する一方、ノードＮ4 に対するトランジ
スタ３１４の容量結合は、ノードＮ4 を十分な低レベル
に引き下げるだけの十分な大きさを有しており、これに
より適切な時間でトランジスタ３２２をオンに切替え
る。従って、トランジスタのチャネル長さの選定によ
り、遅延回路２００の充電及び放電の際にＶCCからグラ
ウンドへの如何なる経路も避けることができる。
ルへ移行するとき、インバータ３０９が、トランジスタ
３２２を遮断するためにトランジスタ３１０をオンに切
替えることによって、ノードＮ4 を極めて迅速に高レベ
ルに駆動することが好ましい。従って、電流制限用のト
ランジスタ３１４は、インバータ３０９のｎチャネル側
に対してのみ付加され、これによりトランジスタ３１０
に対するトランジスタ３１４の影響を規制する。このト
ランジスタ３１４は、ノードＮ3 が高レベルから低レベ
ルへ移行する際に、ノードＮ4 を低レベルに駆動するタ
イミングに影響する一方、ノードＮ4 に対するトランジ
スタ３１４の容量結合は、ノードＮ4 を十分な低レベル
に引き下げるだけの十分な大きさを有しており、これに
より適切な時間でトランジスタ３２２をオンに切替え
る。従って、トランジスタのチャネル長さの選定によ
り、遅延回路２００の充電及び放電の際にＶCCからグラ
ウンドへの如何なる経路も避けることができる。
【００５５】最後に、本実施例の発振器回路にはラッチ
回路４００が含まれている。このラッチ回路４００は電
流制限回路３００におけるインバータ３２１のトランジ
スタ３２２，３２４のいずれもが、スルー電流を阻止す
るために上述したように駆動されない周期において、電
流制限回路３００の出力を維持する。ノードＮ7 の出力
信号は、ライン４１３を介してトランジスタ４０２，４
０４，４０６，４０８からなるトランジスタ・ネットワ
ークへ帰還され、これによりインバータ３２１がノード
Ｎ6 を駆動するときにそのノードＮ6 の状態が変化する
まで、ノードＮ6 の電圧を維持する。
回路４００が含まれている。このラッチ回路４００は電
流制限回路３００におけるインバータ３２１のトランジ
スタ３２２，３２４のいずれもが、スルー電流を阻止す
るために上述したように駆動されない周期において、電
流制限回路３００の出力を維持する。ノードＮ7 の出力
信号は、ライン４１３を介してトランジスタ４０２，４
０４，４０６，４０８からなるトランジスタ・ネットワ
ークへ帰還され、これによりインバータ３２１がノード
Ｎ6 を駆動するときにそのノードＮ6 の状態が変化する
まで、ノードＮ6 の電圧を維持する。
【００５６】本実施例では、発振器回路における消費電
力を減少させるために、ラッチ回路４００はそれ自体、
スルー電流を制限するように設計されており、また微弱
ラッチを形成するようになっている。電流制限回路３０
０のトランジスタ３２２，３２４は、一般にはインバー
タ３２１を通る電流を制限するための小型、即ち、小さ
い幅及び長さのトランジスタである。しかしながら、そ
れらのサイズのために、一般にはノードＮ6 における大
容量負荷を駆動することが困難である。ノードＮ6 にお
ける容量負荷が大き過ぎると、この容量のためにそのノ
ードの電圧がゆっくりとスイッチング動作を行うことと
なってしまうので、好ましいことではない。このノード
Ｎ6 における容量を制限するため、電流制限用のトラン
ジスタ４０４，４０６として比較的小さな幅及び長さ、
好適には１〜２μｍ程度を有するものを選定することに
よってノードＮ6 において微弱ラッチが設けられる。
力を減少させるために、ラッチ回路４００はそれ自体、
スルー電流を制限するように設計されており、また微弱
ラッチを形成するようになっている。電流制限回路３０
０のトランジスタ３２２，３２４は、一般にはインバー
タ３２１を通る電流を制限するための小型、即ち、小さ
い幅及び長さのトランジスタである。しかしながら、そ
れらのサイズのために、一般にはノードＮ6 における大
容量負荷を駆動することが困難である。ノードＮ6 にお
ける容量負荷が大き過ぎると、この容量のためにそのノ
ードの電圧がゆっくりとスイッチング動作を行うことと
なってしまうので、好ましいことではない。このノード
Ｎ6 における容量を制限するため、電流制限用のトラン
ジスタ４０４，４０６として比較的小さな幅及び長さ、
好適には１〜２μｍ程度を有するものを選定することに
よってノードＮ6 において微弱ラッチが設けられる。
【００５７】しかしながら、ラッチ回路４００を構成す
るトランジスタ４０４，４０６は、ほぼ等しい幅及び長
さを有しているので、それらは大きな幅／長さ比を有し
ており、比較的大きな電流を流す。このためラッチ回路
４００には更にトランジスタ４０２，４０８が含まれて
いる。これらのトランジスタ４０２，４０８は、ラッチ
回路４００の電流を制限するために長いチャネル長さ
（従って、小さい幅／長さ比）を有しており、これによ
り回路の消費電力を減少させる。
るトランジスタ４０４，４０６は、ほぼ等しい幅及び長
さを有しているので、それらは大きな幅／長さ比を有し
ており、比較的大きな電流を流す。このためラッチ回路
４００には更にトランジスタ４０２，４０８が含まれて
いる。これらのトランジスタ４０２，４０８は、ラッチ
回路４００の電流を制限するために長いチャネル長さ
（従って、小さい幅／長さ比）を有しており、これによ
り回路の消費電力を減少させる。
【００５８】ノードＮ7 におけるラッチ回路４００の出
力信号は、帰還発振器５００に入力される。この帰還発
振器５００は、出力パルス（帰還パルスＡ）及び反転さ
れた出力パルス（パルスＢ）を生成するための一連のイ
ンバータを含む。帰還パルスＡを生成するために、帰還
発振器５００において如何なる数のインバータをも用い
ることができるが、図２では、抵抗器としてのトランジ
スタ５０２，５０４、トランジスタ５０６，５０８、ト
ランジスタ５１０，５１２、トランジスタ５１４，５１
６、トランジスタ５１８，５２０、トランジスタ５２
２，５２４、トランジスタ５２６，５２８、トランジス
タ５３０，５３２各々の組合せで成る８つのインバータ
の例が示されている。
力信号は、帰還発振器５００に入力される。この帰還発
振器５００は、出力パルス（帰還パルスＡ）及び反転さ
れた出力パルス（パルスＢ）を生成するための一連のイ
ンバータを含む。帰還パルスＡを生成するために、帰還
発振器５００において如何なる数のインバータをも用い
ることができるが、図２では、抵抗器としてのトランジ
スタ５０２，５０４、トランジスタ５０６，５０８、ト
ランジスタ５１０，５１２、トランジスタ５１４，５１
６、トランジスタ５１８，５２０、トランジスタ５２
２，５２４、トランジスタ５２６，５２８、トランジス
タ５３０，５３２各々の組合せで成る８つのインバータ
の例が示されている。
【００５９】なお、後述するように、これらのインバー
タは、一般には出力パルスのパルス幅を決定する。しか
しながら、このパルス幅は、発振周期よりも著しく短
い。例えばパルス幅は、好適には５０乃至１００ナノ・
セコンドであるが、これに対して発振周期は、約１０マ
イクロ・セコンド（１０，０００ナノ・セコンド）であ
る。従って、インバータ（従ってパルス幅）は、ＶCC又
は温度変化によって影響されるが、これらの変化が、発
振周期もしくは周波数に対して大きく影響しないことは
明らかである。
タは、一般には出力パルスのパルス幅を決定する。しか
しながら、このパルス幅は、発振周期よりも著しく短
い。例えばパルス幅は、好適には５０乃至１００ナノ・
セコンドであるが、これに対して発振周期は、約１０マ
イクロ・セコンド（１０，０００ナノ・セコンド）であ
る。従って、インバータ（従ってパルス幅）は、ＶCC又
は温度変化によって影響されるが、これらの変化が、発
振周期もしくは周波数に対して大きく影響しないことは
明らかである。
【００６０】次に、図３（ａ）〜（ｅ）のタイミングチ
ャートを参照して、図２に示した本実施例の発振器回路
の動作を説明する。図３（ａ）〜（ｅ）は、発振器回路
の種々のノードにおける信号を示している。定電流源１
００内のナンドゲート１１０に対するイネーブル入力信
号が、高レベルであり、発振器回路が使用可能状態であ
ると想定すると、発振器回路の出力は、定電流源１００
へ入力される帰還パルスＡに依存する。このパルスＡが
時間ｔ1 では高レベルであるから、定電流源１００内の
トランジスタ１２２がオンになると共にトランジスタ１
２４がオフになり、これによりＶCCからノードＮ3 への
電流経路を形成する。この経路を介して電流が流れるの
で、ノードＮ3 の電圧は、遅延回路２００のキャパシタ
２００ａが充電されるに伴って増加する。
ャートを参照して、図２に示した本実施例の発振器回路
の動作を説明する。図３（ａ）〜（ｅ）は、発振器回路
の種々のノードにおける信号を示している。定電流源１
００内のナンドゲート１１０に対するイネーブル入力信
号が、高レベルであり、発振器回路が使用可能状態であ
ると想定すると、発振器回路の出力は、定電流源１００
へ入力される帰還パルスＡに依存する。このパルスＡが
時間ｔ1 では高レベルであるから、定電流源１００内の
トランジスタ１２２がオンになると共にトランジスタ１
２４がオフになり、これによりＶCCからノードＮ3 への
電流経路を形成する。この経路を介して電流が流れるの
で、ノードＮ3 の電圧は、遅延回路２００のキャパシタ
２００ａが充電されるに伴って増加する。
【００６１】時間ｔ2 では、ノードＮ3 における充電
は、「トリップ点」（trip point) に達する。このトリ
ップ点において、ノードＮ3 の電圧は、インバータ３０
９，３１５のスイッチング動作を起こさせるために十分
な大きさの値に達している。時間ｔ3 では、ノードＮ5
の電圧は、トランジスタ３２４をオフに切替えるための
低レベルに移行する。時間ｔ4 では、ノードＮ4 の電圧
は低レベルに移行し、トランジスタ３２２をオンに切替
え、ノードＮ6 の信号を変換し、そしてノードＮ7 にお
ける帰還発振器５００の入力を駆動する。前述したよう
にノードＮ5 は、ノードＮ4 の電圧よりも先に低レベル
になり、トランジスタ３２２，３２４を介して流れるス
ルー電流を阻止する。
は、「トリップ点」（trip point) に達する。このトリ
ップ点において、ノードＮ3 の電圧は、インバータ３０
９，３１５のスイッチング動作を起こさせるために十分
な大きさの値に達している。時間ｔ3 では、ノードＮ5
の電圧は、トランジスタ３２４をオフに切替えるための
低レベルに移行する。時間ｔ4 では、ノードＮ4 の電圧
は低レベルに移行し、トランジスタ３２２をオンに切替
え、ノードＮ6 の信号を変換し、そしてノードＮ7 にお
ける帰還発振器５００の入力を駆動する。前述したよう
にノードＮ5 は、ノードＮ4 の電圧よりも先に低レベル
になり、トランジスタ３２２，３２４を介して流れるス
ルー電流を阻止する。
【００６２】発振器回路の出力（帰還パルスＡ）は、入
力及び出力間の回路において奇数個のインバータが用い
られているので、時間ｔ5 で変換される。時間ｔ5 にお
いて、パルスＡは、ノードＮ4 ，Ｎ5 各々が低レベルに
移行し、その信号が帰還発振器５００のインバータを通
過した後で、低レベルに移行し、ノードＮ3 の電圧を時
間ｔ6 で低レベルに移行させる。このとき遅延回路２０
０のキャパシタ２００ａがグラウンドに対して放電して
いるので、ノードＮ3 は急速に低レベルに変化する。ノ
ードＮ4 ，Ｎ5 がそれぞれ時間ｔ7 及びｔ8 で高レベル
に変化し、ノードＮ7 における帰還発振器５００に対す
る入力を駆動する。前述のようにノードＮ4 ，Ｎ5 にお
ける信号の変化のタイミングは、電流制限回路３００に
おけるインバータ３２１のスルー電流を制限するように
選択的に選定される。ノードＮ7の出力は、帰還発振器
５００へ入力される。そしてその信号が、帰還発振器５
００内のトランジスタ５０２，５０４、トランジスタ５
０６，５０８、トランジスタ５１０，５１２、トランジ
スタ５１４，５１６、トランジスタ５１８，５２０、ト
ランジスタ５２２，５２４、トランジスタ５２６，５２
８、トランジスタ５３０，５３２各々の組合せで成る一
連のインバータを通過することにより、帰還パルスＡが
出力されると共に、トランジスタ５３４，５３６からな
るインバータを介してパルスＢを出力する。時間ｔ9 に
おいては、パルスＡの出力は再び変化し、新たな周期を
開始する。
力及び出力間の回路において奇数個のインバータが用い
られているので、時間ｔ5 で変換される。時間ｔ5 にお
いて、パルスＡは、ノードＮ4 ，Ｎ5 各々が低レベルに
移行し、その信号が帰還発振器５００のインバータを通
過した後で、低レベルに移行し、ノードＮ3 の電圧を時
間ｔ6 で低レベルに移行させる。このとき遅延回路２０
０のキャパシタ２００ａがグラウンドに対して放電して
いるので、ノードＮ3 は急速に低レベルに変化する。ノ
ードＮ4 ，Ｎ5 がそれぞれ時間ｔ7 及びｔ8 で高レベル
に変化し、ノードＮ7 における帰還発振器５００に対す
る入力を駆動する。前述のようにノードＮ4 ，Ｎ5 にお
ける信号の変化のタイミングは、電流制限回路３００に
おけるインバータ３２１のスルー電流を制限するように
選択的に選定される。ノードＮ7の出力は、帰還発振器
５００へ入力される。そしてその信号が、帰還発振器５
００内のトランジスタ５０２，５０４、トランジスタ５
０６，５０８、トランジスタ５１０，５１２、トランジ
スタ５１４，５１６、トランジスタ５１８，５２０、ト
ランジスタ５２２，５２４、トランジスタ５２６，５２
８、トランジスタ５３０，５３２各々の組合せで成る一
連のインバータを通過することにより、帰還パルスＡが
出力されると共に、トランジスタ５３４，５３６からな
るインバータを介してパルスＢを出力する。時間ｔ9 に
おいては、パルスＡの出力は再び変化し、新たな周期を
開始する。
【００６３】図３から明らかなように、時間ｔ5 及びｔ
9 間で確定されるパルス幅ＰＷは、回路におけるインバ
ータの個数によって決定され、そしてそれ故、一般には
短い。パルスＡが低レベルに変化すると、トランジスタ
１２２はオフに切替えられ、トランジスタ１２４はオン
に切替えられる。その結果ノードＮ3 が接地され、遅延
回路２００のキャパシタ２００ａが放電される。これに
よりノードＮ3 の電圧が急速に接地電位に達し、電流制
限回路３００におけるインバータ３０９，３１５は、残
りのインバータを介して伝播される反転信号を速やかに
出力する。従って、パルス幅、即ち、パルスＡが低レベ
ルである周期は、一般には短くなる。
9 間で確定されるパルス幅ＰＷは、回路におけるインバ
ータの個数によって決定され、そしてそれ故、一般には
短い。パルスＡが低レベルに変化すると、トランジスタ
１２２はオフに切替えられ、トランジスタ１２４はオン
に切替えられる。その結果ノードＮ3 が接地され、遅延
回路２００のキャパシタ２００ａが放電される。これに
よりノードＮ3 の電圧が急速に接地電位に達し、電流制
限回路３００におけるインバータ３０９，３１５は、残
りのインバータを介して伝播される反転信号を速やかに
出力する。従って、パルス幅、即ち、パルスＡが低レベ
ルである周期は、一般には短くなる。
【００６４】その他の部分の周期（時間ｔ1 とｔ5 との
間）は、パルスＡからの高レベル入力信号がトリップ点
の後で回路を伝播した後において、時間ｔ５におけるパ
ルスＡを低レベルに駆動するように、遅延回路２００を
時間ｔ2 でトリップ点電圧まで充電するために必要な時
間長さによって決定される。前述したように遅延回路２
００のキャパシタ２００ａを充電するための時間は、定
電流源１００を用いているために、一般にはＶCC及び温
度の変化に対して独立している。そのキャパシタ２００
ａを充電するための時間は、一般には長く、そしてその
周期の大部分を画定するから、発振周期もしくは周波数
は充電時間に依存し、そして実質的に温度及びＶCCの変
化に対して独立したものとなる。
間）は、パルスＡからの高レベル入力信号がトリップ点
の後で回路を伝播した後において、時間ｔ５におけるパ
ルスＡを低レベルに駆動するように、遅延回路２００を
時間ｔ2 でトリップ点電圧まで充電するために必要な時
間長さによって決定される。前述したように遅延回路２
００のキャパシタ２００ａを充電するための時間は、定
電流源１００を用いているために、一般にはＶCC及び温
度の変化に対して独立している。そのキャパシタ２００
ａを充電するための時間は、一般には長く、そしてその
周期の大部分を画定するから、発振周期もしくは周波数
は充電時間に依存し、そして実質的に温度及びＶCCの変
化に対して独立したものとなる。
【００６５】本発明の特に有用な適用例は、ＤＲＡＭの
リフレッシュ方法において見出され得る。典型的には、
通常の発振器の発振周波数は、ＶCCの増加に伴い増加す
る。しかしながら、ＶCCの増加に伴いその発振周波数が
減少する発振器は、ＤＲＡＭにおけるリフレッシュを可
能にするカウンタをクロッキングする際に有利である。
特に、小電力（ＶCC）で作動するＤＲＡＭは、蓄積され
た電荷を放電するために必要な時間が比較的に長いの
で、即ち、蓄積された電荷は、３ボルトのＶCCに比較し
て５ボルトのＶCCの方がより多いので、度々リフレッシ
ュされる必要はない。従って、その周波数が、異なるＶ
CC値、例えば３ボルトもしくは５ボルトのＶCCに対して
反比例する発振器を備えることは有利である。
リフレッシュ方法において見出され得る。典型的には、
通常の発振器の発振周波数は、ＶCCの増加に伴い増加す
る。しかしながら、ＶCCの増加に伴いその発振周波数が
減少する発振器は、ＤＲＡＭにおけるリフレッシュを可
能にするカウンタをクロッキングする際に有利である。
特に、小電力（ＶCC）で作動するＤＲＡＭは、蓄積され
た電荷を放電するために必要な時間が比較的に長いの
で、即ち、蓄積された電荷は、３ボルトのＶCCに比較し
て５ボルトのＶCCの方がより多いので、度々リフレッシ
ュされる必要はない。従って、その周波数が、異なるＶ
CC値、例えば３ボルトもしくは５ボルトのＶCCに対して
反比例する発振器を備えることは有利である。
【００６６】第１の実施例においては、与えられたＶCC
の変化（即ち、ほぼ１０パーセントのＶCCの変化）に関
わらず実質的に一定の発振周波数を有する出力を形成す
る一方、周波数の変化は、ＶCCに対して反比例する。更
に第１の実施例の発振周波数は、異なるＶCC値（例えば
３ボルトと５ボルト）に関して、ＶCC値に対して反比例
する。従って、第１の実施例は、異なるＶCC値を有する
回路において用いることができ、ＤＲＡＭをリフレッシ
ュするための（ＶCC値に依存する）適切な周波数を形成
することが可能になる。
の変化（即ち、ほぼ１０パーセントのＶCCの変化）に関
わらず実質的に一定の発振周波数を有する出力を形成す
る一方、周波数の変化は、ＶCCに対して反比例する。更
に第１の実施例の発振周波数は、異なるＶCC値（例えば
３ボルトと５ボルト）に関して、ＶCC値に対して反比例
する。従って、第１の実施例は、異なるＶCC値を有する
回路において用いることができ、ＤＲＡＭをリフレッシ
ュするための（ＶCC値に依存する）適切な周波数を形成
することが可能になる。
【００６７】図４は本発明の第２の実施例に係る発振器
回路のブロック構成を表すものである。
回路のブロック構成を表すものである。
【００６８】本実施例の発振器回路では、遅延回路２０
０と電流制限回路３００との間に差動増幅器６００が設
けられている。これによりＶCCが安定しておらず或いは
大きな変化（即ち、ＶCCのほぼ１０パーセント以上の変
化）が生じている場合に、発振周波数の変化を阻止す
る。特に、差動増幅器６００は、図５に示した詳細回路
図に示されるように、トランジスタ６０２，６０４，６
０６，６０８，６１０を含んで構成されており、ノード
Ｎ3 ´において、ＶCCの変化から独立した出力信号を発
生する。インバータは、ほぼＶCC／２（即ち、トリップ
点）で移行するから、遅延回路２００を充電するための
時間長さ（そしてそれ故に発振周期）は、ＶCCの大きな
変化に伴ってかなり変化し得る。特に、ＶCCが例えばか
なり増大している場合には、トリップ点に達するために
付加的時間を要する。
０と電流制限回路３００との間に差動増幅器６００が設
けられている。これによりＶCCが安定しておらず或いは
大きな変化（即ち、ＶCCのほぼ１０パーセント以上の変
化）が生じている場合に、発振周波数の変化を阻止す
る。特に、差動増幅器６００は、図５に示した詳細回路
図に示されるように、トランジスタ６０２，６０４，６
０６，６０８，６１０を含んで構成されており、ノード
Ｎ3 ´において、ＶCCの変化から独立した出力信号を発
生する。インバータは、ほぼＶCC／２（即ち、トリップ
点）で移行するから、遅延回路２００を充電するための
時間長さ（そしてそれ故に発振周期）は、ＶCCの大きな
変化に伴ってかなり変化し得る。特に、ＶCCが例えばか
なり増大している場合には、トリップ点に達するために
付加的時間を要する。
【００６９】差動増幅器６００は、ノードＮ3 ´が所定
のトリップ点まで充電されると、直ちに、ノードＮ4 を
固定するように付加されている。この所定のトリップ点
は、ゲート６０８におけるＶref 値によって設定され
る。なお、差動増幅器６００の動作は、この種の技術分
野において周知であり、従ってその詳細な説明は省略す
る。
のトリップ点まで充電されると、直ちに、ノードＮ4 を
固定するように付加されている。この所定のトリップ点
は、ゲート６０８におけるＶref 値によって設定され
る。なお、差動増幅器６００の動作は、この種の技術分
野において周知であり、従ってその詳細な説明は省略す
る。
【００７０】図６に示されるように、差動増幅器６００
の出力電圧、即ちノードＮ3 ′における電圧は、ノード
Ｎ3 が時間ｔ2 で所定のトリップ点に達した後、時間ｔ
2 ′でＶCCから接地電位へ移行する。この所定のトリッ
プ点は、差動増幅器６００によって確定され、ＶCCの変
化から独立したものであるから、キャパシタ２００ａを
そのトリップ点まで充電するために必要な時間及びそれ
故に発振周期は、ＶCCの変化から独立している。本実施
例における発振器回路のその他の部分は、前述した第１
の実施例の場合と同様であるので、その説明は省略す
る。
の出力電圧、即ちノードＮ3 ′における電圧は、ノード
Ｎ3 が時間ｔ2 で所定のトリップ点に達した後、時間ｔ
2 ′でＶCCから接地電位へ移行する。この所定のトリッ
プ点は、差動増幅器６００によって確定され、ＶCCの変
化から独立したものであるから、キャパシタ２００ａを
そのトリップ点まで充電するために必要な時間及びそれ
故に発振周期は、ＶCCの変化から独立している。本実施
例における発振器回路のその他の部分は、前述した第１
の実施例の場合と同様であるので、その説明は省略す
る。
【００７１】以上要約すると、上記実施例の発振器回路
では、発振周期を確定する遅延を設定するためにキャパ
シタ２００ａを用いている。そしてそのキャパシタ２０
０ａを充電するために定電流源１００を用い、この定電
流源１００から出力される定電流によりその遅延を設定
しているので、発振周波数は実質的に一定である。発振
器回路の出力パルス幅は、ＶCCもしくは温度変化に影響
されるが、そのパルス幅は全発振周期よりも実質的に短
かい。また、第２の実施例例においては、差動増幅器６
００が用いられ、ＶCCが大きく変化した場合でさえ、実
質的に一定である。
では、発振周期を確定する遅延を設定するためにキャパ
シタ２００ａを用いている。そしてそのキャパシタ２０
０ａを充電するために定電流源１００を用い、この定電
流源１００から出力される定電流によりその遅延を設定
しているので、発振周波数は実質的に一定である。発振
器回路の出力パルス幅は、ＶCCもしくは温度変化に影響
されるが、そのパルス幅は全発振周期よりも実質的に短
かい。また、第２の実施例例においては、差動増幅器６
００が用いられ、ＶCCが大きく変化した場合でさえ、実
質的に一定である。
【００７２】本発明は、図示した実施例を参照して説明
したが、以上の記述は、排除的な意味で解釈されること
を意図するものでなく、本発明の範囲内で如何なる代り
得るものをも包含することを意図している。他の実施例
と同様に、図示例の種々の変形は、この記述を参照して
当業者において明白である。
したが、以上の記述は、排除的な意味で解釈されること
を意図するものでなく、本発明の範囲内で如何なる代り
得るものをも包含することを意図している。他の実施例
と同様に、図示例の種々の変形は、この記述を参照して
当業者において明白である。
【００７３】
【発明の効果】以上説明したように請求項１乃至請求項
１０記載の低電力発振器回路によれば、発振周期を確定
する遅延を設定するための遅延回路を充電するために、
電源供給電圧及び温度変化から独立した定電流源を用い
るようにしたので、発振周波数も電源供給電圧及び温度
変化から独立して実質的に一定となり、電流及び電力損
失を格段に減少させることができるという効果を奏す
る。
１０記載の低電力発振器回路によれば、発振周期を確定
する遅延を設定するための遅延回路を充電するために、
電源供給電圧及び温度変化から独立した定電流源を用い
るようにしたので、発振周波数も電源供給電圧及び温度
変化から独立して実質的に一定となり、電流及び電力損
失を格段に減少させることができるという効果を奏す
る。
【００７４】特に、請求項９又は１０記載の低電力発振
器回路によれば、遅延回路と電流制限回路との間に差動
増幅器を設けるようにしたので、電源供給電圧が安定し
ておらず、或いは大きな変化が生じている場合において
も、発振周波数が電源供給電圧及び温度変化から独立し
て実質的に一定となり、電流及び電力損失を格段に減少
させることができる。
器回路によれば、遅延回路と電流制限回路との間に差動
増幅器を設けるようにしたので、電源供給電圧が安定し
ておらず、或いは大きな変化が生じている場合において
も、発振周波数が電源供給電圧及び温度変化から独立し
て実質的に一定となり、電流及び電力損失を格段に減少
させることができる。
【図１】本発明の第１の実施例に係る低電力発振器回路
のブロック図である。
のブロック図である。
【図２】図１に示した発振器回路の詳細を表す回路図で
ある。
ある。
【図３】図２に示した回路の各ノードにおける電圧変化
を表すタイミングチャートである。
を表すタイミングチャートである。
【図４】本発明の第２の実施例に係る低電力発振器回路
のブロック図である。
のブロック図である。
【図５】図４に示した発振器回路の詳細を表す回路図で
ある。
ある。
【図６】図５に示した回路の各ノードにおける電圧変化
を表すタイミングチャートである。
を表すタイミングチャートである。
１００ 定電流源 １２０ 定電流回路 １２６ Ｐチャネル・トランジスタ（第１のトランジス
タ） １２８ 抵抗器（第１の抵抗器） １３０ Ｐチャネル・トランジスタ（第２のトランジス
タ） １３２ 抵抗器（第２の抵抗器） ２００ 遅延回路 ２００ａ キャパシタ ３００ 電流制限回路 ３０２ 第１のインバータ回路 ３０９ 第１のインバータ ３１５ 第２のインバータ ３２１ 第２のインバータ回路 ４００ ラッチ回路 ５００ 帰還発振器 ６００ 差動増幅器
タ） １２８ 抵抗器（第１の抵抗器） １３０ Ｐチャネル・トランジスタ（第２のトランジス
タ） １３２ 抵抗器（第２の抵抗器） ２００ 遅延回路 ２００ａ キャパシタ ３００ 電流制限回路 ３０２ 第１のインバータ回路 ３０９ 第１のインバータ ３１５ 第２のインバータ ３２１ 第２のインバータ回路 ４００ ラッチ回路 ５００ 帰還発振器 ６００ 差動増幅器
フロントページの続き (72)発明者 ミヒャエル ブイ．コルドバ アメリカ合衆国 コロラド 80917 コロ ラドスプリングス，ホウプフル ディーア ール．，4070 (72)発明者 キム シー．ハーディ アメリカ合衆国 コロラド 80920 コロ ラドスプリングス，キット カールソン レイン， 9760
Claims (10)
- 【請求項１】 電源供給電圧及び温度の変化から独立し
た定電流源と、 この定電流源から出力された電流により決定される発振
周期を確立するために、前記定電流源に結合された遅延
回路と、 安定出力を形成するために前記遅延回路に結合されたラ
ッチ回路と、 このラッチ回路からの出力を受信し、発振出力パルスを
形成するために結合された帰還発振器とを備えたことを
特徴とする低電力発振器回路。 - 【請求項２】 電流損失及び電力浪費を制限するため
に、前記遅延回路とラッチ回路との間に電流制限回路を
更に設けたことを特徴とする請求項１記載の低電力発振
器回路。 - 【請求項３】 前記発振出力パルスの周波数が、電源供
給電圧に反比例するよう構成したことを特徴とする請求
項１記載の低電力発振器回路。 - 【請求項４】 前記発振出力パルスが、ダイナミック・
ランダムアクセスメモリをリフレッシュするために用い
られることを特徴とする請求項１記載の低電力発振器回
路。 - 【請求項５】 前記定電流源は、第１の電位及び第２の
電位間に結合されたｐチャネル型の第１のトランジスタ
及びｐチャネル型の第２のトランジスタを含み、前記第
１のトランジスタのゲートは、前記第２のトランジスタ
のソースに結合され、また前記第２のトランジスタのゲ
ートは、前記第１のトランジスタのドレインに結合され
ており、 かつ、第１の抵抗器及び第２の抵抗器を含み、前記第１
の抵抗器は前記第１のトランジスタのドレインと前記第
１の電位との間に結合され、前記第２の抵抗器は前記第
２のトランジスタのソースと前記第２の電位との間に結
合されており、更に、前記第１のトランジスタのソース
が前記第２の電位に結合され、また前記第２のトランジ
スタのドレインが定電流を出力するように構成したこと
を特徴とする請求項１記載の低電力発振器回路。 - 【請求項６】 前記遅延回路がキャパシタにより構成さ
れたことを特徴とする請求項１記載の低電力発振器回
路。 - 【請求項７】 前記帰還発振器が、一連のインバータを
含むことを特徴とする請求項１記載の低電力発振器回
路。 - 【請求項８】 第１の電位及び第２の電位間に結合され
たｐチャネル型の第１のトランジスタ及びｐチャネル型
の第２のトランジスタを含み、かつ、前記第１のトラン
ジスタのゲートが、前記第２のトランジスタのソースに
結合され、また前記第２のトランジスタのゲートが、前
記第１のトランジスタのドレインに結合されており、更
に、第１の抵抗器及び第２の抵抗器を含み、前記第１の
抵抗器は前記第１のトランジスタのドレインと前記第１
の電位との間に結合され、前記第２の抵抗器は前記第２
のトランジスタのソースと前記第２の電位との間に結合
され、また、前記第１のトランジスタのソースが前記第
２の電位に結合され、前記第２のトランジスタのドレイ
ンが定電流を出力すると共に、電源供給電圧及び温度の
変化から独立した定電流源と、 この定電流源の出力電流により決定される発振周期を実
質的に確立するために、前記定電流源に結合されたキャ
パシタと、 電流損失及び電力浪費を制限するために、前記キャパシ
タに結合された電流制限回路と、 安定出力を形成するために、前記電流制限回路に結合さ
れたラッチ回路と、 このラッチ回路からの出力を受信し、電源供給電圧に反
比例する発振出力パルスを出力するために結合された一
連のインバータを含む帰還発振器とを備え、 ダイナミック・ランダムアクセスメモリをリフレッシュ
するために用いられることを特徴とする低電力発振器回
路。 - 【請求項９】 電源供給電圧及び温度の変化から独立し
た定電流源と、 この定電流源から出力された電流により決定される発振
周期を確立するために、前記定電流源に結合された遅延
回路と、 この遅延回路が、前記定電流源によって一定電圧まで充
電されたとき、出力を供給するように前記遅延回路に結
合された差動増幅器と、 安定出力を形成するために、前記差動増幅器に結合され
たラッチ回路と、 このラッチ回路からの出力を受信し、発振出力パルスを
出力するために結合された帰還発振器とを備えたことを
特徴とする低電力発振器回路。 - 【請求項１０】 電流損失及び電力浪費を制限するため
に、前記差動増幅器に結合された電流制限回路を更に含
むことを特徴とする請求項９記載の低電力発振器回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/964,761 | 1992-10-22 | ||
| US07/964,761 US5345195A (en) | 1992-10-22 | 1992-10-22 | Low power Vcc and temperature independent oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283976A true JPH06283976A (ja) | 1994-10-07 |
| JP2960293B2 JP2960293B2 (ja) | 1999-10-06 |
Family
ID=25508950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5284491A Expired - Fee Related JP2960293B2 (ja) | 1992-10-22 | 1993-10-19 | 発振回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US5345195A (ja) |
| EP (1) | EP0593872B1 (ja) |
| JP (1) | JP2960293B2 (ja) |
| DE (1) | DE69319294T2 (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5870345A (en) * | 1997-09-04 | 1999-02-09 | Siemens Aktiengesellschaft | Temperature independent oscillator |
| US6046579A (en) * | 1999-01-11 | 2000-04-04 | National Semiconductor Corporation | Current processing circuit having reduced charge and discharge time constant errors caused by variations in operating temperature and voltage while conveying charge and discharge currents to and from a capacitor |
| US6191660B1 (en) * | 1999-03-24 | 2001-02-20 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
| US6753739B1 (en) | 1999-03-24 | 2004-06-22 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
| US7093151B1 (en) | 2000-09-22 | 2006-08-15 | Cypress Semiconductor Corp. | Circuit and method for providing a precise clock for data communications |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US6859762B2 (en) | 2001-07-03 | 2005-02-22 | Mitutoyo Corporation | Low voltage low power signal processing system and method for high accuracy processing of differential signal inputs from a low power measuring instrument |
| US6747500B2 (en) | 2001-10-19 | 2004-06-08 | Mitutoyo Corporation | Compact delay circuit for CMOS integrated circuits used in low voltage low power devices |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| KR100549621B1 (ko) * | 2003-11-25 | 2006-02-03 | 주식회사 하이닉스반도체 | 셀프 리프래쉬용 오실레이터 |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US8082531B2 (en) | 2004-08-13 | 2011-12-20 | Cypress Semiconductor Corporation | Method and an apparatus to design a processing system using a graphical user interface |
| US8286125B2 (en) * | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| KR100608111B1 (ko) * | 2005-02-07 | 2006-08-02 | 삼성전자주식회사 | 센싱온도를 조절할 수 있는 온도센서 |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US7280000B2 (en) * | 2005-05-05 | 2007-10-09 | Infineon Technologies Ag | Apparatus and method for reducing power consumption within an oscillator |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| DE102005043376B4 (de) * | 2005-09-12 | 2013-08-01 | Austriamicrosystems Ag | Oszillatoranordnung und Verfahren zum Erzeugen eines periodischen Signals |
| US7809973B2 (en) * | 2005-11-16 | 2010-10-05 | Cypress Semiconductor Corporation | Spread spectrum clock for USB |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US8035455B1 (en) | 2005-12-21 | 2011-10-11 | Cypress Semiconductor Corporation | Oscillator amplitude control network |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US8564252B2 (en) * | 2006-11-10 | 2013-10-22 | Cypress Semiconductor Corporation | Boost buffer aid for reference buffer |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8035401B2 (en) | 2007-04-18 | 2011-10-11 | Cypress Semiconductor Corporation | Self-calibrating driver for charging a capacitive load to a desired voltage |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8364870B2 (en) | 2010-09-30 | 2013-01-29 | Cypress Semiconductor Corporation | USB port connected to multiple USB compliant devices |
| US9667240B2 (en) | 2011-12-02 | 2017-05-30 | Cypress Semiconductor Corporation | Systems and methods for starting up analog circuits |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5849885B2 (ja) * | 1976-03-16 | 1983-11-07 | 日本電気株式会社 | 定電圧回路 |
| US4135230A (en) * | 1977-02-15 | 1979-01-16 | Armbruster Joseph M | Flashlight |
| US4370628A (en) * | 1980-11-17 | 1983-01-25 | Texas Instruments Incorporated | Relaxation oscillator including constant current source and latch circuit |
| US4495425A (en) * | 1982-06-24 | 1985-01-22 | Motorola, Inc. | VBE Voltage reference circuit |
| JPS5962215A (ja) * | 1982-10-01 | 1984-04-09 | Hitachi Ltd | 電圧制御発振回路 |
| US4553132A (en) * | 1983-01-24 | 1985-11-12 | Rca Corporation | Apparatus for matching FET switches as for a video digital-to-analog converter |
| JP2564787B2 (ja) * | 1983-12-23 | 1996-12-18 | 富士通株式会社 | ゲートアレー大規模集積回路装置及びその製造方法 |
| US4595844A (en) * | 1984-01-16 | 1986-06-17 | Itt Corporation | CMOS high current output driver |
| JPH0612616B2 (ja) * | 1986-08-13 | 1994-02-16 | 日本テキサス・インスツルメンツ株式会社 | 半導体記憶装置 |
| EP0273082B1 (en) * | 1986-12-30 | 1992-03-18 | International Business Machines Corporation | A new latch cell family in cmos technology gate array |
| US4734656A (en) * | 1987-01-02 | 1988-03-29 | Motorola, Inc. | Merged integrated oscillator circuit |
| JPH0642623B2 (ja) * | 1987-03-13 | 1994-06-01 | 日本電気株式会社 | 電圧制御発振器 |
| JP2928263B2 (ja) * | 1989-03-20 | 1999-08-03 | 株式会社日立製作所 | 半導体装置 |
| US5173623A (en) * | 1989-05-15 | 1992-12-22 | Texas Instruments Incorporated | High performance BiCMOS logic circuits with full output voltage swing up to four predetermined voltage values |
| US5041738A (en) * | 1989-12-04 | 1991-08-20 | Advanced Micro Devices, Inc. | CMOS clock generator having an adjustable overlap voltage |
| US5034623A (en) * | 1989-12-28 | 1991-07-23 | Texas Instruments Incorporated | Low power, TTL level CMOS input buffer with hysteresis |
| US5087834A (en) * | 1990-03-12 | 1992-02-11 | Texas Instruments Incorporated | Buffer circuit including comparison of voltage-shifted references |
| US5099148A (en) * | 1990-10-22 | 1992-03-24 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit having multiple data outputs sharing a resistor network |
| US5311084A (en) * | 1992-06-23 | 1994-05-10 | At&T Bell Laboratories | Integrated circuit buffer with controlled rise/fall time |
| US5315230A (en) * | 1992-09-03 | 1994-05-24 | United Memories, Inc. | Temperature compensated voltage reference for low and wide voltage ranges |
-
1992
- 1992-10-22 US US07/964,761 patent/US5345195A/en not_active Expired - Lifetime
-
1993
- 1993-08-20 DE DE69319294T patent/DE69319294T2/de not_active Expired - Lifetime
- 1993-08-20 EP EP93113307A patent/EP0593872B1/en not_active Expired - Lifetime
- 1993-10-19 JP JP5284491A patent/JP2960293B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-07 US US08/271,719 patent/US5461590A/en not_active Expired - Lifetime
- 1994-07-07 US US08/271,477 patent/US6031407A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0593872A1 (en) | 1994-04-27 |
| DE69319294T2 (de) | 1999-04-01 |
| US5345195A (en) | 1994-09-06 |
| JP2960293B2 (ja) | 1999-10-06 |
| US6031407A (en) | 2000-02-29 |
| DE69319294D1 (de) | 1998-07-30 |
| US5461590A (en) | 1995-10-24 |
| EP0593872B1 (en) | 1998-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2960293B2 (ja) | 発振回路 | |
| EP0254212B1 (en) | Mos semiconductor circuit | |
| JP3076300B2 (ja) | 出力バッファ回路 | |
| JP5008367B2 (ja) | 電圧発生装置 | |
| US5243228A (en) | Substrate bias voltage generator circuit | |
| JP2001345690A (ja) | パワーオンリセット回路 | |
| JP2003198359A (ja) | 半導体集積回路 | |
| JP3270880B2 (ja) | 水晶発振回路 | |
| US6104234A (en) | Substrate voltage generation circuit | |
| US7397315B2 (en) | Oscillator and charge pump circuit using the same | |
| US6060925A (en) | Schmitt-trigger circuit with low power consumption | |
| US6107847A (en) | Zero power reset circuit for low voltage CMOS circuits | |
| JPH10163829A (ja) | 発振器のノイズ除去回路 | |
| EP0496424A2 (en) | Constant-voltage generating circuit | |
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| JPH0983344A (ja) | インバータ回路 | |
| JP3687482B2 (ja) | パワーオンリセット回路 | |
| JP4829724B2 (ja) | 発振回路 | |
| JP3224712B2 (ja) | 論理＆レベル変換回路及び半導体装置 | |
| KR0177398B1 (ko) | 딜레이 회로 | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| JP3242441B2 (ja) | チャージポンプ回路 | |
| JPH03230617A (ja) | 半導体集積回路 | |
| JPH05268002A (ja) | 電圧制御発振器 | |
| KR19980056443A (ko) | 다이나믹 바이어스 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |