JPH06275579A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06275579A JPH06275579A JP5980093A JP5980093A JPH06275579A JP H06275579 A JPH06275579 A JP H06275579A JP 5980093 A JP5980093 A JP 5980093A JP 5980093 A JP5980093 A JP 5980093A JP H06275579 A JPH06275579 A JP H06275579A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- oxide film
- natural oxide
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】多結晶シリコンまたはシリサイドをリアクティ
ブイオンエッチングする場合に、多結晶シリコン，シリ
サイド上に成長した自然酸化膜が、エッチングの不均一
性，エッチング残りを発生させるのを防ぐ。 【構成】多結晶シリコン，シリサイドをエッチングする
前にＣＦ4 ガスを用いてリアクティブイオンエッチン
グ、または、１３０ＢＨＦ処理をして、多結晶シリコン
またはシリサイド上の自然酸化膜を除去する。これによ
り、自然酸化膜の影響で多結晶シリコン，シリサイドの
エッチング不均一性や、エッチング残りの発生を防ぐ。
ブイオンエッチングする場合に、多結晶シリコン，シリ
サイド上に成長した自然酸化膜が、エッチングの不均一
性，エッチング残りを発生させるのを防ぐ。 【構成】多結晶シリコン，シリサイドをエッチングする
前にＣＦ4 ガスを用いてリアクティブイオンエッチン
グ、または、１３０ＢＨＦ処理をして、多結晶シリコン
またはシリサイド上の自然酸化膜を除去する。これによ
り、自然酸化膜の影響で多結晶シリコン，シリサイドの
エッチング不均一性や、エッチング残りの発生を防ぐ。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に多結晶シリコン膜，シリサイド膜のエッチ
ング方法に関する。
に関し、特に多結晶シリコン膜，シリサイド膜のエッチ
ング方法に関する。
【０００２】
【従来の技術】従来の多結晶シリコン膜，シリサイド膜
のエッチング方法は、多結晶シリコン膜，シリサイド膜
の表面に成長する自然酸化膜を除去せずにフォトリソグ
ラフィー技術と、リアクティブイオンエッチング技術を
用いてエッチングしていた。
のエッチング方法は、多結晶シリコン膜，シリサイド膜
の表面に成長する自然酸化膜を除去せずにフォトリソグ
ラフィー技術と、リアクティブイオンエッチング技術を
用いてエッチングしていた。
【０００３】
【発明が解決しようとする課題】しかし、従来の技術で
は、多結晶シリコン膜，シリサイド膜上に成長した自然
酸化膜がエッチングを防げ、均一なエッチングができ
ず、エッチング不良が発生するという問題点があった。
は、多結晶シリコン膜，シリサイド膜上に成長した自然
酸化膜がエッチングを防げ、均一なエッチングができ
ず、エッチング不良が発生するという問題点があった。
【０００４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、多結晶シリコン膜またはシリサイド膜のエッ
チングを行う前に、自然酸化膜の除去を行っている。
造方法は、多結晶シリコン膜またはシリサイド膜のエッ
チングを行う前に、自然酸化膜の除去を行っている。
【０００５】
【実施例】次に本発明について、図面を参照して説明す
る。
る。
【０００６】図１は本発明の半導体装置の製造方法の実
施例１を説明する製造工程順の断面図である。
施例１を説明する製造工程順の断面図である。
【０００７】この製造方法に当たっては、まず、図１
（Ａ）にてシリコン基板１の上にゲート酸化膜２を形成
し、多結晶シリコン膜３をＣＶＤ法で成長する。この成
長させた多結晶シリコン３の表面には自然酸化膜４が成
長する。次にフォトリソグラフィ技術を用いてレジスト
パターン５を形成する。図１（Ｂ）で多結晶シリコン膜
表面に成長した自然酸化膜４除去を目的に１３０ＢＨＦ
で３０秒程度処理する。その後図１（Ｃ）でリアクティ
ブイオンエッチングにて多結晶シリコン膜のみをエッチ
ングし、ゲート電極を形成する。
（Ａ）にてシリコン基板１の上にゲート酸化膜２を形成
し、多結晶シリコン膜３をＣＶＤ法で成長する。この成
長させた多結晶シリコン３の表面には自然酸化膜４が成
長する。次にフォトリソグラフィ技術を用いてレジスト
パターン５を形成する。図１（Ｂ）で多結晶シリコン膜
表面に成長した自然酸化膜４除去を目的に１３０ＢＨＦ
で３０秒程度処理する。その後図１（Ｃ）でリアクティ
ブイオンエッチングにて多結晶シリコン膜のみをエッチ
ングし、ゲート電極を形成する。
【０００８】次に実施例２について、実施例１と同じく
図１を用いて説明する。まず、実施例１と同様に図１
（Ａ）にて、シリコン基板１上にゲート酸化膜２，多結
晶シリコン３を形成し、その多結晶シリコン３の表面に
は自然酸化膜４が成長する。その後レジストパターン５
を形成する。次に図１（Ｂ）で自然酸化膜４の除去を目
的にＣＦ4 ガスを用いて、真空度５（Ｐａ）程度でリア
クティブイオンエッチングを行う。
図１を用いて説明する。まず、実施例１と同様に図１
（Ａ）にて、シリコン基板１上にゲート酸化膜２，多結
晶シリコン３を形成し、その多結晶シリコン３の表面に
は自然酸化膜４が成長する。その後レジストパターン５
を形成する。次に図１（Ｂ）で自然酸化膜４の除去を目
的にＣＦ4 ガスを用いて、真空度５（Ｐａ）程度でリア
クティブイオンエッチングを行う。
【０００９】その後図１（Ｃ）にて、リアクティブイオ
ンエッチングのガスをＣＦ4 からＣｌ2 ，ＨＢｒ，Ｈｅ
等のガスに変えて、多結晶シリコン膜のみをエッチング
する。
ンエッチングのガスをＣＦ4 からＣｌ2 ，ＨＢｒ，Ｈｅ
等のガスに変えて、多結晶シリコン膜のみをエッチング
する。
【００１０】
【発明の効果】以上説明したように、本発明は、多結晶
シリコン膜，シリサイド膜のリアクティブイオンエッチ
ングを行う前に、多結晶シリコン，シリサイド膜上に成
長した自然酸化膜の除去を行い、その影響をなくしてい
るので、均一なエッチングが可能である。
シリコン膜，シリサイド膜のリアクティブイオンエッチ
ングを行う前に、多結晶シリコン，シリサイド膜上に成
長した自然酸化膜の除去を行い、その影響をなくしてい
るので、均一なエッチングが可能である。
【図１】本発明の製造工程順の断面図
１ シリコン基板 ２ ゲート酸化膜 ３ 多結晶シリコン膜 ４ 自然酸化膜 ５ レジストパターン
Claims (1)
- 【請求項１】 多結晶シリコン膜または、シリサイド膜
をフォトリソグラフィ技術でパターニングし、多結晶シ
リコン膜またはシリサイド膜のみをエッチングする工程
を含む半導体装置の製造方法において、多結晶シリコン
膜またはシリサイド膜上に成長した自然酸化膜を除去し
た後、多結晶シリコン膜またはシリサイド膜のみをエッ
チングすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5980093A JPH06275579A (ja) | 1993-03-19 | 1993-03-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5980093A JPH06275579A (ja) | 1993-03-19 | 1993-03-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275579A true JPH06275579A (ja) | 1994-09-30 |
Family
ID=13123714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5980093A Pending JPH06275579A (ja) | 1993-03-19 | 1993-03-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275579A (ja) |
-
1993
- 1993-03-19 JP JP5980093A patent/JPH06275579A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036820A (ja) | 窒化シリコンの差別的エッチング | |
| US6027959A (en) | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process | |
| US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
| US5989979A (en) | Method for controlling the silicon nitride profile during patterning using a novel plasma etch process | |
| JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JPH06275579A (ja) | 半導体装置の製造方法 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP2003534659A (ja) | 半導体装置の反射防止膜をドライエッチングにより除去する方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| JPS6289324A (ja) | 半導体装置の製造方法 | |
| JPH03125427A (ja) | 半導体装置の製造方法 | |
| JPH08148468A (ja) | エッチング方法 | |
| JPS6083331A (ja) | 溝形成方法 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| JPH05129253A (ja) | 半導体装置の製造方法 | |
| JPS61208833A (ja) | 半導体装置の製造方法 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH07135198A (ja) | エッチング方法 | |
| JPH04100230A (ja) | 半導体装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| KR0186086B1 (ko) | 반도체 소자 제조방법 | |
| JP2600839B2 (ja) | 窒化シリコン膜のエッチング方法 | |
| JPS5994842A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000201 |