JPH04100230A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04100230A JPH04100230A JP21842390A JP21842390A JPH04100230A JP H04100230 A JPH04100230 A JP H04100230A JP 21842390 A JP21842390 A JP 21842390A JP 21842390 A JP21842390 A JP 21842390A JP H04100230 A JPH04100230 A JP H04100230A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- etching step
- natural oxide
- oxide film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000005530 etching Methods 0.000 claims abstract description 42
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法、特にドライエツチング
方法に関する。
方法に関する。
従来の技術では例えば第３図のような平行平板型ドライ
エツチング装置で多結晶シリコンをエツチングする場合
、反応室（３０１）にＣＦ４及びＯ２ガスをそれぞれ８
０及び２０（ＳＣＣＩ！り導入し、圧力が１５０ （ｍ
Ｔｏｒｒ）のもとて高周波を２５０（Ｗ）印加し、所望
のエツチングを行っていた。 （第４図） 又、被エツチング層の表面に形成された自然酸化膜を除
去するためにドライエツチングの前処理としてフッ酸に
よるウェットエツチングや酸化膜エツチャーによる自然
酸化膜の除去を行っていた。
エツチング装置で多結晶シリコンをエツチングする場合
、反応室（３０１）にＣＦ４及びＯ２ガスをそれぞれ８
０及び２０（ＳＣＣＩ！り導入し、圧力が１５０ （ｍ
Ｔｏｒｒ）のもとて高周波を２５０（Ｗ）印加し、所望
のエツチングを行っていた。 （第４図） 又、被エツチング層の表面に形成された自然酸化膜を除
去するためにドライエツチングの前処理としてフッ酸に
よるウェットエツチングや酸化膜エツチャーによる自然
酸化膜の除去を行っていた。
しかし、従来の技術では被エツチング層（４０１）の表
面に形成された自然酸化膜（４０２）の影響でエツチン
グがあまり進まなかったり、マスクになってエツチング
残り（４０３）が発生したりしていた。
面に形成された自然酸化膜（４０２）の影響でエツチン
グがあまり進まなかったり、マスクになってエツチング
残り（４０３）が発生したりしていた。
又、自然酸化膜除去のために行っていた前処理も一旦大
気中に出してしまうと自然酸化膜（４０２）がすぐに形
成されてしまい前処理の効果がなくなってしまっていた
。
気中に出してしまうと自然酸化膜（４０２）がすぐに形
成されてしまい前処理の効果がなくなってしまっていた
。
本発明はこのような課題を解決するもので、同一装置内
で自然酸化膜のエツチングと通常のエッチングを行う方
法を提供することを目的とする。
で自然酸化膜のエツチングと通常のエッチングを行う方
法を提供することを目的とする。
本発明の半導体装置の製造方法は、反応室にガスを導入
し、平行に置かれた電極間に高周波を印加してガスをプ
ラズマ化しエツチングを行うドライエツチング装置にお
いて、初め電極間の間隔を通常のエツチング時の２分の
１以下にしてエツチングを行ない、その後、電極間隔を
通常のエツチング時の間隔に戻し、エツチングを行うこ
とを特徴とする。
し、平行に置かれた電極間に高周波を印加してガスをプ
ラズマ化しエツチングを行うドライエツチング装置にお
いて、初め電極間の間隔を通常のエツチング時の２分の
１以下にしてエツチングを行ない、その後、電極間隔を
通常のエツチング時の間隔に戻し、エツチングを行うこ
とを特徴とする。
本発明はエツチング初期に電極間隔を狭くしてプラズマ
密度及びイオン衝撃を高くして物理的なエツチングを行
い表面層をエツチング除去するという作用を有している
。
密度及びイオン衝撃を高くして物理的なエツチングを行
い表面層をエツチング除去するという作用を有している
。
以下、本発明について実施例に基づき詳細に説明する。
第３図のようなウェハーを置く下部電極（３０２）が上
下に移動し任意に電極間隔が変えられる平行平板型反応
性イオンエツチング装置において多結晶シリコン（２０
１）をエツチングする場合表面に形成されている自然酸
化膜（２０２）を最初に除去するために電極間隔を５ｍ
ｍに設定する。
下に移動し任意に電極間隔が変えられる平行平板型反応
性イオンエツチング装置において多結晶シリコン（２０
１）をエツチングする場合表面に形成されている自然酸
化膜（２０２）を最初に除去するために電極間隔を５ｍ
ｍに設定する。
反応室（３０１）に多結晶シリコンのエツチングガスで
あるＣＦ４及び０２ガヌをそれぞれ８ｏ及び２０ （Ｓ
ＣＣＭ）導入し、圧力を２ （Ｔｏｒｒ）のもとで高周
波を２５０（Ｗ）印加しプラズマを生成させる。このと
きは電極間隔が５ ｍ ｍと狭いためプラズマ生成効率
が高く、イオン衝撃効果も高いので酸化膜をエツチング
するガスでなくとも物理的に酸化膜をエツチング除去す
る。本実施例では数十人の自然酸化膜が除去されるのに
８秒必要であった。 （第２図ａ）電極間隔５ｍｍで８
秒エツチングを行った後、下部電極（３０２）を１００
ｍｍまで広くして多結晶シリコンを従来技術のようにエ
ツチングを行う。 （第２図ｂ）初期の段階において電
極間隔を５０ｍｍ以上にすると物理的エツチングの効果
が少なく、自然酸化膜を除去するのに時間がかかるため
スルーブツト向上の効果がなくなる。
あるＣＦ４及び０２ガヌをそれぞれ８ｏ及び２０ （Ｓ
ＣＣＭ）導入し、圧力を２ （Ｔｏｒｒ）のもとで高周
波を２５０（Ｗ）印加しプラズマを生成させる。このと
きは電極間隔が５ ｍ ｍと狭いためプラズマ生成効率
が高く、イオン衝撃効果も高いので酸化膜をエツチング
するガスでなくとも物理的に酸化膜をエツチング除去す
る。本実施例では数十人の自然酸化膜が除去されるのに
８秒必要であった。 （第２図ａ）電極間隔５ｍｍで８
秒エツチングを行った後、下部電極（３０２）を１００
ｍｍまで広くして多結晶シリコンを従来技術のようにエ
ツチングを行う。 （第２図ｂ）初期の段階において電
極間隔を５０ｍｍ以上にすると物理的エツチングの効果
が少なく、自然酸化膜を除去するのに時間がかかるため
スルーブツト向上の効果がなくなる。
又、初期の段階において高周波パワーを高くして物理的
エツチング効果を高めるという方法もあるがこの方法の
場合パワーの切り替えの際急激にプラズマ状態が変化す
るためエツチング形状がその時点でテーパーがついたり
して良好なエツチング形状が得られない。又、段階的に
パワーを下げる方法ではそのたびにマツチングをとらな
ければならないためプラズマの不連続性が生じ安定なプ
ラズマが得られない。そのため安定したエツチングが行
なえず良好な形状が得られない。しかし、本発明の方法
だと電極間隔の変化がそれほど急激に進まないのでプラ
ズマの状態変化もなめらかに進む。そのためエツチング
形状も良好なものが得られる。
エツチング効果を高めるという方法もあるがこの方法の
場合パワーの切り替えの際急激にプラズマ状態が変化す
るためエツチング形状がその時点でテーパーがついたり
して良好なエツチング形状が得られない。又、段階的に
パワーを下げる方法ではそのたびにマツチングをとらな
ければならないためプラズマの不連続性が生じ安定なプ
ラズマが得られない。そのため安定したエツチングが行
なえず良好な形状が得られない。しかし、本発明の方法
だと電極間隔の変化がそれほど急激に進まないのでプラ
ズマの状態変化もなめらかに進む。そのためエツチング
形状も良好なものが得られる。
本実施例では自然酸化膜をエツチングするのに酸化膜エ
ツチング用のガスを用いるのではなく、被エツチング層
をエツチングするガス、この場合は多結晶シリコンをエ
ツチングするガスを用いることでガスの切り替えの時間
短縮が行え、プロセスも簡略化される。
ツチング用のガスを用いるのではなく、被エツチング層
をエツチングするガス、この場合は多結晶シリコンをエ
ツチングするガスを用いることでガスの切り替えの時間
短縮が行え、プロセスも簡略化される。
又、本実施例では多結晶シリコンのエツチングに関して
のみ述べたが実際にはこれに限るものではなく単結晶シ
リコンや窒化シリコン等でもよく、エツチング条件も本
実施例に述べたものに限るものではない。
のみ述べたが実際にはこれに限るものではなく単結晶シ
リコンや窒化シリコン等でもよく、エツチング条件も本
実施例に述べたものに限るものではない。
本発明には被エツチング層の表面に形成されている自然
酸化膜を除去するのに被エツチング層をエツチングする
装置を用いることができるため、自然酸化膜を除去する
ための装置がいらずスルーブツトの向上が図れるし、酸
化膜除去から通常のエツチングまでの時間を管理しなく
てもよいという効果を有している。
酸化膜を除去するのに被エツチング層をエツチングする
装置を用いることができるため、自然酸化膜を除去する
ための装置がいらずスルーブツトの向上が図れるし、酸
化膜除去から通常のエツチングまでの時間を管理しなく
てもよいという効果を有している。
【図面の簡単な説明】
第１図は本実施例で使用したエツチング装置の概略図で
ある。 １０１・・・反応室 １０２・・・下部電極 １０３・・・上部電極 １０４・・・ガス導入口 １０５・・・ガス排気口 １０６・・・高周波電源 １０７・・・ウェハー 第２図は本実施例でのエツチング断面図である。 ２０１・・・多結晶シリコン ２０２・・・自然酸化膜 ２０３・・・エツチング残渣 ２０４・・・レジスト 第３図は従来技術で使用したエツチング装置の概略図で
ある。 ３０１・・・反応室 ３０２・・・下部電極 ３０３・・・上部電極 ３０４・・・ガス導入口 ３０５・・・ガス排気口 ３０６・・・高周波電源 ３０７・・・ウェハー 第４図は従来技術でのエツチング断面図である。 ４０１・・・多結晶シリコン ４０２・・・自然酸化膜 ４０３・・・エツチング残渣 出願人 セイコーエプソン株式会社 代理人 弁理士 絵本喜三部（他１名）以上 第３図 １１２１！！ｌ （ａ） １１１２図（ｂ） １４図
ある。 １０１・・・反応室 １０２・・・下部電極 １０３・・・上部電極 １０４・・・ガス導入口 １０５・・・ガス排気口 １０６・・・高周波電源 １０７・・・ウェハー 第２図は本実施例でのエツチング断面図である。 ２０１・・・多結晶シリコン ２０２・・・自然酸化膜 ２０３・・・エツチング残渣 ２０４・・・レジスト 第３図は従来技術で使用したエツチング装置の概略図で
ある。 ３０１・・・反応室 ３０２・・・下部電極 ３０３・・・上部電極 ３０４・・・ガス導入口 ３０５・・・ガス排気口 ３０６・・・高周波電源 ３０７・・・ウェハー 第４図は従来技術でのエツチング断面図である。 ４０１・・・多結晶シリコン ４０２・・・自然酸化膜 ４０３・・・エツチング残渣 出願人 セイコーエプソン株式会社 代理人 弁理士 絵本喜三部（他１名）以上 第３図 １１２１！！ｌ （ａ） １１１２図（ｂ） １４図
Claims (1)
- 反応室にガスを導入し、平行に置かれた電極間に高周
波を印加してガスをプラズマ化しエッチングを行うドラ
イエッチング装置において、初め電極間の間隔を通常の
エッチング時の２分の１以下にしてエッチングを行ない
、その後、電極間隔を通常のエッチング時の間隔に戻し
、エッチングを行うことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21842390A JPH04100230A (ja) | 1990-08-20 | 1990-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21842390A JPH04100230A (ja) | 1990-08-20 | 1990-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04100230A true JPH04100230A (ja) | 1992-04-02 |
Family
ID=16719684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21842390A Pending JPH04100230A (ja) | 1990-08-20 | 1990-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04100230A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011515828A (ja) * | 2008-02-08 | 2011-05-19 | ラム リサーチ コーポレーション | プラズマ処理システムにおける面積比変更のための方法および装置 |
| JP2015115541A (ja) * | 2013-12-13 | 2015-06-22 | 東京エレクトロン株式会社 | エッチング方法 |
-
1990
- 1990-08-20 JP JP21842390A patent/JPH04100230A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011515828A (ja) * | 2008-02-08 | 2011-05-19 | ラム リサーチ コーポレーション | プラズマ処理システムにおける面積比変更のための方法および装置 |
| JP2014041827A (ja) * | 2008-02-08 | 2014-03-06 | Lam Research Corporation | プラズマ処理システムにおける面積比変更のための方法および装置 |
| KR101533476B1 (ko) * | 2008-02-08 | 2015-07-02 | 램 리써치 코포레이션 | 플라즈마 프로세싱 시스템 내의 면적비를 변경하는 방법 및 장치 |
| US10161042B2 (en) | 2008-02-08 | 2018-12-25 | Lam Research Corporation | Apparatus for changing area ratio in a plasma processing system |
| JP2015115541A (ja) * | 2013-12-13 | 2015-06-22 | 東京エレクトロン株式会社 | エッチング方法 |
| KR20150069514A (ko) * | 2013-12-13 | 2015-06-23 | 도쿄엘렉트론가부시키가이샤 | 에칭 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH023920A (ja) | エッチング方法 | |
| JP2574045B2 (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| JPH11214356A (ja) | シリコン基板のドライエッチング方法 | |
| JPH04100230A (ja) | 半導体装置の製造方法 | |
| JPH11274143A (ja) | ドライエッチング方法及び薄膜トランジスタの製造方法 | |
| JPH03129821A (ja) | 半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JPS59150425A (ja) | 半導体装置の製造方法 | |
| JPH05217965A (ja) | 半導体装置の製造方法 | |
| KR970004426B1 (ko) | 건식식각공정후의 실리콘기판 표면처리방법 | |
| JPH0226025A (ja) | コンタクトホールの形成方法 | |
| JPH0722391A (ja) | ドライエッチング方法 | |
| JPH0353521A (ja) | 半導体装置の製造方法 | |
| JPS6272129A (ja) | 半導体装置の製造方法 | |
| JP2003519912A (ja) | エッチング及びアッシングフォトレジスト除去プロセス | |
| JPH08148468A (ja) | エッチング方法 | |
| JP2556373B2 (ja) | ドライエッチング方法 | |
| KR100232158B1 (ko) | 비에스티 식각방법 | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| JPH03129822A (ja) | 半導体エレクトロニックデバイスにおいて細かい平行線を彫る方法 | |
| JPS62106629A (ja) | 半導体装置の製造方法 | |
| JPH03125427A (ja) | 半導体装置の製造方法 | |
| JP2000114234A (ja) | 炭化けい素基板のエッチング方法 | |
| JPH03296217A (ja) | 半導体装置の製造方法 | |
| JPH065563A (ja) | レジストのアッシング方法 |