JPH06267201A - シリアル・デジタル・ビデオ・データのエラー検出装置 - Google Patents
シリアル・デジタル・ビデオ・データのエラー検出装置Info
- Publication number
- JPH06267201A JPH06267201A JP5247541A JP24754193A JPH06267201A JP H06267201 A JPH06267201 A JP H06267201A JP 5247541 A JP5247541 A JP 5247541A JP 24754193 A JP24754193 A JP 24754193A JP H06267201 A JPH06267201 A JP H06267201A
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- digital video
- video data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000001914 filtration Methods 0.000 claims description 2
- 238000001228 spectrum Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 235000013339 cereals Nutrition 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000010183 spectrum analysis Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/94—Signal drop-out compensation
- H04N5/945—Signal drop-out compensation for signals recorded by pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【構成】 パラレル・デジタル・ビデオ・データはアナ
ログ変換された後、ハイパス・フィルタ３０で広域ろ波
される。第１フィルタ手段３０からの出力は２乗回路３
２で符号が整えられ、比較器３４でスレッシホールド値
と比較される。２乗回路３２からの信号がスレッシホー
ルド値を越えたときエラー信号が出力される。 【効果】 本発明によりデータ・コーディングせずに動
作中のシリアル・デジタル・ビデオ用のエラーを検出す
る装置を提供することができる。
ログ変換された後、ハイパス・フィルタ３０で広域ろ波
される。第１フィルタ手段３０からの出力は２乗回路３
２で符号が整えられ、比較器３４でスレッシホールド値
と比較される。２乗回路３２からの信号がスレッシホー
ルド値を越えたときエラー信号が出力される。 【効果】 本発明によりデータ・コーディングせずに動
作中のシリアル・デジタル・ビデオ用のエラーを検出す
る装置を提供することができる。
Description
【０００１】
【産業上の利用分野】本発明は、シリアル・デジタル・
データのエラー検出装置に関し、特に特別なデータ・コ
ーディングをせずに動作中のシリアル・デジタル・ビデ
オ・データのエラーを検出する。
データのエラー検出装置に関し、特に特別なデータ・コ
ーディングをせずに動作中のシリアル・デジタル・ビデ
オ・データのエラーを検出する。
【０００２】
【従来の技術及び発明が解決しようとする課題】一般
に、コンポジット又はコンポーネント・デジタル・ビデ
オ・データを伝送するデジタル・シリアル規格は熟慮す
べき問題である。提案されたデジタル・シリアル規格
は、シリアル・データ流の直流成分を低下させ、クロッ
ク再生を容易にするスクランブラ／デスクランブラを用
いる。シリアル・デジタル・データ伝送リンクの動作測
定はスレッシホールド・ヘッドルームを決める必要があ
る。ビット・エラー・レイト（ＢＥＲ）は、特にリンク
が非偶発的、すなわちデータに依存する時、リンク特性
の工業規格測定である。しかしＢＥＲテスターは、テス
トデータがリンクに負荷をかける原因になるので、たい
ていは非動作中に用いられる。
に、コンポジット又はコンポーネント・デジタル・ビデ
オ・データを伝送するデジタル・シリアル規格は熟慮す
べき問題である。提案されたデジタル・シリアル規格
は、シリアル・データ流の直流成分を低下させ、クロッ
ク再生を容易にするスクランブラ／デスクランブラを用
いる。シリアル・デジタル・データ伝送リンクの動作測
定はスレッシホールド・ヘッドルームを決める必要があ
る。ビット・エラー・レイト（ＢＥＲ）は、特にリンク
が非偶発的、すなわちデータに依存する時、リンク特性
の工業規格測定である。しかしＢＥＲテスターは、テス
トデータがリンクに負荷をかける原因になるので、たい
ていは非動作中に用いられる。
【０００３】本出願人により出願された特願平４−３０
９５７４号に、受信装置がフィールド内に１ビット以上
のエラーが生じたかどうかを判断できるように送信装置
で巡回冗長コード（ＣＲＣ）をフィールド毎に挿入する
ことを必要とするデジタル・テレビジョン装置の誤り検
出装置が開示されている。これにより平均して約５エラ
ー／フィールドまでのＢＥＲの判断ができ、全ての送信
装置及び受信装置がエンコーディング及びデコーディン
グ・ハードウエアを持つことが必要となる。本発明の目
的は、データ・コーディングせずに動作中のシリアル・
デジタル・ビデオ・データのエラーを検出する装置を提
供することである
９５７４号に、受信装置がフィールド内に１ビット以上
のエラーが生じたかどうかを判断できるように送信装置
で巡回冗長コード（ＣＲＣ）をフィールド毎に挿入する
ことを必要とするデジタル・テレビジョン装置の誤り検
出装置が開示されている。これにより平均して約５エラ
ー／フィールドまでのＢＥＲの判断ができ、全ての送信
装置及び受信装置がエンコーディング及びデコーディン
グ・ハードウエアを持つことが必要となる。本発明の目
的は、データ・コーディングせずに動作中のシリアル・
デジタル・ビデオ・データのエラーを検出する装置を提
供することである
【０００４】
【課題を解決するための手段及び作用】本発明は、シリ
アル・デジタル・ビデオ・データのナイキスト領域をろ
波して、ビデオ・スペクトラムからビット・エラーによ
って生じたインパルス・スペクトラムを分離して、その
スペクトラム特性よりビットエラーの発生を検出するシ
リアル・デジタル・ビデオのエラー検出又は隠蔽のため
の装置を提供する。シリアル・デジタル・ビデオはデジ
タル・デモジュレータに入力し、アナログに変換され、
広域ろ波される。ろ波されたアナログ信号は２乗され、
エラーを検出するためにスレッシホールドと比較され
る。エラーは計数されても、適当な方法で表示されても
よい。エラーの隠蔽は、エラーが生じた点の受信したデ
ジタル値をデジタル・ビデオの平均デジタル値に置換す
るように入力及び出力間のデジタル・ビデオ経路内にメ
ジアン・フィルタをスイッチで挿入してもよい。さら
に、エラーの発生は、ビデオ・イメージにおいて、場所
の視覚的表示をメモリ内に与え、エラーの生じたシリア
ル・ビデオによって位置づけられてもよい。
アル・デジタル・ビデオ・データのナイキスト領域をろ
波して、ビデオ・スペクトラムからビット・エラーによ
って生じたインパルス・スペクトラムを分離して、その
スペクトラム特性よりビットエラーの発生を検出するシ
リアル・デジタル・ビデオのエラー検出又は隠蔽のため
の装置を提供する。シリアル・デジタル・ビデオはデジ
タル・デモジュレータに入力し、アナログに変換され、
広域ろ波される。ろ波されたアナログ信号は２乗され、
エラーを検出するためにスレッシホールドと比較され
る。エラーは計数されても、適当な方法で表示されても
よい。エラーの隠蔽は、エラーが生じた点の受信したデ
ジタル値をデジタル・ビデオの平均デジタル値に置換す
るように入力及び出力間のデジタル・ビデオ経路内にメ
ジアン・フィルタをスイッチで挿入してもよい。さら
に、エラーの発生は、ビデオ・イメージにおいて、場所
の視覚的表示をメモリ内に与え、エラーの生じたシリア
ル・ビデオによって位置づけられてもよい。
【０００５】
【実施例】提案されたビデオ用デジタル・シリアル規格
は、データの直流成分を抑え、クロック再生を容易にす
るスクランブラ／デスクランブラを用いる。シリアル・
デジタル・ビデオ・データはデスクランブルされ、プロ
トコルデータが取り除かれ、パラレル・ビデオ・データ
に変換される。パラレル・ビデオ・データはデジタル・
アナログ・コンバータ（ＤＡＣ）に加えられ、ビデオ出
力を生成するためにローパス・フィルタでろ波される。
シリアル・デジタル・伝送リンク内において伝搬するシ
ングル・ビット・エラーの７０％の信号は、３０％以上
の１０ビット・データ内に振幅誤差を生じる。実際、全
てのシングル・ビット・エラーの９０％は、検出された
ビデオにおいて１５％以上の振幅エラーを生じる。ビッ
ト・エラーは、本質的にランダム極性のデータ・インパ
ルス及び１０ビット・ビデオ・パラレルデータである。
データ・インパルスは帯域制限されず、ナイキスト周波
数を通過するエネルギを持ち、サンプリング周波数ｆｓ
の半分である。これがビデオ経路内の再生フィルタで循
環してビデオ画像におけるエラーの可視度をさらに増加
する。もう一方のビデオデータはアンチ・エイリアシン
グ・フィルタにより殆どいつも帯域制限され自然なビデ
オ信号にされる。図１に示されるように、ビット・エラ
ーは、デジタル・アナログ・変換器によりアナログ信号
に変換されたとき、パラレル・デジタル・ビデオ・デー
タポイントにステップ状の急激な振幅変化を生じる。こ
れが、アナログ信号に付加される１サンプル期間の矩形
状のパルスを生じる。
は、データの直流成分を抑え、クロック再生を容易にす
るスクランブラ／デスクランブラを用いる。シリアル・
デジタル・ビデオ・データはデスクランブルされ、プロ
トコルデータが取り除かれ、パラレル・ビデオ・データ
に変換される。パラレル・ビデオ・データはデジタル・
アナログ・コンバータ（ＤＡＣ）に加えられ、ビデオ出
力を生成するためにローパス・フィルタでろ波される。
シリアル・デジタル・伝送リンク内において伝搬するシ
ングル・ビット・エラーの７０％の信号は、３０％以上
の１０ビット・データ内に振幅誤差を生じる。実際、全
てのシングル・ビット・エラーの９０％は、検出された
ビデオにおいて１５％以上の振幅エラーを生じる。ビッ
ト・エラーは、本質的にランダム極性のデータ・インパ
ルス及び１０ビット・ビデオ・パラレルデータである。
データ・インパルスは帯域制限されず、ナイキスト周波
数を通過するエネルギを持ち、サンプリング周波数ｆｓ
の半分である。これがビデオ経路内の再生フィルタで循
環してビデオ画像におけるエラーの可視度をさらに増加
する。もう一方のビデオデータはアンチ・エイリアシン
グ・フィルタにより殆どいつも帯域制限され自然なビデ
オ信号にされる。図１に示されるように、ビット・エラ
ーは、デジタル・アナログ・変換器によりアナログ信号
に変換されたとき、パラレル・デジタル・ビデオ・デー
タポイントにステップ状の急激な振幅変化を生じる。こ
れが、アナログ信号に付加される１サンプル期間の矩形
状のパルスを生じる。
【０００６】ビデオ信号は、たいていナイキスト周波数
以下に帯域制限される。ナイキスト周波数付近で周波数
対振幅応答特性の急激な低下が始まる。一方インパルス
はナイキスト周波数の近傍で一定の周波数スペクトラム
を持つ。故に、デジタル・ビデオの周波数スペクトラム
のナイキスト領域をハイパス・フィルターでろ波するこ
とによりインパルス・スペクトラムがビデオ・スペクト
ラムから取り除かれる。ろ波されたインパルスが与えら
れたスレッシホールドを越えるとき、信号のビデオ成分
からインパルスが識別され、その時生じたエラーが検出
される。
以下に帯域制限される。ナイキスト周波数付近で周波数
対振幅応答特性の急激な低下が始まる。一方インパルス
はナイキスト周波数の近傍で一定の周波数スペクトラム
を持つ。故に、デジタル・ビデオの周波数スペクトラム
のナイキスト領域をハイパス・フィルターでろ波するこ
とによりインパルス・スペクトラムがビデオ・スペクト
ラムから取り除かれる。ろ波されたインパルスが与えら
れたスレッシホールドを越えるとき、信号のビデオ成分
からインパルスが識別され、その時生じたエラーが検出
される。
【０００７】図２は本発明によるエラー検出装置１０で
ある。パラレル・デジタル・ビデオ・データは、パラレ
ル・クロック信号と共にエラー検出装置１０に入力す
る。パラレル・デジタル・ビデオ・データは最初の伝送
でデジタル・デモジュレータ及びそのローパス・フィル
タ出力により直流からのナイキスト帯域にろ波される。
デジタル・デモジュレータ２０は、２コンプリメント２
２、１／２分周器２４及び選択スイッチ２６を有する。
パラレル・デジタル・ビデオ・データは、２コンプリメ
ント及び選択スイッチ２６の一方の入力に入力する。２
コンプリメント２２からの出力は、選択スイッチ２６の
他方の入力に入力する。選択スイッチ２６は、１／２分
周器２４の出力で制御され、１／２分周器は入力として
パラレル・クロックが入力される。パラレルクロックの
交互のサイクルでスイッチ２６は直接、又は２コンプリ
メントされたパラレル・デジタル・ビデオ・データを出
力する。
ある。パラレル・デジタル・ビデオ・データは、パラレ
ル・クロック信号と共にエラー検出装置１０に入力す
る。パラレル・デジタル・ビデオ・データは最初の伝送
でデジタル・デモジュレータ及びそのローパス・フィル
タ出力により直流からのナイキスト帯域にろ波される。
デジタル・デモジュレータ２０は、２コンプリメント２
２、１／２分周器２４及び選択スイッチ２６を有する。
パラレル・デジタル・ビデオ・データは、２コンプリメ
ント及び選択スイッチ２６の一方の入力に入力する。２
コンプリメント２２からの出力は、選択スイッチ２６の
他方の入力に入力する。選択スイッチ２６は、１／２分
周器２４の出力で制御され、１／２分周器は入力として
パラレル・クロックが入力される。パラレルクロックの
交互のサイクルでスイッチ２６は直接、又は２コンプリ
メントされたパラレル・デジタル・ビデオ・データを出
力する。
【０００８】選択スイッチ２６の出力がデジタル・アナ
ログ変換器２８に加えられ、アナログビデオ信号が生成
される。アナログ・ビデオ信号はアナログ・ハイパス・
フィルタ３０でろ波され、望ましい広域通過レスポンス
をもたらしている。代わりに、デジタル・ビデオ・デー
タがアナログ・データに変換される前にデジタル的にろ
波してもよい。本実施例ではアナログ・ハイパス・フィ
ルタ３０を用いる。フィルタ３０の出力は、２乗回路と
して形成され、負のエラーを正のエラーに変換して検出
を容易にするマルチプライヤ３２に入力する。マルチプ
ライヤ３２からの２乗された出力は、コンパレータ３４
に入力する。コンパレータの入力には、可変スレッシホ
ールド・レベルも入力される。もし、マルチプライヤ３
２からの２乗された出力が、可変スレッシホールド・レ
ベルを越えれば、エラーが検出される。エラーはフィー
ルド毎に生じているエラーの数を計数するカウンタ３６
に入力されてもよく、また以下に記載されるようにエラ
ーの位置を示すために用いられてもよい。
ログ変換器２８に加えられ、アナログビデオ信号が生成
される。アナログ・ビデオ信号はアナログ・ハイパス・
フィルタ３０でろ波され、望ましい広域通過レスポンス
をもたらしている。代わりに、デジタル・ビデオ・デー
タがアナログ・データに変換される前にデジタル的にろ
波してもよい。本実施例ではアナログ・ハイパス・フィ
ルタ３０を用いる。フィルタ３０の出力は、２乗回路と
して形成され、負のエラーを正のエラーに変換して検出
を容易にするマルチプライヤ３２に入力する。マルチプ
ライヤ３２からの２乗された出力は、コンパレータ３４
に入力する。コンパレータの入力には、可変スレッシホ
ールド・レベルも入力される。もし、マルチプライヤ３
２からの２乗された出力が、可変スレッシホールド・レ
ベルを越えれば、エラーが検出される。エラーはフィー
ルド毎に生じているエラーの数を計数するカウンタ３６
に入力されてもよく、また以下に記載されるようにエラ
ーの位置を示すために用いられてもよい。
【０００９】エクスクルーシブ・オア論理回路を用い、
交互にデジタル・データを簡単に反転する適当なデジタ
ル・デモジュレータ２０が用いられてもよい。デモジュ
レータ２０は、半分のサンプルス周波数ｆｓによりデジ
タル・データを掛け算し、ナイキスト領域をＤＣ付近の
帯域に変換する。コンパレータ３４のスレッシホールド
は、エラー検出の望まれる最少振幅を検出するレベル、
又は最も目だち不快な画素エラーだけを検出する高い値
に設定してもよく、エラーが検出されたときは小さい振
幅のパラレル・ビデオ・データに変換され、それにより
上記ビットエラーの画素エラーを無視している。
交互にデジタル・データを簡単に反転する適当なデジタ
ル・デモジュレータ２０が用いられてもよい。デモジュ
レータ２０は、半分のサンプルス周波数ｆｓによりデジ
タル・データを掛け算し、ナイキスト領域をＤＣ付近の
帯域に変換する。コンパレータ３４のスレッシホールド
は、エラー検出の望まれる最少振幅を検出するレベル、
又は最も目だち不快な画素エラーだけを検出する高い値
に設定してもよく、エラーが検出されたときは小さい振
幅のパラレル・ビデオ・データに変換され、それにより
上記ビットエラーの画素エラーを無視している。
【００１０】図３に示されるように、デスクランブルさ
れていたシリアル・ビデオ・データはパラレル・デジタ
ル・ビデオ・データに変換され、遅延回路４０を通して
デジタル・アナログ変換器（ＤＡＣ）４２に入力する。
ＤＡＣ４２の出力はローパス・フィルタ４４に入力し、
ビデオ・出力信号を生じる。遅延回路４０の出力は、多
数のデータ・サンプルを管理するメジアン・フィルタの
ようなデータ・フィルタ４６に入力する。遅延回路４０
からのろ波されていない出力、及びデータ・フィルタ４
６からのろ波されたデータは、２入力スイッチ４８に入
力する。２入力スイッチ４８からの出力は、ＤＡＣ４２
に入力し、図２のエラー検出器からのエラー信号により
決定される。デジタル・ビデオ・データ信号にエラー・
データが検出されたとき、データ・フィルタ４６の出力
がＤＡＣ４２に入力するので、エラー検出器の固有処理
時間を遅延回路４０が補償する。第２遅延フィルタ４９
は２入力スイッチ４８への経路内に含まれ、エラー信号
が検出され、２入力スイッチがデータ・フィルタ４６を
選択したときに、スイッチ４８のＤＡＣ４２へ出力する
信号に切れ目が生じないようにデータ・フィルタ４６の
処理時間を補償する。
れていたシリアル・ビデオ・データはパラレル・デジタ
ル・ビデオ・データに変換され、遅延回路４０を通して
デジタル・アナログ変換器（ＤＡＣ）４２に入力する。
ＤＡＣ４２の出力はローパス・フィルタ４４に入力し、
ビデオ・出力信号を生じる。遅延回路４０の出力は、多
数のデータ・サンプルを管理するメジアン・フィルタの
ようなデータ・フィルタ４６に入力する。遅延回路４０
からのろ波されていない出力、及びデータ・フィルタ４
６からのろ波されたデータは、２入力スイッチ４８に入
力する。２入力スイッチ４８からの出力は、ＤＡＣ４２
に入力し、図２のエラー検出器からのエラー信号により
決定される。デジタル・ビデオ・データ信号にエラー・
データが検出されたとき、データ・フィルタ４６の出力
がＤＡＣ４２に入力するので、エラー検出器の固有処理
時間を遅延回路４０が補償する。第２遅延フィルタ４９
は２入力スイッチ４８への経路内に含まれ、エラー信号
が検出され、２入力スイッチがデータ・フィルタ４６を
選択したときに、スイッチ４８のＤＡＣ４２へ出力する
信号に切れ目が生じないようにデータ・フィルタ４６の
処理時間を補償する。
【００１１】さらに、エラー検出器からのエラー信号の
使用法は図４に示されるようにエラーの位置をデジタル
・ビデオ信号上に位置づける。エラー信号が生じたとき
ビデオ・メモリ５０は、パラレル・クロックによりクロ
ック動作させられ、垂直・水平検出回路５２によりアド
レス指定され、フラグ・ビットをストアする。メモリ５
０からのフラグ・ビットは、エクスクルーシブ・オア回
路５４に共に入力するパラレル・ビデオ・データのフラ
グ・バイトの位置を示すのに用いられる。エクスクルー
シブ・オア回路５４の出力はＤＡＣ４２に入力し、ロー
パス・フィルタ４４によってろ波され、ビデオ出力信号
を生成する。ビデオ出力信号が画像表示器に表示された
とき、生じたエラー信号の画像画素値の代わりにフラグ
又はマーカー値を有する。これがエラーの生じた場所を
視覚的に決定する能力を与え、相関するエラーはランダ
ムに生じているビデオ・イメージ・データに関連があ
る。
使用法は図４に示されるようにエラーの位置をデジタル
・ビデオ信号上に位置づける。エラー信号が生じたとき
ビデオ・メモリ５０は、パラレル・クロックによりクロ
ック動作させられ、垂直・水平検出回路５２によりアド
レス指定され、フラグ・ビットをストアする。メモリ５
０からのフラグ・ビットは、エクスクルーシブ・オア回
路５４に共に入力するパラレル・ビデオ・データのフラ
グ・バイトの位置を示すのに用いられる。エクスクルー
シブ・オア回路５４の出力はＤＡＣ４２に入力し、ロー
パス・フィルタ４４によってろ波され、ビデオ出力信号
を生成する。ビデオ出力信号が画像表示器に表示された
とき、生じたエラー信号の画像画素値の代わりにフラグ
又はマーカー値を有する。これがエラーの生じた場所を
視覚的に決定する能力を与え、相関するエラーはランダ
ムに生じているビデオ・イメージ・データに関連があ
る。
【００１２】従って、本発明はビット・エラーが動作中
に生じたときに、シリアル・デジタル・ビデオ・データ
から出力されるパラレル・ビデオ・データのスペクトラ
ム解析を行うことによってエラーを示すインパルスを検
出し、特殊なハードウエアを必要とせずにフラグを立て
るシリアル・デジタル・ビデオのエラー検出装置を提供
する。
に生じたときに、シリアル・デジタル・ビデオ・データ
から出力されるパラレル・ビデオ・データのスペクトラ
ム解析を行うことによってエラーを示すインパルスを検
出し、特殊なハードウエアを必要とせずにフラグを立て
るシリアル・デジタル・ビデオのエラー検出装置を提供
する。
【００１３】
【発明の効果】本発明により、データ・コーディングせ
ずに動作中のシリアル・デジタル・ビデオ用のエラーを
検出する装置を提供することができる。
ずに動作中のシリアル・デジタル・ビデオ用のエラーを
検出する装置を提供することができる。
【図１】本発明によるシリアル・デジタル・ビデオ用エ
ラー検出装置のブロック図である。
ラー検出装置のブロック図である。
【図２】デジタル・ビデオ・データにおけるビット・エ
ラーを示す図である。
ラーを示す図である。
【図３】図１のエラー検出装置を用いるエラー隠蔽装置
のブロック図である。
のブロック図である。
【図４】図１のエラー検出装置を用いるエラー位置指示
装置のブロック図である。
装置のブロック図である。
３０ ハイパス・フィルタ ３２ マルチプライヤ ３４ コンパレータ ４２ アナログ・デジタル変換器 ４６ データ・フィルタ ４８ スイッチ ５０ メモリ ５２ 垂直・水平検出回路 ５４ エクスクルーシブ・オア回路
Claims (1)
- 【請求項１】 シリアル・デジタル・ビデオ・データか
ら変換されたパラレル・デジタル・ビデオ・データをろ
波して高域通過信号を出力する第１フィルタ手段と、 上記高域通過信号を２乗する２乗回路と、 上記２乗回路からの信号及びスレッシホールド値を比較
して、上記２乗回路からの信号が上記スレッシホールド
値を越えたときにエラー信号を出力する比較手段を具え
たことを特徴とするシリアル・デジタル・ビデオ・デー
タのエラー検出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US941492 | 1986-12-15 | ||
| US07/941,492 US5282032A (en) | 1992-09-08 | 1992-09-08 | Error detection/concealment for serial digital video |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06267201A true JPH06267201A (ja) | 1994-09-22 |
| JP2657351B2 JP2657351B2 (ja) | 1997-09-24 |
Family
ID=25476574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5247541A Expired - Fee Related JP2657351B2 (ja) | 1992-09-08 | 1993-09-08 | シリアル・デジタル・ビデオ・データのエラー検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5282032A (ja) |
| JP (1) | JP2657351B2 (ja) |
| DE (1) | DE4329487C2 (ja) |
| GB (1) | GB2271042B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5598420A (en) * | 1993-10-08 | 1997-01-28 | Abb Power T&D Company, Inc. | Apparatus and method for generating a power signal for a power system from signals genenrated by a communication device |
| GB2303278B (en) * | 1995-07-11 | 2000-04-26 | Remo Giovanni Andrea Marzolini | Improvements to demodulation systems |
| US5946355A (en) * | 1997-03-21 | 1999-08-31 | Tektronix, Inc. | Serial-digital receiver |
| GB2341746A (en) * | 1998-09-10 | 2000-03-22 | Snell & Wilcox Ltd | Digital TV service protector |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3643027A (en) * | 1969-10-02 | 1972-02-15 | Us Army | Digital information receiver |
| US4356507A (en) * | 1980-12-29 | 1982-10-26 | Cbs Inc. | Method and apparatus for digital television error correction without overhead bits |
| DE3108445A1 (de) * | 1981-03-06 | 1982-11-04 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und schaltungsanordnung zur messung der fehlerrate digital codierter signale |
| JPS58182356A (ja) * | 1982-04-20 | 1983-10-25 | Kokusai Denshin Denwa Co Ltd <Kdd> | ビツト誤り率測定方式 |
| JPH0766631B2 (ja) * | 1985-07-09 | 1995-07-19 | ソニー株式会社 | 誤り検出回路 |
| DE3809076A1 (de) * | 1988-03-18 | 1989-09-28 | Philips Patentverwaltung | Schaltungsanordnung zur auswertung eines video-synchronsignales |
| JPH02239474A (ja) * | 1989-02-03 | 1990-09-21 | Deutsche Thomson Brandt Gmbh | オーデイオまたはビデオ信号のデイジタル記録および再生用の装置 |
| JPH03263993A (ja) * | 1990-03-14 | 1991-11-25 | Hitachi Denshi Ltd | レジストレーション検出装置 |
| US5208666A (en) * | 1991-10-25 | 1993-05-04 | Tektronix, Inc. | Error detection for digital television equipment |
-
1992
- 1992-09-08 US US07/941,492 patent/US5282032A/en not_active Expired - Lifetime
-
1993
- 1993-08-05 GB GB9316233A patent/GB2271042B/en not_active Expired - Lifetime
- 1993-09-01 DE DE4329487A patent/DE4329487C2/de not_active Expired - Lifetime
- 1993-09-08 JP JP5247541A patent/JP2657351B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4329487A1 (de) | 1994-03-10 |
| GB2271042B (en) | 1996-04-24 |
| GB9316233D0 (en) | 1993-09-22 |
| DE4329487C2 (de) | 1994-08-25 |
| US5282032A (en) | 1994-01-25 |
| JP2657351B2 (ja) | 1997-09-24 |
| GB2271042A (en) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7599003B2 (en) | Data slicer, data slicing method, and amplitude evaluation value setting method | |
| JP5861230B2 (ja) | 試験測定機器及び方法 | |
| US5946355A (en) | Serial-digital receiver | |
| JPH04506731A (ja) | ビット誤り率検出 | |
| JPH06267201A (ja) | シリアル・デジタル・ビデオ・データのエラー検出装置 | |
| JPH0851607A (ja) | 映像信号処理器のキャップションライン検出回路 | |
| JPH0161277B2 (ja) | ||
| JP2670424B2 (ja) | 部分放電測定システム | |
| KR940004391Y1 (ko) | 비트레벨 추적에 의한 텔레텍스트 데이타 검출 회로 | |
| JP2732419B2 (ja) | エイリアシング検出方法とその装置 | |
| JP2522408B2 (ja) | Ｆｓ搬送波伝送方式の受信回路 | |
| JPS63219226A (ja) | デコ−ド回路 | |
| JP2923979B2 (ja) | 周波数検出回路 | |
| JPH05281285A (ja) | 雑音除去回路 | |
| JPH07170228A (ja) | 受信信号品質の検出回路 | |
| JP3134509B2 (ja) | 音声符号化・復号化装置 | |
| JPH05113459A (ja) | Ｃｎ比測定装置 | |
| JPS6297441A (ja) | デイジタル伝送信号の誤り検出方法 | |
| JPH05137163A (ja) | 映像伝送装置の監視回路 | |
| JPS5892964A (ja) | 振幅周波数特性測定装置 | |
| JPH06284450A (ja) | ランプ波形電気信号発生方法と回路およびそれを用いた映像伝送系の直線性測定方法と測定用発生器 | |
| JPS60176379A (ja) | Ｃａｔｖシステムの端末器 | |
| JPS61101147A (ja) | アイ開口率自動測定回路 | |
| JPH01154372A (ja) | オーディオデータ処理装置 | |
| JPS58131538A (ja) | 粒子分析装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |