JPS6297441A - デイジタル伝送信号の誤り検出方法 - Google Patents
デイジタル伝送信号の誤り検出方法Info
- Publication number
- JPS6297441A JPS6297441A JP23686985A JP23686985A JPS6297441A JP S6297441 A JPS6297441 A JP S6297441A JP 23686985 A JP23686985 A JP 23686985A JP 23686985 A JP23686985 A JP 23686985A JP S6297441 A JPS6297441 A JP S6297441A
- Authority
- JP
- Japan
- Prior art keywords
- value
- digital sum
- running digital
- running
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル伝送路に伝送された信号の誤りを検
出する方法とし゛ζ利用する。特に、ｍＢｎＢ符号その
他平衡性のよい符号則の伝送信号について、受信側で受
信信号のランニング・ディジタル・サムを積算し、これ
が所定範囲を越えたことにより誤りであることを検出す
る方法の改良に関する。
出する方法とし゛ζ利用する。特に、ｍＢｎＢ符号その
他平衡性のよい符号則の伝送信号について、受信側で受
信信号のランニング・ディジタル・サムを積算し、これ
が所定範囲を越えたことにより誤りであることを検出す
る方法の改良に関する。
ここで、ランニング・ディジタル・勺ムとは、到来する
ディジタル符号の「１」または「０」の一方に対応して
定数ｐを、他方に対応して定数ｑを、連続的に積算した
値をいう。平衡性のよい符号則では誤りがない限り長い
時間にわたりランニング・ディジタル・サム（ＲＤＳ）
は、ｎｑ≦Ｒ３Ｄ≦ｎｐ （但し、ｑ＜ｐとし、ｎば正の整数とする）となる性質
がある。ここではｎｑを最小値、ｎｐを最大値という。
ディジタル符号の「１」または「０」の一方に対応して
定数ｐを、他方に対応して定数ｑを、連続的に積算した
値をいう。平衡性のよい符号則では誤りがない限り長い
時間にわたりランニング・ディジタル・サム（ＲＤＳ）
は、ｎｑ≦Ｒ３Ｄ≦ｎｐ （但し、ｑ＜ｐとし、ｎば正の整数とする）となる性質
がある。ここではｎｑを最小値、ｎｐを最大値という。
本発明は、ランニング・ディジタル・サムを２ビット毎
に積算して監視することにより伝送符号の誤りを検出す
る方法において、 ランニング・ディジタル・サムが見掛は上最大値と最小
値との間にあっても誤りとずべき論理について別に誤り
を検出することにより、誤り検出の精度を向−卜するも
のである。
に積算して監視することにより伝送符号の誤りを検出す
る方法において、 ランニング・ディジタル・サムが見掛は上最大値と最小
値との間にあっても誤りとずべき論理について別に誤り
を検出することにより、誤り検出の精度を向−卜するも
のである。
第２図に従来例の誤り検出回路を示す。受信シリアル信
号を直並列変換回路１で並列信号に変換し、２ビット積
算器２で積算を行った後にランニング・ディジタル・サ
ム積算回路３で積算を行う。
号を直並列変換回路１で並列信号に変換し、２ビット積
算器２で積算を行った後にランニング・ディジタル・サ
ム積算回路３で積算を行う。
この積算回路３の積算値をランニング・ディジタル・サ
ム検出回路４で監視して、その値が最大値および最小値
を越えると、誤りとして誤り検出回路５から検出出力を
送出する。
ム検出回路４で監視して、その値が最大値および最小値
を越えると、誤りとして誤り検出回路５から検出出力を
送出する。
この２ビット積算器２を用いる方法は、ランニング・デ
ィジタル・サムを積算するに回路構成が簡単であり良い
方法である。
ィジタル・サムを積算するに回路構成が簡単であり良い
方法である。
ところが、この方法では２ビットを単位としてランニン
グ・ディジタル・サムをとっているので、ランニング・
ディジタル・サムが最大値になった直後に、入力信号が
ｒｌＯＪ（またはｒｏＩＪ）と続いたとき、あるいはラ
ンニング・ディジタル・サムが最小値になった直後に入
力信号が「０１」（またはｒｉｏｔ）と続いたときには
、誤りとして検出できない欠点がある。
グ・ディジタル・サムをとっているので、ランニング・
ディジタル・サムが最大値になった直後に、入力信号が
ｒｌＯＪ（またはｒｏＩＪ）と続いたとき、あるいはラ
ンニング・ディジタル・サムが最小値になった直後に入
力信号が「０１」（またはｒｉｏｔ）と続いたときには
、誤りとして検出できない欠点がある。
本発明はこれを解決するもので、２ビット毎の積算を行
っても、この２ビット以内で発生した誤りを正しく検出
することができる検出方法を提供することを目的とする
。
っても、この２ビット以内で発生した誤りを正しく検出
することができる検出方法を提供することを目的とする
。
本発明は、ランニング・ディジタル・サムが所定の最大
値および最小値の間にあるべき符号則のディジタル受信
信号をその到来順に２ビット毎に積算してランニング・
ディジタル・サムを求め、そのランニング・ディジタル
・サムが上記所定範囲を越えたときに誤りであることを
検出するとともに、積算しているランニング・ディジタ
ル・サムが上記最大値を越えたときにはそのその最大値
に、上記最小値を越えたときにはその最小値にそのラン
ニング・ディジタル・サムをそれぞれ設定しなおしてラ
ンニング・ディジタル・サムの積算および誤りの検出を
継続するディジタル伝送信号の誤り検出方法において、 積算中のランニング・ディジタル・サムが上記最大値に
なった直後に受信信号が「ＸＹ」と続いた場合（Ｘおよ
びＹはそれぞれ１またはＯのいずれか一方および他方）
にランニング・ディジタル・サムが最大値を越えなくと
も誤りであるとするとともに、この場合の積算中のラン
ニング・ディジタル・サムを上記最大値とｒＹＪに対応
する値を積算した値に設定しなおし、積算中のランニン
グ・ディジタル・サムが上記最小値になった直後に受信
信号が「ＹＸ」と続いた場合にランニング・ディジタル
・サムが最小値を越えなくとも誤りであるとするととも
に、この場合の積算中のランニング・ディジタル・サム
を上記最小値と「Ｘ」に対応する値を積算した値に設定
しなおし、それぞれランニング・ディジタル・サムの積
算および誤りの検出を継続することを特徴とする。
値および最小値の間にあるべき符号則のディジタル受信
信号をその到来順に２ビット毎に積算してランニング・
ディジタル・サムを求め、そのランニング・ディジタル
・サムが上記所定範囲を越えたときに誤りであることを
検出するとともに、積算しているランニング・ディジタ
ル・サムが上記最大値を越えたときにはそのその最大値
に、上記最小値を越えたときにはその最小値にそのラン
ニング・ディジタル・サムをそれぞれ設定しなおしてラ
ンニング・ディジタル・サムの積算および誤りの検出を
継続するディジタル伝送信号の誤り検出方法において、 積算中のランニング・ディジタル・サムが上記最大値に
なった直後に受信信号が「ＸＹ」と続いた場合（Ｘおよ
びＹはそれぞれ１またはＯのいずれか一方および他方）
にランニング・ディジタル・サムが最大値を越えなくと
も誤りであるとするとともに、この場合の積算中のラン
ニング・ディジタル・サムを上記最大値とｒＹＪに対応
する値を積算した値に設定しなおし、積算中のランニン
グ・ディジタル・サムが上記最小値になった直後に受信
信号が「ＹＸ」と続いた場合にランニング・ディジタル
・サムが最小値を越えなくとも誤りであるとするととも
に、この場合の積算中のランニング・ディジタル・サム
を上記最小値と「Ｘ」に対応する値を積算した値に設定
しなおし、それぞれランニング・ディジタル・サムの積
算および誤りの検出を継続することを特徴とする。
２ピント毎に積算を行っている場合には、本来ランニン
グ・ディジタル・サムの最大値または最小値を越えてい
るにもかかわらず検出することができなかった、最大値
直後の「１０」または最小値直後の１０１」についても
、これを別に検出して誤りとすることにより、誤り検出
の精度を向」二することができる。
グ・ディジタル・サムの最大値または最小値を越えてい
るにもかかわらず検出することができなかった、最大値
直後の「１０」または最小値直後の１０１」についても
、これを別に検出して誤りとすることにより、誤り検出
の精度を向」二することができる。
第１図は本発明実施例装置のブロック構成図である。受
信信号６は直並列変換回路１に入力して並列信号に変換
され、２ビット積算器２で２ビット毎に積算を行い、そ
の出力をランニング・ディジタル・サム積算回路３に与
えて、ランニング・ディジタル・サムの積算を行う。そ
の積算値をランニング・ディジタル・サム検出回路４で
監視して、その値が所定の最大値または最小値の範囲を
送出するとともに、ランニング・ディジタル・サムの積
算値を、最大値を越えたときには最大値に、最小値を越
えたときには最小値に設定しなおして、積算と検出の動
作を継続する。
信信号６は直並列変換回路１に入力して並列信号に変換
され、２ビット積算器２で２ビット毎に積算を行い、そ
の出力をランニング・ディジタル・サム積算回路３に与
えて、ランニング・ディジタル・サムの積算を行う。そ
の積算値をランニング・ディジタル・サム検出回路４で
監視して、その値が所定の最大値または最小値の範囲を
送出するとともに、ランニング・ディジタル・サムの積
算値を、最大値を越えたときには最大値に、最小値を越
えたときには最小値に設定しなおして、積算と検出の動
作を継続する。
ここで本発明の特徴とするところは、この誤り検出回路
５で直並列変換回路１の出力信号を直接に監視していて
、ランニング・ディジタル・サムが最大値または最小値
になった直後に、受信信号が「０１」またはｆ−１０Ｊ
となって、本来最大値または最小値を越えるにもかかわ
らず、２ビット積算器２の作用により、これが検出でき
ない場合についても、誤りとして検出するところにある
。
５で直並列変換回路１の出力信号を直接に監視していて
、ランニング・ディジタル・サムが最大値または最小値
になった直後に、受信信号が「０１」またはｆ−１０Ｊ
となって、本来最大値または最小値を越えるにもかかわ
らず、２ビット積算器２の作用により、これが検出でき
ない場合についても、誤りとして検出するところにある
。
受信入力信号を９Ｂ］ＯＢ符号とし、入力信号の「１」
について＋０．５、「０」に−０，５を積算してランニ
ング・ディジタル・サムを得る場合を例にとると、信号
が正しく到来しているときに、ランニング・ディジタル
・サムＲ３Ｄのとり得る範囲は、 ・ −２，５≦Ｒ３Ｄ≦＋２．５ である。上記実施例では、ランニング・ディジタル・サ
ム検出回路４が積算値について、−２，５を下回るか、
＋２．５を」１回るかを検出していて、積算値が越えた
ときに誤り検出出力を送出する。最大値を越えて誤りを
検出すると、ランニング・ディジタル・サムの積算値を
−１−２，５に設定して、その後の検出を続ける。最小
値を越えて誤りを検出すると、ランニング・ディジタル
・サムの積算値を−２，５に設定してその後の検出を続
ける。
について＋０．５、「０」に−０，５を積算してランニ
ング・ディジタル・サムを得る場合を例にとると、信号
が正しく到来しているときに、ランニング・ディジタル
・サムＲ３Ｄのとり得る範囲は、 ・ −２，５≦Ｒ３Ｄ≦＋２．５ である。上記実施例では、ランニング・ディジタル・サ
ム検出回路４が積算値について、−２，５を下回るか、
＋２．５を」１回るかを検出していて、積算値が越えた
ときに誤り検出出力を送出する。最大値を越えて誤りを
検出すると、ランニング・ディジタル・サムの積算値を
−１−２，５に設定して、その後の検出を続ける。最小
値を越えて誤りを検出すると、ランニング・ディジタル
・サムの積算値を−２，５に設定してその後の検出を続
ける。
ここで、ランニング・ディジタル・サムの積算値が最大
値＋２．５となった直後に、受信人力に「１０」が到来
すると、見掛は上ランニング・ディジタル・サムが最大
値を越えなくとも誤りとして検出し、ランニング・ディ
ジタル・サムの積算値を＋２．０に設定しなおして、そ
の後の積算と検出を続ける。また、ランニング・ディジ
タル・サムの積算値が最小値−２，５となった直後に、
受信人力に「０１」が到来すると、このときにも、ラン
ニング・ディジタル・サムの積算値が最小値をこえなく
とも、誤りを検出して、ランニング・ディジタル・サム
の積算値を−２，０に設定してその後の積算と検出を続
ける。
値＋２．５となった直後に、受信人力に「１０」が到来
すると、見掛は上ランニング・ディジタル・サムが最大
値を越えなくとも誤りとして検出し、ランニング・ディ
ジタル・サムの積算値を＋２．０に設定しなおして、そ
の後の積算と検出を続ける。また、ランニング・ディジ
タル・サムの積算値が最小値−２，５となった直後に、
受信人力に「０１」が到来すると、このときにも、ラン
ニング・ディジタル・サムの積算値が最小値をこえなく
とも、誤りを検出して、ランニング・ディジタル・サム
の積算値を−２，０に設定してその後の積算と検出を続
ける。
このようにして、本発明の方法によれば、２ビット積算
器を使用する場合にも、ランニング・ディジタル・サム
を監視することにより伝送路の符号誤りを正確に検出す
ることができる効果がある。
器を使用する場合にも、ランニング・ディジタル・サム
を監視することにより伝送路の符号誤りを正確に検出す
ることができる効果がある。
第１図は本発明実施例のブロック構成図。
第２図は従来例方法によるブロック構成図。
１・・・直並列変換回路、２・・・２ビット積算器、３
・・・ランニング・ディジタル・サム積算回路、４・・
・ランニング・ディジタル・サム検出回路、５・・・誤
り検出回路。
・・・ランニング・ディジタル・サム積算回路、４・・
・ランニング・ディジタル・サム検出回路、５・・・誤
り検出回路。
Claims (1)
- （１）ランニング・ディジタル・サムが所定の最大値お
よび最小値の間にあるべき符号則のディジタル受信信号
をその到来順に２ビット毎に積算してランニング・ディ
ジタル・サムを求め、 そのランニング・ディジタル・サムが上記所定範囲を越
えたときに誤りであることを検出するとともに、積算し
ているランニング・ディジタル・サムが上記最大値を越
えたときにはそのその最大値に、上記最小値を越えたと
きにはその最小値にそのランニング・ディジタル・サム
をそれぞれ設定しなおしてランニング・ディジタル・サ
ムの積算および誤りの検出を継続する ディジタル伝送信号の誤り検出方法において、積算中の
ランニング・ディジタル・サムが上記最大値になった直
後に受信信号が「ＸＹ」と続いた場合（ＸおよびＹはそ
れぞれ１または０のいずれか一方および他方）にランニ
ング・ディジタル・サムが最大値を越えなくとも誤りで
あるとするとともに、この場合の積算中のランニング・
ディジタル・サムを上記最大値と「Ｙ」に対応する値を
積算した値に設定しなおし、 積算中のランニング・ディジタル・サムが上記最小値に
なった直後に受信信号が「ＹＸ」と続いた場合にランニ
ング・ディジタル・サムが最小値を越えなくとも誤りで
あるとするとともに、この場合の積算中のランニング・
ディジタル・サムを上記最小値と「Ｘ」に対応する値を
積算した値に設定しなおし、 それぞれランニング・ディジタル・サムの積算および誤
りの検出を継続する ことを特徴とするディジタル伝送信号の誤り検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23686985A JPS6297441A (ja) | 1985-10-22 | 1985-10-22 | デイジタル伝送信号の誤り検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23686985A JPS6297441A (ja) | 1985-10-22 | 1985-10-22 | デイジタル伝送信号の誤り検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6297441A true JPS6297441A (ja) | 1987-05-06 |
| JPH0535936B2 JPH0535936B2 (ja) | 1993-05-27 |
Family
ID=17006998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23686985A Granted JPS6297441A (ja) | 1985-10-22 | 1985-10-22 | デイジタル伝送信号の誤り検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6297441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008533891A (ja) * | 2005-03-16 | 2008-08-21 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 誤り処理方法 |
-
1985
- 1985-10-22 JP JP23686985A patent/JPS6297441A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008533891A (ja) * | 2005-03-16 | 2008-08-21 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 誤り処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535936B2 (ja) | 1993-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5134632A (en) | Decoding binary-coded transmissions | |
| SE519631C2 (sv) | Synkron CDMA-ackvisitionskrets | |
| JPS6297441A (ja) | デイジタル伝送信号の誤り検出方法 | |
| SE519916C2 (sv) | Koddelningsmultipelåtkomst- (CDMA) mottagare och sätt med borttagning av likströmskomposant | |
| US4912765A (en) | Voice band data rate detector | |
| JPH05260101A (ja) | データモデム及びデータ変換方法 | |
| US20040146125A1 (en) | Algorithm of bit synchronization for a digital fsk correlation receiver | |
| JPS61239755A (ja) | デイジタル信号伝送システム | |
| US3967137A (en) | Circuit arrangement for weighting a current according to magnitude and direction | |
| JPH06252874A (ja) | ワード同期検出回路 | |
| JP2657351B2 (ja) | シリアル・デジタル・ビデオ・データのエラー検出装置 | |
| JPS59112745A (ja) | 非同期２値信号伝送方式 | |
| JPS6364447A (ja) | 信号受信器 | |
| JP2910614B2 (ja) | Ａｇｃ用レベル検出回路 | |
| SU767982A1 (ru) | Устройство дл измерени отношени сигнал/шум канала св зи | |
| SU458102A1 (ru) | Устройство дл приема двоичных сигналов по параллельным каналам | |
| US5982874A (en) | Transmission system with improved tone detection | |
| JPS6194428A (ja) | エラ−検出回路 | |
| SU847519A1 (ru) | Способ измерени коэффициента ошибок вдиСКРЕТНОМ КАНАлЕ и уСТРОйСТВО дл ЕгООСущЕСТВлЕНи | |
| JP3998637B2 (ja) | 雑音排除情報伝送方法 | |
| SU809628A2 (ru) | Устройство дл оценки достоверностипРиЕМА СигНАлОВ | |
| SU1510106A1 (ru) | Устройство дл приема телеграфных сигналов | |
| KR940011608B1 (ko) | 영상압축 데이타의 전송 에러 정정방법 | |
| JPS5875949A (ja) | Ｃｍｉ符号のタイミング抽出回路 | |
| CA1285074C (en) | Data error detection circuit |