JPH0626218B2 - 実効バンド・ギャップの狭いベースを有するホモ接合バイポーラ・トランジスタ - Google Patents
実効バンド・ギャップの狭いベースを有するホモ接合バイポーラ・トランジスタInfo
- Publication number
- JPH0626218B2 JPH0626218B2 JP63319675A JP31967588A JPH0626218B2 JP H0626218 B2 JPH0626218 B2 JP H0626218B2 JP 63319675 A JP63319675 A JP 63319675A JP 31967588 A JP31967588 A JP 31967588A JP H0626218 B2 JPH0626218 B2 JP H0626218B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- emitter
- superlattice
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 description 10
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 Ａ．産業上の利用分野 本発明はエミッタのバンド・ギャップが広いトランジス
タに関し、さらに具体的には、実効バンド・ギャップが
狭いベースをもたらす超格子ベース領域を有するトラン
ジスタに関するものである。
タに関し、さらに具体的には、実効バンド・ギャップが
狭いベースをもたらす超格子ベース領域を有するトラン
ジスタに関するものである。
Ｂ．従来技術 バンド・ギャップが広いエミッタを有するトランジスタ
がバイポーラ・トランジスタ技術で重要な利点を有する
ことは周知である。ｎｐｎトランジスタにおけるバンド
・ギャップの広いエミッタは、エミッタからベースへの
電子注入のためにベースからエミッタへの正孔の移動を
阻止することにより、高いエミッタ注入効率をもたら
す。したがって、バンド・ギャップの広いエミッタは、
比較的低濃度のエミッタ・ドーピング及び比較的高濃度
のベース・ドーピングが可能であり、その結果、エミッ
タ容量が減少しベース抵抗が低くなる。現在、エミッ
タ、ベース、コレクタのエネルギー・バンド・ギャップ
が等しいホモ接合バイポーラ・トランジスタのエミッタ
効率は、エミッタ及びベースのドーピング・レベルによ
って決定されている。従来のデバイスでは、注入効率を
増大させるため、エミッタを高濃度にドープさせてい
る。しかしドーピング濃度が高すぎると、エミッタの実
効バンド・ギャップが減少し、正孔がベースからエミッ
タに容易に移動することが可能になるので、ドーピング
量が、したがって、効率が制限される。さらに、従来の
デバイスでは、ベースを高濃度にドープすることにより
ベース抵抗が減少する。しかし、それにより、逆注入効
率は増大する。したがって、ベース抵抗の減少によりベ
ース電流が増大する。
がバイポーラ・トランジスタ技術で重要な利点を有する
ことは周知である。ｎｐｎトランジスタにおけるバンド
・ギャップの広いエミッタは、エミッタからベースへの
電子注入のためにベースからエミッタへの正孔の移動を
阻止することにより、高いエミッタ注入効率をもたら
す。したがって、バンド・ギャップの広いエミッタは、
比較的低濃度のエミッタ・ドーピング及び比較的高濃度
のベース・ドーピングが可能であり、その結果、エミッ
タ容量が減少しベース抵抗が低くなる。現在、エミッ
タ、ベース、コレクタのエネルギー・バンド・ギャップ
が等しいホモ接合バイポーラ・トランジスタのエミッタ
効率は、エミッタ及びベースのドーピング・レベルによ
って決定されている。従来のデバイスでは、注入効率を
増大させるため、エミッタを高濃度にドープさせてい
る。しかしドーピング濃度が高すぎると、エミッタの実
効バンド・ギャップが減少し、正孔がベースからエミッ
タに容易に移動することが可能になるので、ドーピング
量が、したがって、効率が制限される。さらに、従来の
デバイスでは、ベースを高濃度にドープすることにより
ベース抵抗が減少する。しかし、それにより、逆注入効
率は増大する。したがって、ベース抵抗の減少によりベ
ース電流が増大する。
従来技術におけるバンド・ギャップの広いもう１種類の
エミッタは、米国特許第４１１９９９４号に開示されて
いる。この特許は、エミッタ層としてエネルギー・バン
ド・ギャップが広いＧａＡｓを用いベース及びコレクタ
層としてバンド・ギャップが狭いＧｅを使用して形成さ
れたヘテロ接合デバイスに関するものである。別法とし
て、エミッタ及びベースとしてそれぞれＡｌＧａＡｓ及
びＧａＡｓを使用することもできる。従来技術のもう１
つの手法は、ベース領域が超格子から形成されたトラン
ジスタを製造することである。米国特許第４１３７５４
２号に示されるように、超格子はＧａＡｓやＧａＡｌＡ
ｓ等の異なった材料の交互の層で形成される。超格子の
もう１つの例は、「表面科学(Surface Science) 」１１
３（１９８２）４７９−４８０に開示されている。この
論文では、真性領域を間に挿んだｎドープＧａＡｓ層と
ｐドープＧａＡｓ層の周期的繰り返し構造を開示してい
る。
エミッタは、米国特許第４１１９９９４号に開示されて
いる。この特許は、エミッタ層としてエネルギー・バン
ド・ギャップが広いＧａＡｓを用いベース及びコレクタ
層としてバンド・ギャップが狭いＧｅを使用して形成さ
れたヘテロ接合デバイスに関するものである。別法とし
て、エミッタ及びベースとしてそれぞれＡｌＧａＡｓ及
びＧａＡｓを使用することもできる。従来技術のもう１
つの手法は、ベース領域が超格子から形成されたトラン
ジスタを製造することである。米国特許第４１３７５４
２号に示されるように、超格子はＧａＡｓやＧａＡｌＡ
ｓ等の異なった材料の交互の層で形成される。超格子の
もう１つの例は、「表面科学(Surface Science) 」１１
３（１９８２）４７９−４８０に開示されている。この
論文では、真性領域を間に挿んだｎドープＧａＡｓ層と
ｐドープＧａＡｓ層の周期的繰り返し構造を開示してい
る。
エミッタのバンド・ギャップが広いトランジスタに超格
子を使用することが、特開昭５８−１１４４５５号に開
示されている。この特許出願は、ｎドープＧａＩｎＡｓ
のエミッタ層とコレクタ層の間に挿まれたｐ＋ドープＧ
ａＡｓＳｂとｐ−ドープＧａＩｎＡｓの交互の層から形
成された超格子を開示している。
子を使用することが、特開昭５８−１１４４５５号に開
示されている。この特許出願は、ｎドープＧａＩｎＡｓ
のエミッタ層とコレクタ層の間に挿まれたｐ＋ドープＧ
ａＡｓＳｂとｐ−ドープＧａＩｎＡｓの交互の層から形
成された超格子を開示している。
Ｃ．開示の概要 本発明は、超格子ベース領域によって分離された第１の
導電型のエミッタ及びコレクタ領域を有する半導体本体
からなるホモ接合バイポーラ・トランジスタに関するも
のである。超格子は、第２の導電型の不純物層及び不純
物層と同じ半導体材料の真性層の複数の交互層からな
る。バイポーラ・トランジスタは、ホモ接合デバイスで
あり、やはりそれぞれ同じ半導体材料からなるエミッ
タ、ベース及びコレクタ領域から構成される。超格子
は、交互層の間に複数の急峻な移行帯を含み、ベース領
域における半導体の実効バンド・ギャップが少なくとも
エミッタ領域における半導体のバンド・ギャップに比べ
て減少するようになっている。
導電型のエミッタ及びコレクタ領域を有する半導体本体
からなるホモ接合バイポーラ・トランジスタに関するも
のである。超格子は、第２の導電型の不純物層及び不純
物層と同じ半導体材料の真性層の複数の交互層からな
る。バイポーラ・トランジスタは、ホモ接合デバイスで
あり、やはりそれぞれ同じ半導体材料からなるエミッ
タ、ベース及びコレクタ領域から構成される。超格子
は、交互層の間に複数の急峻な移行帯を含み、ベース領
域における半導体の実効バンド・ギャップが少なくとも
エミッタ領域における半導体のバンド・ギャップに比べ
て減少するようになっている。
本発明のバイポーラ・トランジスタは、シリコン、ゲル
マニウムまたはガリウム砒素等の任意の半導体材料で製
造することができる。本発明のホモ接合トランジスタ
は、従来技術のホモ接合デバイスよりもはるかに作り易
い、バンド・ギャップの広いエミッタを提供する。さら
に、本発明は、単結晶シリコンまたはゲルマニウムを使
って通常のシリコンまたはゲルマニウム・バイポーラ技
術でバンド・ギャップの広いエミッタを実現することを
意図している。
マニウムまたはガリウム砒素等の任意の半導体材料で製
造することができる。本発明のホモ接合トランジスタ
は、従来技術のホモ接合デバイスよりもはるかに作り易
い、バンド・ギャップの広いエミッタを提供する。さら
に、本発明は、単結晶シリコンまたはゲルマニウムを使
って通常のシリコンまたはゲルマニウム・バイポーラ技
術でバンド・ギャップの広いエミッタを実現することを
意図している。
本発明のベース領域超格子構造における急峻な移行帯
は、ドーピング・レベルがかなり異なる同じ半導体材料
の交互の層で形成される。ベース領域は、高濃度にドー
プされた不純物半導体材料と真性、すなわち未ドープの
半導体材料の複数対の交互層からなる。ドープされた層
と未ドープの層の各対の厚さは、超格子の周期と呼ばれ
るが、ベース領域全体にわたって電子と正孔の両方につ
いて共鳴状態が生じるのに十分な程度に小さい。超格子
の相対ドーピング度が十分に大きい場合、大きなバンド
屈曲が生じて、伝導帯と価電子帯の間の共鳴状態のエネ
ルギー間隔を減少させる。したがって、ベース領域の実
効バンド・ギャップは狭くなる。
は、ドーピング・レベルがかなり異なる同じ半導体材料
の交互の層で形成される。ベース領域は、高濃度にドー
プされた不純物半導体材料と真性、すなわち未ドープの
半導体材料の複数対の交互層からなる。ドープされた層
と未ドープの層の各対の厚さは、超格子の周期と呼ばれ
るが、ベース領域全体にわたって電子と正孔の両方につ
いて共鳴状態が生じるのに十分な程度に小さい。超格子
の相対ドーピング度が十分に大きい場合、大きなバンド
屈曲が生じて、伝導帯と価電子帯の間の共鳴状態のエネ
ルギー間隔を減少させる。したがって、ベース領域の実
効バンド・ギャップは狭くなる。
さらに、本発明のバイポーラ・トランジスタを実現する
新規な方法も開示する。半導体本体は、第１の導電型の
コレクタ層と、コレクタ層に隣接する超格子領域とを有
する。超格子は、上述のように、第２の導電型の不純物
層及びコレクタ層と同じ半導体材料の真性層の複数対の
交互層で形成される。超格子の幾つかの上部層の中央の
縦方向部分は第１の導電型に変換される。変換された領
域はバイポーラ・トランジスタのエミッタを形成し、超
格子の未変換の残りの層はベース領域を形成する。超格
子と反対の導電型に変換される層の数は、エミッタ及び
ベース領域の所望の厚みによって決まる。エミータ領域
は、ベースと反対の導電型に超格子の上部層を高濃度に
ドープすることによって変換される。中央部分に導入さ
れるドーパントのレベルは、超格子の不純物層のドーパ
ント・レベルよりも大きくしなければならない。これら
の層を高濃度にドープすると、その領域が、超格子か
ら、均一なエネルギー・バンドを有する均質構造に変換
される。その結果、エネルギー・バンド・ギャップが材
料本体のレベルに戻る。エミッタ領域の両側にある超格
子層の側部は、第２の導電型の均質領域に変換されて、
ベース領域に対する１対のオーム接触領域を形成する。
ベース・オーム接触領域のバンド・ギャップも材料本体
のレベルに戻る。したがって、エミッタ領域及びベース
・オーム接触領域が、超格子の上部層を単にドープする
ことによって形成され、追加の層を成長させる必要がな
くなる。
新規な方法も開示する。半導体本体は、第１の導電型の
コレクタ層と、コレクタ層に隣接する超格子領域とを有
する。超格子は、上述のように、第２の導電型の不純物
層及びコレクタ層と同じ半導体材料の真性層の複数対の
交互層で形成される。超格子の幾つかの上部層の中央の
縦方向部分は第１の導電型に変換される。変換された領
域はバイポーラ・トランジスタのエミッタを形成し、超
格子の未変換の残りの層はベース領域を形成する。超格
子と反対の導電型に変換される層の数は、エミッタ及び
ベース領域の所望の厚みによって決まる。エミータ領域
は、ベースと反対の導電型に超格子の上部層を高濃度に
ドープすることによって変換される。中央部分に導入さ
れるドーパントのレベルは、超格子の不純物層のドーパ
ント・レベルよりも大きくしなければならない。これら
の層を高濃度にドープすると、その領域が、超格子か
ら、均一なエネルギー・バンドを有する均質構造に変換
される。その結果、エネルギー・バンド・ギャップが材
料本体のレベルに戻る。エミッタ領域の両側にある超格
子層の側部は、第２の導電型の均質領域に変換されて、
ベース領域に対する１対のオーム接触領域を形成する。
ベース・オーム接触領域のバンド・ギャップも材料本体
のレベルに戻る。したがって、エミッタ領域及びベース
・オーム接触領域が、超格子の上部層を単にドープする
ことによって形成され、追加の層を成長させる必要がな
くなる。
Ｄ．実施例 本発明は、ベース領域における実効バンド・ギャップが
エミッタ領域におけるバンド・ギャップよりも小さくな
った、実効バンド・ギャップの狭いベースを有するホモ
接合バイポーラ・トランジスタに関するものである。エ
ミータのバンド・ギャップが広い本発明のバイポーラ・
トランジスタは、エミッタ、ベース及びコレクタがすべ
てシリコン、ゲルマニウムまたはガリウム砒素等の同一
材料からなる半導体本体で実現される。ベースのバンド
・ギャップは、超格子構造のベースを形成することによ
り効果的に挟められる。超格子は、高濃度にドープされ
た半導体材料の不純物層と、未ドープの半導体材料の真
性層の複数の交互層からなる。
エミッタ領域におけるバンド・ギャップよりも小さくな
った、実効バンド・ギャップの狭いベースを有するホモ
接合バイポーラ・トランジスタに関するものである。エ
ミータのバンド・ギャップが広い本発明のバイポーラ・
トランジスタは、エミッタ、ベース及びコレクタがすべ
てシリコン、ゲルマニウムまたはガリウム砒素等の同一
材料からなる半導体本体で実現される。ベースのバンド
・ギャップは、超格子構造のベースを形成することによ
り効果的に挟められる。超格子は、高濃度にドープされ
た半導体材料の不純物層と、未ドープの半導体材料の真
性層の複数の交互層からなる。
次に図面を参照すると、第１図は本発明のバイポーラ・
トランジスタの第１実施例の断面図を示す。第１図のト
ランジスタ１０はｎｐｎトランジスタとして例示的に示
されている。当業者には自明なように、本発明はｐｎｐ
トランジスタで実施することもできる。第１図のトラン
ジスタ１０は、高濃度でｎ＋にドープされたコレクタ領
域１２と、中程度にｎドープされた遷移コレクタ領域１
４を含む。超格子ベース領域１６は、ｐ＋導電型の不純
物１８と、未ドープの半導体材料の真性層２０の複数の
交互層を含む。ｎ導電型のベース領域１６に隣接してエ
ミッタ領域２２を設ける。エミッタ領域２２は、トラジ
スタの具体的な用途に応じて、低濃度にドープすること
も、高濃度にドープすることもできる。高濃度にドープ
されたｐ＋オーム接触領域２４及び２６をベース領域１
６上に成長させる。
トランジスタの第１実施例の断面図を示す。第１図のト
ランジスタ１０はｎｐｎトランジスタとして例示的に示
されている。当業者には自明なように、本発明はｐｎｐ
トランジスタで実施することもできる。第１図のトラン
ジスタ１０は、高濃度でｎ＋にドープされたコレクタ領
域１２と、中程度にｎドープされた遷移コレクタ領域１
４を含む。超格子ベース領域１６は、ｐ＋導電型の不純
物１８と、未ドープの半導体材料の真性層２０の複数の
交互層を含む。ｎ導電型のベース領域１６に隣接してエ
ミッタ領域２２を設ける。エミッタ領域２２は、トラジ
スタの具体的な用途に応じて、低濃度にドープすること
も、高濃度にドープすることもできる。高濃度にドープ
されたｐ＋オーム接触領域２４及び２６をベース領域１
６上に成長させる。
ベース領域１６で、隣接した不純物層１８及び真性層２
０の各対が超格子の周期を形成する。超格子の周期が十
分に小さい場合は、ベース領域全体にわたって電子と正
孔の両方について共鳴状態が生じる。層１８及び２０の
それぞれの厚みの範囲は５０から２００オングストロー
ムであることが判明した。実際には、超格子の周期の通
常の厚みは１００オングストロームである。さらに、超
格子の相対ドーピング度が十分に大きい場合は、大きな
バンド屈曲が生じて、伝導帯と価電子帯の間の共鳴状態
のエネルギー間隔を減少させる。
０の各対が超格子の周期を形成する。超格子の周期が十
分に小さい場合は、ベース領域全体にわたって電子と正
孔の両方について共鳴状態が生じる。層１８及び２０の
それぞれの厚みの範囲は５０から２００オングストロー
ムであることが判明した。実際には、超格子の周期の通
常の厚みは１００オングストロームである。さらに、超
格子の相対ドーピング度が十分に大きい場合は、大きな
バンド屈曲が生じて、伝導帯と価電子帯の間の共鳴状態
のエネルギー間隔を減少させる。
第２図はｎｐｎトラジスタの前記実施例の概略的エネル
ギー・バンド図である。伝導エネルギー帯はＥｃで示
し、価電子エネルギー帯はＥｖで示す。エミッタ及びコ
レクタ領域のエネルギー・ギャップはＥｇとして示す。
伝導帯及び価電子帯のエネルギー・レベルの脈動は、第
１図の領域１６におけるドーピング度の周期的変動によ
るものである。ｐ＋ドープ領域は相対的に大きな正のエ
ネルギー・ピークを有し、真性領域、すなわち未ドープ
の領域は相対的に小さな正のエネルギー・ピークを有す
る。伝導帯における最低の共鳴状態はＥＣ′として示
し、価電子帯における最低の共鳴状態はＥｖ′として示
す。実効バンド・ギャップＥｇ′はＥｃ′−Ｅｖ′に等
しい。実効ベース・バンド・ギャップＥｇ′はエミッタ
及びコレクタに対するエネルギー・ギャップＥｇよりも
小さい。
ギー・バンド図である。伝導エネルギー帯はＥｃで示
し、価電子エネルギー帯はＥｖで示す。エミッタ及びコ
レクタ領域のエネルギー・ギャップはＥｇとして示す。
伝導帯及び価電子帯のエネルギー・レベルの脈動は、第
１図の領域１６におけるドーピング度の周期的変動によ
るものである。ｐ＋ドープ領域は相対的に大きな正のエ
ネルギー・ピークを有し、真性領域、すなわち未ドープ
の領域は相対的に小さな正のエネルギー・ピークを有す
る。伝導帯における最低の共鳴状態はＥＣ′として示
し、価電子帯における最低の共鳴状態はＥｖ′として示
す。実効バンド・ギャップＥｇ′はＥｃ′−Ｅｖ′に等
しい。実効ベース・バンド・ギャップＥｇ′はエミッタ
及びコレクタに対するエネルギー・ギャップＥｇよりも
小さい。
好ましい実施例では、超格子のｐ＋領域を高濃度にドー
プして、不純物層及び真性層の間に急峻な移行帯を設け
る。ｐドーピング濃度は１０17ないし１０20(cm-3)の範
囲にすることができ、最適量は１０20(cm-3)である。超
格子の製造では、バンド・ギャップを最大限減少させる
ために、これらの領域のドーピング・レベル及び厚みを
均一にすることが望ましい。好ましい実施例では、各不
純物層の厚みはほぼ同じであり、かつ各真性層の厚みも
ほぼ同じであり、均一な周期的バンド屈曲をもたらす。
不純物層の厚みを真性層の厚みに等しくする必要はな
い。真性層に対する不純物層の相対的な厚みは、具体的
な用途によって決まる設計パラメータである。一般に、
不純物層よりも真性層の方が厚い超格子を形成すると、
ハンド・ギャップの一層大きな減少をもたらす。他に考
慮すべき点としては、共鳴状態の結合度とドーピング量
がある。本発明の一実施例では、すべての超格子の層の
厚みが同じデバイスを製造する。
プして、不純物層及び真性層の間に急峻な移行帯を設け
る。ｐドーピング濃度は１０17ないし１０20(cm-3)の範
囲にすることができ、最適量は１０20(cm-3)である。超
格子の製造では、バンド・ギャップを最大限減少させる
ために、これらの領域のドーピング・レベル及び厚みを
均一にすることが望ましい。好ましい実施例では、各不
純物層の厚みはほぼ同じであり、かつ各真性層の厚みも
ほぼ同じであり、均一な周期的バンド屈曲をもたらす。
不純物層の厚みを真性層の厚みに等しくする必要はな
い。真性層に対する不純物層の相対的な厚みは、具体的
な用途によって決まる設計パラメータである。一般に、
不純物層よりも真性層の方が厚い超格子を形成すると、
ハンド・ギャップの一層大きな減少をもたらす。他に考
慮すべき点としては、共鳴状態の結合度とドーピング量
がある。本発明の一実施例では、すべての超格子の層の
厚みが同じデバイスを製造する。
エネルギー・ギャップの減少は少なくとも1/10電子ボル
トであり、ドーピング量及び層の寸法に応じて、１／１
０電子ボルトの数１０倍の大きさになり得る。原理的に
は、エネルギー・ギャップの最大の減少は、半導体に使
用される材料本体のバンド・ギャップの半分よりもやや
小さい。したがって、たとえば、シコンの公称エネルギ
ー・ギャップは１．１ｅＶであり、本発明によってバン
ド・ギャップを減少させることができ範囲は０．１ｅＶ
から０．６ｅＶである。
トであり、ドーピング量及び層の寸法に応じて、１／１
０電子ボルトの数１０倍の大きさになり得る。原理的に
は、エネルギー・ギャップの最大の減少は、半導体に使
用される材料本体のバンド・ギャップの半分よりもやや
小さい。したがって、たとえば、シコンの公称エネルギ
ー・ギャップは１．１ｅＶであり、本発明によってバン
ド・ギャップを減少させることができ範囲は０．１ｅＶ
から０．６ｅＶである。
本発明の実効バンド・ギャップの狭いベースを製造する
際には、分子線エピタキシ法や化学蒸着法等の通常の半
導体技術を使用することができる。さらに、エミッタ、
ベース及びコレクタをドープするために通常の拡散技術
を使用することができる。しかし、超格子層の急峻な濃
度勾配構造を維持するのに、低温環境が必要なため、イ
オン注入法を使用することが好ましい。本発明のベース
用の超格子の形成は、本願の共同発明者であるＢ．Ｓ．
メイヤソン（Meyerson）による米国特許出願第９０６８
５４号に記載された化学蒸着法に従って行なうことがで
きる。要約すると、上記メイヤソンの方法は、５５０℃
よりも低い温度でシリコン・エピ層はその場でＣＶＤド
ープすることが可能である。この方法は、薄い高品質の
単結晶シリコン層を基板上に形成するのに特に有用であ
る。これらの層をその場で任意の所望レベルにドープで
きるため、本発明の超格子を１回のＣＶＤ処理で製造す
ることが可能になる。
際には、分子線エピタキシ法や化学蒸着法等の通常の半
導体技術を使用することができる。さらに、エミッタ、
ベース及びコレクタをドープするために通常の拡散技術
を使用することができる。しかし、超格子層の急峻な濃
度勾配構造を維持するのに、低温環境が必要なため、イ
オン注入法を使用することが好ましい。本発明のベース
用の超格子の形成は、本願の共同発明者であるＢ．Ｓ．
メイヤソン（Meyerson）による米国特許出願第９０６８
５４号に記載された化学蒸着法に従って行なうことがで
きる。要約すると、上記メイヤソンの方法は、５５０℃
よりも低い温度でシリコン・エピ層はその場でＣＶＤド
ープすることが可能である。この方法は、薄い高品質の
単結晶シリコン層を基板上に形成するのに特に有用であ
る。これらの層をその場で任意の所望レベルにドープで
きるため、本発明の超格子を１回のＣＶＤ処理で製造す
ることが可能になる。
次に第３図を参照すると、ベースの実効バンド・ギャッ
プが狭い本発明のトランジスタの第２の実施例が概略的
に示されている。第３図の構造３０は、周知の方法によ
って成長させたコレクタ領域３２及び３４を含む。たと
えば、上記メイヤソンの米国特許出願に記載された方法
により、超格子領域３６を層３４上に形成させる。超格
子はｐ＋ドープ層３５と、未ドープ層３７を交互に含
む。超格子の幾つかの上部層３９の中央の縦方向部分３
８を超格子の不純物層３５と反対の導電型に変換するこ
とにより、超格子領域にエミッタ領域を形成する。エミ
ッタ領域は、たとえば、イオン注入によって領域３８を
高濃度にドープすることによって変換させる。領域３８
をｐ＋からｎ＋に変換するには、領域３８に導入される
ドーピング量を層３５のドーピング・レベルよりも高く
しなければならない。したがって、層３５のドーピング
・レベルが約１０17cm-3の場合、領域３８のドーピング
・レベルを１０18cm-3よりも高くしなければならない。
領域３８の部分４０はｎ＋に高濃度にドープし、側部４
２及び４４は中程度にｎにドープしてエミッタとベース
の間の分離スペーサ層として働かせることが好ましい。
プが狭い本発明のトランジスタの第２の実施例が概略的
に示されている。第３図の構造３０は、周知の方法によ
って成長させたコレクタ領域３２及び３４を含む。たと
えば、上記メイヤソンの米国特許出願に記載された方法
により、超格子領域３６を層３４上に形成させる。超格
子はｐ＋ドープ層３５と、未ドープ層３７を交互に含
む。超格子の幾つかの上部層３９の中央の縦方向部分３
８を超格子の不純物層３５と反対の導電型に変換するこ
とにより、超格子領域にエミッタ領域を形成する。エミ
ッタ領域は、たとえば、イオン注入によって領域３８を
高濃度にドープすることによって変換させる。領域３８
をｐ＋からｎ＋に変換するには、領域３８に導入される
ドーピング量を層３５のドーピング・レベルよりも高く
しなければならない。したがって、層３５のドーピング
・レベルが約１０17cm-3の場合、領域３８のドーピング
・レベルを１０18cm-3よりも高くしなければならない。
領域３８の部分４０はｎ＋に高濃度にドープし、側部４
２及び４４は中程度にｎにドープしてエミッタとベース
の間の分離スペーサ層として働かせることが好ましい。
超格子の残りの層４６は、本発明のトランジスタのベー
スを形成する。エミッタ領域３８の両側の側部４８及び
５０をｐ＋領域に変換して、ベースに対するオーム接触
領域として働かせる。超格子の上部層３９をドープし
て、それらの層の超格子性を除去し、それらの層を均質
領域に変換させる。均質領域のエネルギー・バンドは均
一になり、バンド・ギャップは材料本体のバンド・ギャ
ップに戻る。トランジスタ３０は、超格子内にエミッタ
領域を形成するとによって製造され、追加のエミッタ及
びオーム接触領域を超格子上に成長させる必要がなくな
る。
スを形成する。エミッタ領域３８の両側の側部４８及び
５０をｐ＋領域に変換して、ベースに対するオーム接触
領域として働かせる。超格子の上部層３９をドープし
て、それらの層の超格子性を除去し、それらの層を均質
領域に変換させる。均質領域のエネルギー・バンドは均
一になり、バンド・ギャップは材料本体のバンド・ギャ
ップに戻る。トランジスタ３０は、超格子内にエミッタ
領域を形成するとによって製造され、追加のエミッタ及
びオーム接触領域を超格子上に成長させる必要がなくな
る。
Ｅ．発明の効果 ベースの実効バンド・ギャップが狭い本発明のトランジ
スタは、エミッタ効率のより高いバンド・ギャップの広
い等価エミッタを有する。このトランジスタは、低濃度
にドープされたエミッタを設けることが可能であり、し
たがって小さなエミッタ、ベース間容量をもたらす。こ
のことが、実現できるのは、正孔がベースからエミッタ
に移動するのを防ぐためにエミッタを高濃度にドープす
る必要がもはやないためである。さらに、周期的にドー
プされるベース領域を高濃度にドープするので、ベース
抵抗が減少する。
スタは、エミッタ効率のより高いバンド・ギャップの広
い等価エミッタを有する。このトランジスタは、低濃度
にドープされたエミッタを設けることが可能であり、し
たがって小さなエミッタ、ベース間容量をもたらす。こ
のことが、実現できるのは、正孔がベースからエミッタ
に移動するのを防ぐためにエミッタを高濃度にドープす
る必要がもはやないためである。さらに、周期的にドー
プされるベース領域を高濃度にドープするので、ベース
抵抗が減少する。
本発明のトランジスタはまた、ベース領域での２次元拘
束をもたらすので、側方ベース抵抗が低下する。この２
次元拘束により、キャリアは個々の層で横方向に流れる
ように実質的に拘束される。
束をもたらすので、側方ベース抵抗が低下する。この２
次元拘束により、キャリアは個々の層で横方向に流れる
ように実質的に拘束される。
本発明のトランジスタのその他の利点は、多数キャリア
と少数キャリアの空間的分離により、少数キャリアの寿
命が長くなることである。さらに、このデバイスは電流
の密集をなくす。さらに、ベース領域を、高濃度にドー
プされたｐ＋Ｉｐ＋Ｉ…超格子で構成することができる
ので、キャリアの凍結効果がなくなるため、低温での動
作が可能になる。したがって、トランジスタの性能及び
実装密度が向上する。
と少数キャリアの空間的分離により、少数キャリアの寿
命が長くなることである。さらに、このデバイスは電流
の密集をなくす。さらに、ベース領域を、高濃度にドー
プされたｐ＋Ｉｐ＋Ｉ…超格子で構成することができる
ので、キャリアの凍結効果がなくなるため、低温での動
作が可能になる。したがって、トランジスタの性能及び
実装密度が向上する。
第１図は、本発明のベースの実効バンド・ギャップが狭
いバイポーラ・トランジスタの第１実施例を示す概略断
面図である。 第２図は、第１実施例のエネルギー・バンド図である。 第３図は、本発明の第２実施例を示す概略断面図であ
る。 １０、３０……トランジスタ、１２、１４、３２、３４
……コレクタ領域、１６、３６……超格子ベース領域、
１８、３５……不純物層、２０、３７……真性層。
いバイポーラ・トランジスタの第１実施例を示す概略断
面図である。 第２図は、第１実施例のエネルギー・バンド図である。 第３図は、本発明の第２実施例を示す概略断面図であ
る。 １０、３０……トランジスタ、１２、１４、３２、３４
……コレクタ領域、１６、３６……超格子ベース領域、
１８、３５……不純物層、２０、３７……真性層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バーナード・ステイール・メジヤーソン アメリカ合衆国ニユーヨーク州ヨークタウ ン・ハイツ、カリフオルニア・ロード235 番地 (56)参考文献 特開 昭61−276261（ＪＰ，Ａ)
Claims (1)
- 【請求項１】第１導電型のエミッタ領域およびコレクタ
領域がベース領域によって隔離されたバイポーラ・トラ
ンジスタにおいて、 前記ベース領域が第２導電型の不純物層と真性層との複
数の繰り返し層から成る超格子構造を有し、前記エミッ
タ領域が超格子構造を持たず、前記エミッタ領域、ベー
ス領域、及びコレクタ領域が同じ半導体材料から形成さ
れていることを特徴とする、実効バンド・ギャップの狭
いベースを有するホモ接合バイポーラ・トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US171603 | 1988-03-22 | ||
| US07/171,603 US4972246A (en) | 1988-03-22 | 1988-03-22 | Effective narrow band gap base transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH029132A JPH029132A (ja) | 1990-01-12 |
| JPH0626218B2 true JPH0626218B2 (ja) | 1994-04-06 |
Family
ID=22624412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63319675A Expired - Lifetime JPH0626218B2 (ja) | 1988-03-22 | 1988-12-20 | 実効バンド・ギャップの狭いベースを有するホモ接合バイポーラ・トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4972246A (ja) |
| EP (1) | EP0333997B1 (ja) |
| JP (1) | JPH0626218B2 (ja) |
| DE (1) | DE68909977T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4314951C2 (de) * | 1993-05-06 | 2001-07-12 | Daimler Chrysler Ag | Bipolar-Transistor mit hoher Stromverstärkung |
| JP6636459B2 (ja) | 2014-05-27 | 2020-01-29 | シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ | 半導体構造と超格子とを用いた高度電子デバイス |
| WO2015181648A1 (en) | 2014-05-27 | 2015-12-03 | The Silanna Group Pty Limited | An optoelectronic device |
| WO2015181656A1 (en) | 2014-05-27 | 2015-12-03 | The Silanna Group Pty Limited | Electronic devices comprising n-type and p-type superlattices |
| US11322643B2 (en) | 2014-05-27 | 2022-05-03 | Silanna UV Technologies Pte Ltd | Optoelectronic device |
| CN113871461B (zh) * | 2019-05-06 | 2023-09-12 | 林和 | 超晶格超大规模集成电路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU7731575A (en) * | 1974-01-18 | 1976-07-15 | Nat Patent Dev Corp | Heterojunction devices |
| US4137542A (en) * | 1977-04-20 | 1979-01-30 | International Business Machines Corporation | Semiconductor structure |
| JPH0665216B2 (ja) * | 1981-12-28 | 1994-08-22 | 日本電気株式会社 | 半導体装置 |
| JPH0665217B2 (ja) * | 1982-02-19 | 1994-08-22 | 日本電気株式会社 | トランジスタ |
| JPS5967676A (ja) * | 1982-10-12 | 1984-04-17 | Nec Corp | 超格子負性抵抗素子 |
| JPS5990978A (ja) * | 1982-11-16 | 1984-05-25 | Nec Corp | 超格子負性抵抗素子 |
| US4785340A (en) * | 1985-03-29 | 1988-11-15 | Director-General Of The Agency Of Industrial Science And Technology | Semiconductor device having doping multilayer structure |
| JPS61276261A (ja) * | 1985-05-30 | 1986-12-06 | Fujitsu Ltd | 高速バイポ−ラトランジスタの製造方法 |
| JPS62279672A (ja) * | 1986-05-28 | 1987-12-04 | Kanegafuchi Chem Ind Co Ltd | 半導体装置 |
-
1988
- 1988-03-22 US US07/171,603 patent/US4972246A/en not_active Expired - Fee Related
- 1988-12-20 JP JP63319675A patent/JPH0626218B2/ja not_active Expired - Lifetime
-
1989
- 1989-01-27 EP EP89101370A patent/EP0333997B1/en not_active Expired - Lifetime
- 1989-01-27 DE DE89101370T patent/DE68909977T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0333997A3 (en) | 1990-02-14 |
| DE68909977D1 (de) | 1993-11-25 |
| JPH029132A (ja) | 1990-01-12 |
| US4972246A (en) | 1990-11-20 |
| EP0333997A2 (en) | 1989-09-27 |
| DE68909977T2 (de) | 1994-05-05 |
| EP0333997B1 (en) | 1993-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5177583A (en) | Heterojunction bipolar transistor | |
| US4119994A (en) | Heterojunction and process for fabricating same | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20030071277A1 (en) | Silicon germanium hetero bipolar transistor having a germanium concentration profile in the base layer | |
| US20030071278A1 (en) | Silicon germanium hetero bipolar transistor | |
| JPH02504205A (ja) | ヘテロ接合バイポーラｎｐｎトランジスタ | |
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| US5349201A (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
| US5285089A (en) | Diamond and silicon carbide heterojunction bipolar transistor | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| JPH0626218B2 (ja) | 実効バンド・ギャップの狭いベースを有するホモ接合バイポーラ・トランジスタ | |
| US5338942A (en) | Semiconductor projections having layers with different lattice constants | |
| JPS6152990B2 (ja) | ||
| JP2505805B2 (ja) | ホットキャリアトランジスタ | |
| US7297990B1 (en) | Si/SiGe interband tunneling diode structures including SiGe diffusion barriers | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| US4797722A (en) | Hot charge-carrier transistors | |
| JPS62286277A (ja) | ホット電荷キャリヤトランジスタ | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR960006751B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| JPH01296664A (ja) | ヘテロ接合型デバイス | |
| JPH05299432A (ja) | 化合物半導体装置 | |
| KR0148604B1 (ko) | 이종접합트랜지스터의 제조방법 |