JPH0625970B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に内蔵されたプログラ
ムを組合わせて所望の処理を実現することができる情報
処理装置に関する。

〔従来の技術〕

最近、情報処理装置においては、その機能の複雑化に伴
い、所望の処理に対応するプログラムを効率的に作成す
ることが困難によってきている。その結果、予め内蔵さ
れた汎用的な処理単位に対応するプログラムを適宜組合
わせることによって所望の処理に対応するプログラムを
作成するという方法が広く採られるようになってきた。
このとき、処理単位に対応するプログラムが最適化され
たものであるならば、所望の処理に対応して処理単位を
適宜組合わせることにより得られるプログラムもほぼ最
適化されたものになり、同時にプログラム作成に要する
時間の短縮化を図ることができる。このような情報処理
装置には、処理単位の実行順序を保持する手段および処
理単位の実行順序を制御する手段を設ける必要がある。

第２図は上述した情報処理装置の従来例のブロック図で
ある。

命令メモリ２には、所望の処理を実行するために組合わ
せて使用される処理単位のそれぞれに対応するプログラ
ム（以下、単位プログラムと記す）がロードされてい
て、プログラムカウンタ１のアドレス指示により命令が
フェッチされると、命令デコーダ３はフェッチされた命
令をデコードする。スタック15は、単位プログラムが実
行されている途中で命令デコーダ３がＣＡＬＬ命令を出
力したとき、プログラムカウンタ１の値を退避させるた
めのスタックで、ＣＡＬＬ命令によって、スタックポイ
ンタ14の値は１だけ加算されるとともに、ＣＡＬＬ命令
の次の命令のアドレス（ＣＡＬＬ命令の実行が終了した
後のメインプログラムの戻り番地）がスタック15に格納
される。サブルーチンプログラムが終了するとＲＥＴ命
令でスタック15の値がプログラムカウンタ１に格納さ
れ、スタックポインタ14の値はデクリメントする。スタ
ックポインタ16は処理単位の実行順序を制御し、スタッ
ク17は該実行順序を保持する。すなわち、処理単位の実
行順序を初期設定するときには、ＰＵＳＨ命令によって
スタックポインタ16の値をインクリメントさせる毎に、
単位プログラムの先頭アドレスを前記実行順序と逆の順
序にスタック17にブッシュし、処理が実行されていると
きには、単位プログラムの実行が終了する毎にスタック
17がポップされ、読出されたデータがプログラムカウン
タ１に格納される。

この情報処理装置は次のように動作する。まずスタック
ポインタ16およびスタック17の内容をもとに、次に実行
されるべき単位処理プログラムの先頭アドレスがプログ
ラムカウンタ１に格納され、単位プログラムの処理が開
始する。同時にスタックポインタ16の値が更新される。
一方、処理単位実行中のサブルーチンコールに関して
は、スタックポインタ14およびスタック15によりプログ
ラムカウンタ１の値の退避が行なわれる。

〔発明が解決しようとする問題点〕

上述した従来の情報処理装置は、予め与えられた処理単
位を適宜選択して実行させるのに必要な実行順序を保持
する手段、および実行順序を制御する手段が常にハード
ウェアの一部を占有するので、情報処理装置全体のハー
ドウェア量の増加を招くという欠点がある。

〔問題点を解決するための手段〕

本発明による情報処理装置は、処理単位に対応する単位
プログラムの複数個を一定の順序に組合わせて実行する
ことにより、所望の処理を実行する情報処理装置であっ
て、前記複数個の単位プログラムが書込まれている命令
メモリと、命令メモリにアドレス信号を出力するプログ
ラムカウンタと、命令メモリからフェッチされた命令を
デコードする命令デコーダと、複数ビットでなるアドレ
ス信号を生成し、所定の命令に対する前記命令デコーダ
からのドコード信号に応答して、前記アドレス信号の最
上位ビットの情報と残りのビットの情報とを独立して変
更して出力するスタックポインタと、このスタックポイ
ンタからのアドレス信号の前記最上位ビットの情報によ
りいずれか一方が選択されかつ前記アドレス信号の残り
のビットの情報によってそれぞれアクセスされる第１お
よび第２のスタックであって、そのデータ入出力端子が
いずれもプログラムカウンタのデータ入出力端子に接続
されている第１および第２のスタックとを備え、前記処
理単位の実行順序の初期設定は、前記スタックポインタ
からのアドレス信号の最上位ビットを第１の値に固定し
たまま、処理単位が実行されるべき順序と逆の順序に、
各単位プログラムの先頭アドレスが前記第１のスタック
にプッシュされることによって行なわれ、初期設定され
た順序で処理単位を実行するときには、命令によって前
記スタックポインタからのアドレス信号の最上位ビット
を前記第１の値に設定し、各処理単位の処理が終了する
毎にスタックをポップし、読出されたデータを前記プロ
グラムカウンタに格納し、また、単位プログラムを実行
中に前記プログラムカウンタの内容を退避させるときに
は、命令によってスタックポインタからのアドレス信号
の最上位ビットを第２の値に設定し、前記プログラムカ
ウンタの戻り番地を前記第２のスタックにプッシュし、
再びもとの処理単位のプログラムの戻るときには、命令
によって前記第２のスタックをポップして読出されたデ
ータを前記プログラムカウンタに格納した後、前記スタ
ックポインタの最上位ビットを前記第１の値にもどす機
能を有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の情報処理装置の第１の実施例のブロッ
ク図である。

本実施例は、第２図の従来の装置においてスタックポイ
ンタ14,16の代りに１＋ｍビットスタックポインタ４が
用いられたものである。

スタックポインタ４の最上位１ビット（以下ＭＳＢと記
す）はスタックアドレスを指示し、“０”および“１”
はそれぞれスタック５_０および５_１に対応する。下位ｍ
ビットはスタック５_０または５_１内に格納されているデ
ータの最大アドレスに対応する。スタックポインタ４の
ＭＳＢおよび下位ｍビットの値は、デコーダ３が出力す
る命令によって、それぞれ独立にインクリメントまたは
デクリメントされる。命令メモリ２には、予め複数の処
理単位に対応するプログラムが内蔵されている。それぞ
れの単位プログラムは、先頭にＳＥＴ命令が配置され、
末尾にＲＥＴ命令が配置されている。また、末尾のＲＥ
Ｔ命令の直前にはＲＥＳＥＴ命令が配置されている。命
令メモリ２にロードされ、命令デコーダ３によってデコ
ードされた命令はスタックポインタ４および情報処理装
置内の他の図示されていない命令実行回路を制御してこ
の情報処理装置を表１のように機能させる。表１中、Ｃ
ＡＬＬ命令あるいはＰＵＳＨ命令によるスタックポイン
タ４のインクリメントおよびＲＥＴ命令によるデクリメ
ントは、下位ｍビットの範囲内で実行される。

次に、本実施例の動作について説明する。

本実施例の情報処理装置は次のステップで動作する。

[1]まず、ＲＥＳＥＴ命令によりスタックポインタ４の
ＭＳＢを０に設定する。

[2]ＰＵＳＨ命令により、所望の処理を構成する複数の
処理単位に対応するプログラムの先頭アドレスを最後に
実行される単位プログラムから順にスタック５_０にプッ
シュして処理単位の実行順序を初期設定する。

[3]ＲＥＴ命令によりプログラムカウンタ１に最初に実
行される単位プログラムの先頭アドレスを格納する。

[4]最初の単位プログラムの先頭におかれたＳＥＴ命令
によりスタックポインタ４のＭＳＢを１に設定し、以
後、最初の単位プログラムが実行される。

[5]現在、実行中の単位処理プログラム中にＣＡＬＬ命
令が含まれていない場合には、スタックポインタ４およ
びスタック５_０，５_１はそのままの状態で処理が進行
し、ＣＡＬＬｘ命令があったときにはスタックポインタ
４の下位ｍビットがインクリメントされ、プログラムカ
ウンタ１の値に１を加算した値（ＣＡＬＬ命令が終了し
たときのメインプログラムの戻り番地）がスタック５_１
（ステップ４でスタックポインタ４のＭＳＢが１になっ
ている）にプッシュされ、さらにプログラムカウンタ１
にｘが格納されることにより、先頭アドレスがｘのサブ
ルーチンプログラムが実行される。サブルーチン処理が
終了するとＲＥＴ命令が出力され、スタック５_１のデー
タ（戻り番地）がポップされてプログラムカウンタ１に
格納されるとともにスタックポインタ４の下位ｍビット
がデクリメントする。

[6]最初の処理単位に対応するプログラムの末尾の直前
におかれたＲＥＳＥＴ命令により、スタックポインタ４
のＭＳＢが０に設定され、スタック５_０が選択される。
続いてＲＥＴ命令により、スタック５_０をポップしてプ
ログラムカウンタ１に２番目に実行される処理単位に対
応するプログラムの先頭アドレスがプログラムカウンタ
１に格納される。

[7]以後、[4][5][6]の動作を２番目以降の処理単位に対
して順次実行していく。

次に、本発明の情報処理装置の第２の実施例について説
明する。

本実施例は、第１の実施例と同一の装置を用いて表２に
示されている命令を含むプログラムを実行するものであ
る。すなわち、第１の実施例のステップ１と２のＲＥＳ
ＥＴ・ＰＵＳＨ命令をＰＵＳＨ＊命令に、ステップ６の
ＲＥＳＥＴ・ＲＥＴ命令をＲＥＴ＊命令に置換えてい
る。表２においてＣＡＬＬ命令、ＣＡＬＬ＊命令、ＰＵ
ＳＨ命令ならびにＰＵＳＨ＊命令による、スタックポイ
ンタ４インクリメントおよびＲＥＴ命令ならびにＲＥＴ
＊命令によるデクリメントは、第１の実施例と同様にス
タックポインタ４の下位ｍビットの加減算である。

[1]ＰＵＳＨ＊命令により所望の処理を構成する複数の
単位プログラムの先頭アドレスを最後に実行される処理
単位に対応するものから順にスタック５_０にプッシュす
る。

[2]ＲＥＴ＊命令によりプログラムカウンタ１に最初に
実行される単位プログラムの先頭アドレスを格納する。

[3]最初の単位プログラムの内部におけるＣＡＬＬ命
令、ＲＥＴ命令に対してはスタック５_１がアクセスされ
る。

[4]最初の単位プログラムの末尾におかれたＲＥＴ＊命
令により、プログラムカウンタ１に２番目に実行される
単位プログラムの先頭アドレスを格納する。

[5]以後、[3],[4]の動作を２番目以降の処理単位に対し
て順次実行していく。

このように、第１の実施例では単位プログラムの先頭で
ＳＥＴ命令を、最後でＲＥＳＥＴ命令を実行する必要が
あるが、第２の実施例では、ＳＥＴ命令およびＲＥＳＥ
Ｔ命令の実行が不要になり、その分だけ処理時間が短縮
される。

なお、第１および第２の実施例はいずれもＭＳＢの値に
より２つの機能をスタックポインタに持たせるものであ
ったが、２ビット以上の上位ビットの値によってスタッ
クポインタの機能を切換えることにより、さらに多種類
の処理方式を実現することが可能であることは明らかで
ある。

〔発明の効果〕

以上説明したように本発明は、スタックポインタを上、
下位ビットに分けて、上位ビットを複数のスタックのス
タックアドレスに、下位ビットを各スタックのスタック
ポインタに対応させ、上位ビットと下位ビットを命令に
よって独立にインクリメントまたはデクリメントさせる
ことにより、１個のスタックポインタを用いて、命令に
対応してプログラムカウンタの内容を任意のスタックに
退避させ、または任意のスタックから格納することがで
きるので、少ないハードウェア量で処理単位の実行順序
を制御することができる効果がある。

【図面の簡単な説明】

第１図は本発明の情報処理装置の一実施例のブロック
図、第２図は情報処理装置の従来例のブロック図であ
る。 １……プログラムカウンタ、 ２……命令メモリ、３……命令デコーダ、 ４……スタックポインタ、 ５_０，５_１……スタック。

Claims (1)

【特許請求の範囲】
1. 【請求項１】処理単位に対応する単位プログラムの複数
   個を一定の順序に組合わせて実行することにより、所望
   の処理を実行する情報処理装置であって、 前記複数個の単位プログラムが書込まれている命令メモ
   リと、 命令メモリにアドレス信号を出力するプログラムカウン
   タと、 命令メモリからフェッチされた命令をデコードする命令
   デコーダと、 複数ビットでなるアドレス信号を生成し、所定の命令に
   対する前記命令デコーダからのデコード信号に応答し
   て、前記アドレス信号の最上位ビットの情報と残りのビ
   ットの情報とを独立して変更して出力するスタックポイ
   ンタと、 このスタックポインタからのアドレス信号の前記最上位
   ビットの情報によりいずれか一方が選択されかつ前記ア
   ドレス信号の残りのビットの情報によってそれぞれアク
   セスされる第１および第２のスタックであって、そのデ
   ータ入出力端子がいずれもプログラムカウンタのデータ
   入出力端子に接続されている第１および第２のスタック
   とを備え、 前記処理単位の実行順序の初期設定は、前記スタックポ
   インタからのアドレス信号の最上位ビットを第１の値に
   固定したまま、処理単位が実行されるべき順序と逆の順
   序に、各単位プログラムの先頭アドレスが前記第１のス
   タックにプッシュされることによって行なわれ、初期設
   定された順序で処理単位を実行するときには、命令によ
   って前記スタックポインタからのアドレス信号の最上位
   ビットを前記第１の値に設定し、各処理単位の処理が終
   了する毎にスタックをポップし、読出されたデータを前
   記プログラムカウンタに格納し、また、単位プログラム
   を実行中に前記プログラムカウンタの内容を退避させる
   ときには、命令によってスタックポインタからのアドレ
   ス信号の最上位ビットを第２の値に設定し、前記プログ
   ラムカウンタの戻り番地を前記第２のスタックにプッシ
   ュし、再びもとの処理単位のプログラムに戻るときに
   は、命令によって前記第２のスタックをポップして読出
   されたデータを前記プログラムカウンタに格納した後、
   前記スタックポインタの最上位ビットを前記第１の値に
   もどす機能を有する情報処理装置。