JPH06259615A - 携帯型端末情報処理装置 - Google Patents
携帯型端末情報処理装置Info
- Publication number
- JPH06259615A JPH06259615A JP5042599A JP4259993A JPH06259615A JP H06259615 A JPH06259615 A JP H06259615A JP 5042599 A JP5042599 A JP 5042599A JP 4259993 A JP4259993 A JP 4259993A JP H06259615 A JPH06259615 A JP H06259615A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- main body
- portable terminal
- terminal information
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】本体プロセッサユニットから携帯型端末情報処
理装置の記憶部へのアクセスを、電池部の電力消費を抑
え、簡易かつ高速にアクセスできるようにする。 【構成】携帯型端末情報処理装置Ｘと本体プロセッサユ
ニットＹとをインターフェイス部３２，１２を介して接
続したとき、ゲート回路３６をハイインピーダンス状態
としてＲＡＭ３４からＣＰＵ３３を切り離す。また、ト
ランジスタＴｒ１をオフにして電池部３７からＣＰＵ３
３および液晶表示部３０への電源ＶDD 2 の供給を遮断す
る。
理装置の記憶部へのアクセスを、電池部の電力消費を抑
え、簡易かつ高速にアクセスできるようにする。 【構成】携帯型端末情報処理装置Ｘと本体プロセッサユ
ニットＹとをインターフェイス部３２，１２を介して接
続したとき、ゲート回路３６をハイインピーダンス状態
としてＲＡＭ３４からＣＰＵ３３を切り離す。また、ト
ランジスタＴｒ１をオフにして電池部３７からＣＰＵ３
３および液晶表示部３０への電源ＶDD 2 の供給を遮断す
る。
Description
【０００１】
【産業上の利用分野】本発明は、本体プロセッサユニッ
ト（本体情報処理装置）に対して着脱自在なインターフ
ェイス部と、データ入力用のキーボードと、液晶表示部
と、記憶部と、中央演算処理部と、電池部とを備えた携
帯型端末情報処理装置に関する。この種の携帯型端末情
報処理装置は、例えばハンディターミナルシステムやＩ
Ｃカードシステムに用いられる。
ト（本体情報処理装置）に対して着脱自在なインターフ
ェイス部と、データ入力用のキーボードと、液晶表示部
と、記憶部と、中央演算処理部と、電池部とを備えた携
帯型端末情報処理装置に関する。この種の携帯型端末情
報処理装置は、例えばハンディターミナルシステムやＩ
Ｃカードシステムに用いられる。
【０００２】
【従来の技術】例えばＩＣカードでみられるような中央
演算処理部（ＣＰＵ）付きの記憶媒体（ＲＡＭ）を本体
プロセッサユニットからアクセスする場合には、ＩＣカ
ード内のＣＰＵを介してアクセスされるものである。そ
の様子の概略を図５に示す。１は携帯型端末情報処理装
置としてのＣＰＵ付きＩＣカード、２はＩＣカード１内
のＣＰＵ、３は内部データを格納しているＲＡＭであ
る。なお、ここでは、ＲＯＭ、キーボード、液晶表示
部、電池部は図示を省略している。４は本体プロセッサ
ユニットのＣＰＵであり、このＣＰＵ４とＩＣカード１
とが着脱自在なインターフェイス部５を介して接続され
ている。
演算処理部（ＣＰＵ）付きの記憶媒体（ＲＡＭ）を本体
プロセッサユニットからアクセスする場合には、ＩＣカ
ード内のＣＰＵを介してアクセスされるものである。そ
の様子の概略を図５に示す。１は携帯型端末情報処理装
置としてのＣＰＵ付きＩＣカード、２はＩＣカード１内
のＣＰＵ、３は内部データを格納しているＲＡＭであ
る。なお、ここでは、ＲＯＭ、キーボード、液晶表示
部、電池部は図示を省略している。４は本体プロセッサ
ユニットのＣＰＵであり、このＣＰＵ４とＩＣカード１
とが着脱自在なインターフェイス部５を介して接続され
ている。
【０００３】本体側のＣＰＵ４がＩＣカード１内のＲＡ
Ｍ３をアクセスするときは、インターフェイス部５はも
ちろんＩＣカード１内のＣＰＵ２を介してアクセスする
ことになる（例えば、特開平２−１５９６９１号公報参
照）。
Ｍ３をアクセスするときは、インターフェイス部５はも
ちろんＩＣカード１内のＣＰＵ２を介してアクセスする
ことになる（例えば、特開平２−１５９６９１号公報参
照）。
【０００４】
【発明が解決しようとする課題】本体側ＣＰＵ４がＲＡ
Ｍ３をアクセスするとき、ＩＣカード１内のＣＰＵ２を
介してアクセスするため、ＣＰＵ２は常に活性状態にな
っている必要がある。つまり、電池部から常にＣＰＵに
電源を供給しておかなければならず、電池部の電力消費
が多くなりがちである。また、データアクセスに際して
ＣＰＵを介するため、ある一定の手順に従った通信方法
を用いなければならず、例えばコマンド発信によるデー
タ転送などのプログラミングが必要である。当然、本体
プロセッサユニット側でのアップロード，ダウンロード
などのデータ処理に時間がかかり、どうしても低速処理
になりがちである。
Ｍ３をアクセスするとき、ＩＣカード１内のＣＰＵ２を
介してアクセスするため、ＣＰＵ２は常に活性状態にな
っている必要がある。つまり、電池部から常にＣＰＵに
電源を供給しておかなければならず、電池部の電力消費
が多くなりがちである。また、データアクセスに際して
ＣＰＵを介するため、ある一定の手順に従った通信方法
を用いなければならず、例えばコマンド発信によるデー
タ転送などのプログラミングが必要である。当然、本体
プロセッサユニット側でのアップロード，ダウンロード
などのデータ処理に時間がかかり、どうしても低速処理
になりがちである。
【０００５】本発明は、このような事情に鑑みて創案さ
れたものであって、本体プロセッサユニットから携帯型
端末情報処理装置の記憶部へのアクセスを、電池部の電
力消費を抑え、簡易かつ高速にアクセスできるようにす
ることを目的とする。
れたものであって、本体プロセッサユニットから携帯型
端末情報処理装置の記憶部へのアクセスを、電池部の電
力消費を抑え、簡易かつ高速にアクセスできるようにす
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る第１の携帯
型端末情報処理装置は、電池部から中央演算処理部，液
晶表示部，記憶部に電源を供給し、キーボードから入力
したデータを中央演算処理部を介して記憶部に格納する
とともに液晶表示部に表示可能に構成され、本体プロセ
ッサユニットに対して着脱自在なインターフェイス部を
有し、本体プロセッサユニットから前記記憶部に対して
アクセス可能に構成された携帯型端末情報処理装置であ
って、前記中央演算処理部と前記記憶部とのバスライン
中に双方向性のゲート回路を挿入し、前記インターフェ
イス部を介して本体プロセッサユニットが接続されたと
きに前記ゲート回路を遮断状態に切り換える手段を設け
たことを特徴とするものである。
型端末情報処理装置は、電池部から中央演算処理部，液
晶表示部，記憶部に電源を供給し、キーボードから入力
したデータを中央演算処理部を介して記憶部に格納する
とともに液晶表示部に表示可能に構成され、本体プロセ
ッサユニットに対して着脱自在なインターフェイス部を
有し、本体プロセッサユニットから前記記憶部に対して
アクセス可能に構成された携帯型端末情報処理装置であ
って、前記中央演算処理部と前記記憶部とのバスライン
中に双方向性のゲート回路を挿入し、前記インターフェ
イス部を介して本体プロセッサユニットが接続されたと
きに前記ゲート回路を遮断状態に切り換える手段を設け
たことを特徴とするものである。
【０００７】また、本発明に係る第２の携帯型端末情報
処理装置は、電池部から中央演算処理部，液晶表示部，
記憶部に電源を供給し、キーボードから入力したデータ
を中央演算処理部を介して記憶部に格納するとともに液
晶表示部に表示可能に構成され、本体プロセッサユニッ
トに対して着脱自在なインターフェイス部を有し、本体
プロセッサユニットから前記記憶部に対してアクセス可
能に構成された携帯型端末情報処理装置であって、前記
電池部と前記中央演算処理部および前記液晶表示部との
間にスイッチング素子を挿入し、前記インターフェイス
部を介して本体プロセッサユニットが接続されたときに
前記スイッチング素子を遮断状態に切り換える手段を設
けたことを特徴とするものである。
処理装置は、電池部から中央演算処理部，液晶表示部，
記憶部に電源を供給し、キーボードから入力したデータ
を中央演算処理部を介して記憶部に格納するとともに液
晶表示部に表示可能に構成され、本体プロセッサユニッ
トに対して着脱自在なインターフェイス部を有し、本体
プロセッサユニットから前記記憶部に対してアクセス可
能に構成された携帯型端末情報処理装置であって、前記
電池部と前記中央演算処理部および前記液晶表示部との
間にスイッチング素子を挿入し、前記インターフェイス
部を介して本体プロセッサユニットが接続されたときに
前記スイッチング素子を遮断状態に切り換える手段を設
けたことを特徴とするものである。
【０００８】
【作用】第１の携帯型端末情報処理装置によれば、携帯
型端末情報処理装置が本体プロセッサユニットにインタ
ーフェイス部を介して接続されると、ゲート回路が遮断
状態に切り換えられ、携帯型端末情報処理装置内の中央
演算処理部から記憶部に対するアクセスが禁止され、記
憶部のデータが本体プロセッサユニット側の中央演算処
理部においてマッピングされる。
型端末情報処理装置が本体プロセッサユニットにインタ
ーフェイス部を介して接続されると、ゲート回路が遮断
状態に切り換えられ、携帯型端末情報処理装置内の中央
演算処理部から記憶部に対するアクセスが禁止され、記
憶部のデータが本体プロセッサユニット側の中央演算処
理部においてマッピングされる。
【０００９】また、第２の携帯型端末情報処理装置によ
れば、携帯型端末情報処理装置が本体プロセッサユニッ
トにインターフェイス部を介して接続されると、スイッ
チング素子が遮断状態に切り換えられ、携帯型端末情報
処理装置内の中央演算処理部および液晶表示部が非活性
状態となる。
れば、携帯型端末情報処理装置が本体プロセッサユニッ
トにインターフェイス部を介して接続されると、スイッ
チング素子が遮断状態に切り換えられ、携帯型端末情報
処理装置内の中央演算処理部および液晶表示部が非活性
状態となる。
【００１０】
【実施例】以下、本発明に係る携帯型端末情報処理装置
の一実施例を図面に基づいて詳細に説明する。
の一実施例を図面に基づいて詳細に説明する。
【００１１】図２は携帯型端末情報処理装置Ｘを本体プ
ロセッサユニットＹに接続しようとしている状態を示す
外観斜視図である。図２において、１０は本体プロセッ
サユニットＹにおける液晶表示部（ＬＣＤ）、１１はキ
ーボード、１２はインターフェイス部（コネクタ）、１
３はセット用凹部である。３０は携帯型端末情報処理装
置Ｘにおける液晶表示部、３１はキーボード、３２はイ
ンターフェイス部（コネクタ）である。
ロセッサユニットＹに接続しようとしている状態を示す
外観斜視図である。図２において、１０は本体プロセッ
サユニットＹにおける液晶表示部（ＬＣＤ）、１１はキ
ーボード、１２はインターフェイス部（コネクタ）、１
３はセット用凹部である。３０は携帯型端末情報処理装
置Ｘにおける液晶表示部、３１はキーボード、３２はイ
ンターフェイス部（コネクタ）である。
【００１２】本体プロセッサユニットＹは、それ単独で
使用することができる。キーボード１１によりデータを
入力し、液晶表示部１０に表示させることができる。携
帯型端末情報処理装置Ｘも、それ単独で使用することが
できる。キーボード３１によりデータを入力し、液晶表
示部３０に表示させることができる。携帯型端末情報処
理装置Ｘを本体プロセッサユニットＹのセット用凹部１
３にセットし、両者のインターフェイス部１２，３２を
接続した状態での使用も可能である。例えば、携帯型端
末情報処理装置Ｘの記憶部がメモリフルの状態になった
ときや、その記憶部のデータの処理として携帯型端末情
報処理装置Ｘが有していない機能を使いたいときに接続
する。
使用することができる。キーボード１１によりデータを
入力し、液晶表示部１０に表示させることができる。携
帯型端末情報処理装置Ｘも、それ単独で使用することが
できる。キーボード３１によりデータを入力し、液晶表
示部３０に表示させることができる。携帯型端末情報処
理装置Ｘを本体プロセッサユニットＹのセット用凹部１
３にセットし、両者のインターフェイス部１２，３２を
接続した状態での使用も可能である。例えば、携帯型端
末情報処理装置Ｘの記憶部がメモリフルの状態になった
ときや、その記憶部のデータの処理として携帯型端末情
報処理装置Ｘが有していない機能を使いたいときに接続
する。
【００１３】図１は実施例の携帯型端末情報処理装置Ｘ
の具体的な電気的構成を示すブロック線図である。ＣＰ
Ｕ（中央演算処理部）３３は、いわゆる１チップＣＰＵ
で、内部にＲＯＭを有している。ＣＰＵ３３は、データ
や指令を入力するキーボード３１および入力データや演
算結果などを表示する液晶表示部（ＬＣＤ）３０と接続
されている。入力されたデータや演算結果としてのデー
タを格納しておくＲＡＭ３４は、ＣＰＵ３３およびイン
ターフェイス部３２との間でバスライン３５を介して接
続されており、ＣＰＵ３３とＲＡＭ３４との間において
バスライン３５の途中に双方向性のゲート回路３６が挿
入されている。
の具体的な電気的構成を示すブロック線図である。ＣＰ
Ｕ（中央演算処理部）３３は、いわゆる１チップＣＰＵ
で、内部にＲＯＭを有している。ＣＰＵ３３は、データ
や指令を入力するキーボード３１および入力データや演
算結果などを表示する液晶表示部（ＬＣＤ）３０と接続
されている。入力されたデータや演算結果としてのデー
タを格納しておくＲＡＭ３４は、ＣＰＵ３３およびイン
ターフェイス部３２との間でバスライン３５を介して接
続されており、ＣＰＵ３３とＲＡＭ３４との間において
バスライン３５の途中に双方向性のゲート回路３６が挿
入されている。
【００１４】電池部（バッテリ）３７は、逆流防止ダイ
オードＤ１を介してＲＡＭ３４に電源ＶDD1 を供給し、
また、逆流防止ダイオードＤ１とスイッチング素子とし
てのＰＮＰ型のトランジスタＴｒ１を介してＣＰＵ３３
と液晶表示部３０とに電源ＶDD2 を供給している。イン
ターフェイス部３２における電源Ｖccの供給端子は抵抗
Ｒ１を介して接地されているとともに、逆流防止ダイオ
ードＤ２を介して、逆流防止ダイオードＤ１とトランジ
スタＴｒ１のエミッタの接続点に接続されている。ま
た、その電源Ｖccの供給端子は、ゲート回路３６の制御
端子に接続されているとともに、抵抗Ｒ２を介してトラ
ンジスタＴｒ２のベースにも接続されている。
オードＤ１を介してＲＡＭ３４に電源ＶDD1 を供給し、
また、逆流防止ダイオードＤ１とスイッチング素子とし
てのＰＮＰ型のトランジスタＴｒ１を介してＣＰＵ３３
と液晶表示部３０とに電源ＶDD2 を供給している。イン
ターフェイス部３２における電源Ｖccの供給端子は抵抗
Ｒ１を介して接地されているとともに、逆流防止ダイオ
ードＤ２を介して、逆流防止ダイオードＤ１とトランジ
スタＴｒ１のエミッタの接続点に接続されている。ま
た、その電源Ｖccの供給端子は、ゲート回路３６の制御
端子に接続されているとともに、抵抗Ｒ２を介してトラ
ンジスタＴｒ２のベースにも接続されている。
【００１５】携帯型端末情報処理装置Ｘを本体プロセッ
サユニットＹに接続していない単独使用状態のとき、電
池部３７から逆流防止ダイオードＤ１を介してＲＡＭ３
４に電源ＶDD1 が供給されている。また、ＰＮＰ型のト
ランジスタＴｒ１のベースは抵抗Ｒ２，Ｒ１を介して接
地され“Ｌ”レベルとなっているので、そのエミッタ・
ベース間に電流が流れ、導通状態となっている。すなわ
ち、電池部３７から逆流防止ダイオードＤ１およびトラ
ンジスタＴｒ１を介してＣＰＵ３３および液晶表示部３
０に電源ＶDD2 が供給され、これらが活性状態（アクテ
ィブ状態）となっている。ゲート回路３６の制御端子は
抵抗Ｒ１を介して接地されているので、ゲート回路３６
は活性状態にあり、ＣＰＵ３３とＲＡＭ３４との間でバ
スライン３５およびゲート回路３６を介してデータの読
み書きが可能となっている。
サユニットＹに接続していない単独使用状態のとき、電
池部３７から逆流防止ダイオードＤ１を介してＲＡＭ３
４に電源ＶDD1 が供給されている。また、ＰＮＰ型のト
ランジスタＴｒ１のベースは抵抗Ｒ２，Ｒ１を介して接
地され“Ｌ”レベルとなっているので、そのエミッタ・
ベース間に電流が流れ、導通状態となっている。すなわ
ち、電池部３７から逆流防止ダイオードＤ１およびトラ
ンジスタＴｒ１を介してＣＰＵ３３および液晶表示部３
０に電源ＶDD2 が供給され、これらが活性状態（アクテ
ィブ状態）となっている。ゲート回路３６の制御端子は
抵抗Ｒ１を介して接地されているので、ゲート回路３６
は活性状態にあり、ＣＰＵ３３とＲＡＭ３４との間でバ
スライン３５およびゲート回路３６を介してデータの読
み書きが可能となっている。
【００１６】図３は携帯型端末情報処理装置Ｘがこのよ
うに単独使用されるときのメモリマップを示す。ＣＰＵ
３３は、起動用プログラムＲＯＭ（内部ＲＯＭ）をメモ
リ領域の００００H 〜１ＦＦＦH に配置し、ＲＡＭ３４
の内容をメモリ領域の４０００H 〜４ＦＦＦH にマッピ
ングしている。これにより、ＲＡＭ３４はＣＰＵ３３の
支配下におかれて動作することになる。
うに単独使用されるときのメモリマップを示す。ＣＰＵ
３３は、起動用プログラムＲＯＭ（内部ＲＯＭ）をメモ
リ領域の００００H 〜１ＦＦＦH に配置し、ＲＡＭ３４
の内容をメモリ領域の４０００H 〜４ＦＦＦH にマッピ
ングしている。これにより、ＲＡＭ３４はＣＰＵ３３の
支配下におかれて動作することになる。
【００１７】次に、図２の状態から携帯型端末情報処理
装置Ｘをセット用凹部１３に差し込んで、携帯型端末情
報処理装置Ｘのインターフェイス部３２と本体プロセッ
サユニットＹのインターフェイス部１２とを接続したと
する。すると、インターフェイス部３２の電源Ｖccの供
給端子に対して本体プロセッサユニットＹの電池部（図
示せず）から電源Ｖccが供給される。その電源Ｖccによ
る電流が抵抗Ｒ１を流れ、ここで電圧降下を生じ、ゲー
ト回路３６の制御端子およびトランジスタＴｒ１のベー
スが“Ｈ”レベルとなる。その結果、ゲート回路３６は
遮断状態（ハイインピーダンス状態）に切り換えられ、
バスライン３５を介してのＣＰＵ３３とＲＡＭ３４との
接続状態が断たれることになる。また、トランジスタＴ
ｒ１が非導通となってＣＰＵ３３および液晶表示部３０
に対する電源ＶDD2 の供給が遮断され、ＣＰＵ３３およ
び液晶表示部３０が非活性状態（インアクティブ状態）
となる。ＲＡＭ３４に対する電源ＶDD1 の供給は、電池
部３７から逆流防止ダイオードＤ１を介して継続され
る。電池部３７からのＣＰＵ３３と液晶表示部３０に対
する電源供給が遮断されたので、電池部３７の寿命が長
持ちする。もし、電池部３７が消耗したときは、電源Ｖ
ccから逆流防止ダイオードＤ２を介して電源ＶDD1 の供
給は維持される。
装置Ｘをセット用凹部１３に差し込んで、携帯型端末情
報処理装置Ｘのインターフェイス部３２と本体プロセッ
サユニットＹのインターフェイス部１２とを接続したと
する。すると、インターフェイス部３２の電源Ｖccの供
給端子に対して本体プロセッサユニットＹの電池部（図
示せず）から電源Ｖccが供給される。その電源Ｖccによ
る電流が抵抗Ｒ１を流れ、ここで電圧降下を生じ、ゲー
ト回路３６の制御端子およびトランジスタＴｒ１のベー
スが“Ｈ”レベルとなる。その結果、ゲート回路３６は
遮断状態（ハイインピーダンス状態）に切り換えられ、
バスライン３５を介してのＣＰＵ３３とＲＡＭ３４との
接続状態が断たれることになる。また、トランジスタＴ
ｒ１が非導通となってＣＰＵ３３および液晶表示部３０
に対する電源ＶDD2 の供給が遮断され、ＣＰＵ３３およ
び液晶表示部３０が非活性状態（インアクティブ状態）
となる。ＲＡＭ３４に対する電源ＶDD1 の供給は、電池
部３７から逆流防止ダイオードＤ１を介して継続され
る。電池部３７からのＣＰＵ３３と液晶表示部３０に対
する電源供給が遮断されたので、電池部３７の寿命が長
持ちする。もし、電池部３７が消耗したときは、電源Ｖ
ccから逆流防止ダイオードＤ２を介して電源ＶDD1 の供
給は維持される。
【００１８】また、ゲート回路３６がハイインピーダン
ス状態となってＣＰＵ３３がＲＡＭ３４から切り離され
るので、ＲＡＭ３４は本体プロセッサユニットＹ側のＣ
ＰＵの支配下におかれることになり、携帯型端末情報処
理装置ＸのＣＰＵ３３を介することなく、本体プロセッ
サユニットＹから直接にＲＡＭ３４に対してアクセスす
ることができるようになる。
ス状態となってＣＰＵ３３がＲＡＭ３４から切り離され
るので、ＲＡＭ３４は本体プロセッサユニットＹ側のＣ
ＰＵの支配下におかれることになり、携帯型端末情報処
理装置ＸのＣＰＵ３３を介することなく、本体プロセッ
サユニットＹから直接にＲＡＭ３４に対してアクセスす
ることができるようになる。
【００１９】図４は携帯型端末情報処理装置Ｘを本体プ
ロセッサユニットＹに接続したときのメモリマップを示
す。ＲＡＭ３４はＣＰＵ３３と完全に遮断されている。
ＲＡＭ３４は、インターフェイス部３２，１２および本
体プロセッサユニットＹの内部のインターフェイスコン
トローラ４０を介して本体プロセッサユニットＹのＣＰ
Ｕ（中央演算処理部）４１の支配下に移行する。本体プ
ロセッサユニットＹのＣＰＵ４１においては、プログラ
ムＲＯＭ（内部ＲＯＭ）をメモリ領域の００００H 〜３
ＦＦＦH に配置し、メモリ領域の９０００H 〜９ＦＦＦ
H に携帯型端末情報処理装置ＸのＲＡＭ３４の内容をマ
ッピングしている。
ロセッサユニットＹに接続したときのメモリマップを示
す。ＲＡＭ３４はＣＰＵ３３と完全に遮断されている。
ＲＡＭ３４は、インターフェイス部３２，１２および本
体プロセッサユニットＹの内部のインターフェイスコン
トローラ４０を介して本体プロセッサユニットＹのＣＰ
Ｕ（中央演算処理部）４１の支配下に移行する。本体プ
ロセッサユニットＹのＣＰＵ４１においては、プログラ
ムＲＯＭ（内部ＲＯＭ）をメモリ領域の００００H 〜３
ＦＦＦH に配置し、メモリ領域の９０００H 〜９ＦＦＦ
H に携帯型端末情報処理装置ＸのＲＡＭ３４の内容をマ
ッピングしている。
【００２０】このように、携帯型端末情報処理装置Ｘの
ＲＡＭ３４は、本体プロセッサユニットＹのＣＰＵ４１
の支配下におかれて、そのＣＰＵ４１からダイレクトに
アクセスを受けるため、通信のための特別なプログラム
は不要となり、ＲＡＭ３４に対してアップロード，ダウ
ンロードなどのデータ処理を高速に行うことができる。
さらに、本体プロセッサユニットＹは、携帯型端末情報
処理装置ＸのＲＡＭ３４を増設メモリとして利用するこ
とも可能となる。
ＲＡＭ３４は、本体プロセッサユニットＹのＣＰＵ４１
の支配下におかれて、そのＣＰＵ４１からダイレクトに
アクセスを受けるため、通信のための特別なプログラム
は不要となり、ＲＡＭ３４に対してアップロード，ダウ
ンロードなどのデータ処理を高速に行うことができる。
さらに、本体プロセッサユニットＹは、携帯型端末情報
処理装置ＸのＲＡＭ３４を増設メモリとして利用するこ
とも可能となる。
【００２１】
【発明の効果】本発明に係る第１の携帯型端末情報処理
装置によれば、本体プロセッサユニットに接続すると、
携帯型端末情報処理装置内の中央演算処理部と記憶部と
の間のバスラインがゲート回路によって遮断されるた
め、記憶部の内容が本体プロセッサユニットにおける中
央演算処理部に直接割り付けられることになり、従来例
のような一定の手順に従った通信方式（コマンド発信に
よるデータ転送などのプログラミング）が不要となる。
したがって、本体プロセッサユニット内でのアップロー
ド，ダウンロードなどのデータ処理を高速化することが
できる。さらに、携帯型端末情報処理装置の記憶部を本
体プロセッサユニットのメモリマップに展開するので、
その記憶部を本体プロセッサユニットにおける増設メモ
リとして利用することもできる。
装置によれば、本体プロセッサユニットに接続すると、
携帯型端末情報処理装置内の中央演算処理部と記憶部と
の間のバスラインがゲート回路によって遮断されるた
め、記憶部の内容が本体プロセッサユニットにおける中
央演算処理部に直接割り付けられることになり、従来例
のような一定の手順に従った通信方式（コマンド発信に
よるデータ転送などのプログラミング）が不要となる。
したがって、本体プロセッサユニット内でのアップロー
ド，ダウンロードなどのデータ処理を高速化することが
できる。さらに、携帯型端末情報処理装置の記憶部を本
体プロセッサユニットのメモリマップに展開するので、
その記憶部を本体プロセッサユニットにおける増設メモ
リとして利用することもできる。
【００２２】また、本発明に係る第２の携帯型端末情報
処理装置によれば、本体プロセッサユニットに接続する
と、携帯型端末情報処理装置内の電池部と中央演算処理
部および液晶表示部を接続していたスイッチング素子が
遮断され、中央演算処理部および液晶表示部が非活性状
態となるから、電力消費を抑えて電池部の寿命を長くす
ることができる。
処理装置によれば、本体プロセッサユニットに接続する
と、携帯型端末情報処理装置内の電池部と中央演算処理
部および液晶表示部を接続していたスイッチング素子が
遮断され、中央演算処理部および液晶表示部が非活性状
態となるから、電力消費を抑えて電池部の寿命を長くす
ることができる。
【図１】本発明の一実施例に係る携帯型端末情報処理装
置の電気的構成を示すブロック線図である。
置の電気的構成を示すブロック線図である。
【図２】実施例における携帯型端末情報処理装置を本体
プロセッサユニットに接続しようとしている状態を示す
外観斜視図である。
プロセッサユニットに接続しようとしている状態を示す
外観斜視図である。
【図３】携帯型端末情報処理装置が単独使用されるとき
のメモリマップである。
のメモリマップである。
【図４】携帯型端末情報処理装置が本体プロセッサユニ
ットに接続されて使用されるときのメモリマップであ
る。
ットに接続されて使用されるときのメモリマップであ
る。
【図５】従来例におけるアクセス状態を示す概略ブロッ
ク線図である。
ク線図である。
Ｘ……携帯型端末情報処理装置、Ｙ……本体プロセッサ
ユニット、３０……液晶表示部、３１……キーボード、
３２……インターフェイス部、３３……携帯型端末情報
処理装置のＣＰＵ、３４……ＲＡＭ、３５……バスライ
ン、３６……ゲート回路、３７……電池部、１２……本
体プロセッサユニットのインターフェイス部、４０……
インターフェイスコントローラ、４１……本体プロセッ
サユニットのＣＰＵ、Ｔｒ１……トランジスタ（スイッ
チング素子）
ユニット、３０……液晶表示部、３１……キーボード、
３２……インターフェイス部、３３……携帯型端末情報
処理装置のＣＰＵ、３４……ＲＡＭ、３５……バスライ
ン、３６……ゲート回路、３７……電池部、１２……本
体プロセッサユニットのインターフェイス部、４０……
インターフェイスコントローラ、４１……本体プロセッ
サユニットのＣＰＵ、Ｔｒ１……トランジスタ（スイッ
チング素子）
Claims (2)
- 【請求項１】 電池部から中央演算処理部，液晶表示
部，記憶部に電源を供給し、キーボードから入力したデ
ータを中央演算処理部を介して記憶部に格納するととも
に液晶表示部に表示可能に構成され、本体プロセッサユ
ニットに対して着脱自在なインターフェイス部を有し、
本体プロセッサユニットから前記記憶部に対してアクセ
ス可能に構成された携帯型端末情報処理装置であって、
前記中央演算処理部と前記記憶部とのバスライン中に双
方向性のゲート回路を挿入し、前記インターフェイス部
を介して本体プロセッサユニットが接続されたときに前
記ゲート回路を遮断状態に切り換える手段を設けたこと
を特徴とする携帯型端末情報処理装置。 - 【請求項２】 電池部から中央演算処理部，液晶表示
部，記憶部に電源を供給し、キーボードから入力したデ
ータを中央演算処理部を介して記憶部に格納するととも
に液晶表示部に表示可能に構成され、本体プロセッサユ
ニットに対して着脱自在なインターフェイス部を有し、
本体プロセッサユニットから前記記憶部に対してアクセ
ス可能に構成された携帯型端末情報処理装置であって、
前記電池部と前記中央演算処理部および前記液晶表示部
との間にスイッチング素子を挿入し、前記インターフェ
イス部を介して本体プロセッサユニットが接続されたと
きに前記スイッチング素子を遮断状態に切り換える手段
を設けたことを特徴とする携帯型端末情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5042599A JP2784979B2 (ja) | 1993-03-03 | 1993-03-03 | 携帯型端末情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5042599A JP2784979B2 (ja) | 1993-03-03 | 1993-03-03 | 携帯型端末情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06259615A true JPH06259615A (ja) | 1994-09-16 |
| JP2784979B2 JP2784979B2 (ja) | 1998-08-13 |
Family
ID=12640524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5042599A Expired - Lifetime JP2784979B2 (ja) | 1993-03-03 | 1993-03-03 | 携帯型端末情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2784979B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048377A1 (fr) * | 1997-04-24 | 1998-10-29 | Sony Computer Entertainment Inc. | Dispositif a carte a memoire, dispositif a porte video et support de fourniture de programmes |
| WO1999008231A1 (fr) * | 1997-08-08 | 1999-02-18 | Sega Enterprises, Ltd. | Dispositif memoire, controleur et dispositif electronique |
| US6732272B1 (en) | 1996-09-03 | 2004-05-04 | Hitachi, Ltd. | Program writable integrated circuit card and method therefore |
| US6938165B2 (en) | 1996-09-03 | 2005-08-30 | Hitachi, Ltd. | Program writable IC card and method thereof |
| KR100536159B1 (ko) * | 1999-06-30 | 2005-12-14 | 고나미 가부시끼가이샤 | 게임 시스템 및 컴퓨터 판독 가능한 기억 매체 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387988A (ja) * | 1989-08-31 | 1991-04-12 | Canon Inc | Ｉｃカード |
| JPH04270488A (ja) * | 1991-02-26 | 1992-09-25 | Fuji Photo Film Co Ltd | キー・表示付きメモリカード |
-
1993
- 1993-03-03 JP JP5042599A patent/JP2784979B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387988A (ja) * | 1989-08-31 | 1991-04-12 | Canon Inc | Ｉｃカード |
| JPH04270488A (ja) * | 1991-02-26 | 1992-09-25 | Fuji Photo Film Co Ltd | キー・表示付きメモリカード |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6732272B1 (en) | 1996-09-03 | 2004-05-04 | Hitachi, Ltd. | Program writable integrated circuit card and method therefore |
| US6938165B2 (en) | 1996-09-03 | 2005-08-30 | Hitachi, Ltd. | Program writable IC card and method thereof |
| US7278029B2 (en) | 1996-09-03 | 2007-10-02 | Hitachi, Ltd. | Program writable IC card and method thereof |
| WO1998048377A1 (fr) * | 1997-04-24 | 1998-10-29 | Sony Computer Entertainment Inc. | Dispositif a carte a memoire, dispositif a porte video et support de fourniture de programmes |
| US6582311B1 (en) * | 1997-04-24 | 2003-06-24 | Sony Computer Entertainment Inc. | Memory card device, video game apparatus, and program providing medium |
| US6743103B2 (en) | 1997-04-24 | 2004-06-01 | Sony Computer Entertainment Inc. | Memory card device, video game apparatus, and program providing medium |
| WO1999008231A1 (fr) * | 1997-08-08 | 1999-02-18 | Sega Enterprises, Ltd. | Dispositif memoire, controleur et dispositif electronique |
| AU754075B2 (en) * | 1997-08-08 | 2002-11-07 | Sega Enterprises, Ltd. | Memory device, controller and electronic device |
| US6478679B1 (en) | 1997-08-08 | 2002-11-12 | Sega Enterprises, Ltd. | Memory device, controller and electronic device |
| US6786826B2 (en) | 1997-08-08 | 2004-09-07 | Sega Enterprises, Ltd. | Memory device, controller, and electronic device |
| CN100353357C (zh) * | 1997-08-08 | 2007-12-05 | 世嘉企业股份有限公司 | 存储器装置、控制器及电子装置 |
| KR100536159B1 (ko) * | 1999-06-30 | 2005-12-14 | 고나미 가부시끼가이샤 | 게임 시스템 및 컴퓨터 판독 가능한 기억 매체 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2784979B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428798A (en) | Computer system capable of connecting expansion unit | |
| US4870570A (en) | Control system for multi-processor | |
| KR920015207A (ko) | 도커블 휴대용 컴퓨터 시스템 및 통신 포트 할당 방법 | |
| KR0151663B1 (ko) | 체결상태 감지장치를 갖는 도킹 스테이션 및 휴대용 컴퓨터 동작 모드 제어방법 | |
| US5299322A (en) | Computer system with improved interface control of an I/O expansion unit | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| EP0180428A2 (en) | Portable computer | |
| US5297286A (en) | Popup control system for portable computer having setup function and popup function | |
| US6085982A (en) | PC card capable of switching card information structures | |
| JPH06259615A (ja) | 携帯型端末情報処理装置 | |
| US5630167A (en) | Electronic apparatus having a plurality of connectors each connecting one of a plurality of kinds of cards | |
| US5355507A (en) | Computer system for arbitrating the operation of a built-in modem and external SIO circuit | |
| US5805904A (en) | Power control circuit of at least one computer expansion slot | |
| US5987534A (en) | Radio selective paging receiver provided with an I/O memory card which can be easily upgraded to include new attributes | |
| JPH10340187A (ja) | 端末通信システム | |
| JPH1049257A (ja) | 情報処理装置 | |
| JP2002182799A (ja) | 電源切り替え装置 | |
| JP3399178B2 (ja) | 電源制御装置及び方法 | |
| JPH09138720A (ja) | 表示制御装置 | |
| JP3245856B2 (ja) | 携帯情報端末及び表示電力制御方法 | |
| JPH03142262A (ja) | プリンタ | |
| JP2839631B2 (ja) | パーソナルコンピュータシステムおよびその構成変更方法 | |
| JPH0836532A (ja) | 低消費電力端末装置 | |
| EP0296767A2 (en) | Data back-up system | |
| JPS63200220A (ja) | 電子機器の動作速度切換方式 |