JPH06252999A - 電話用半導体集積回路 - Google Patents
電話用半導体集積回路Info
- Publication number
- JPH06252999A JPH06252999A JP3230693A JP3230693A JPH06252999A JP H06252999 A JPH06252999 A JP H06252999A JP 3230693 A JP3230693 A JP 3230693A JP 3230693 A JP3230693 A JP 3230693A JP H06252999 A JPH06252999 A JP H06252999A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- signal
- control
- keyboard
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 外部回路無しにメカスイッチとホストＣＰＵ
からの二種類のＨＳ信号での制御を可能にし、ホストＣ
ＰＵ制御時にはＨＳ信号とは無関係にキー入力情報をＣ
ＰＵに送る。 【構成】 電話機に用いられるダイヤル機能を有する半
導体集積回路において、ＣＰＵ制御ＨＳ入力端子２８と
ＨＳ入力端子２９とを有する切り換え手段２７を付加し
た。 【効果】 ＨＳ信号の切り換えための外部回路が不要と
なり、また、ＯＮ−ＨＯＯＫ時のキーボードインターフ
ェースのサポートが可能となる。
からの二種類のＨＳ信号での制御を可能にし、ホストＣ
ＰＵ制御時にはＨＳ信号とは無関係にキー入力情報をＣ
ＰＵに送る。 【構成】 電話機に用いられるダイヤル機能を有する半
導体集積回路において、ＣＰＵ制御ＨＳ入力端子２８と
ＨＳ入力端子２９とを有する切り換え手段２７を付加し
た。 【効果】 ＨＳ信号の切り換えための外部回路が不要と
なり、また、ＯＮ−ＨＯＯＫ時のキーボードインターフ
ェースのサポートが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、ダイヤルパルス及びＤ
ＴＭＦ信号の出力機能を有し、通常はホストＣＰＵのス
レーブとして、停電時には電話回線のパワーにより単独
で動作をする電話用半導体集積回路に関する。
ＴＭＦ信号の出力機能を有し、通常はホストＣＰＵのス
レーブとして、停電時には電話回線のパワーにより単独
で動作をする電話用半導体集積回路に関する。
【０００２】
【従来の技術】ダイヤラー用のＩＣとしては、図２に示
すような回路構成のものが従来から使用されている。図
は、同一チップ上にＤＴＭＦ信号とダイヤルパルス（以
下ＤＰと称する）の両方の発生回路を有する例である。
周知のように、局あるいはＰＢＸの交換機には、ダイヤ
ル信号としてＤＴＭＦ信号を受け付けるものとＤＰを受
け付けるものとの２種類がある。そのいずれかの信号を
必要に応じて出力することが、ダイヤラーのＩＣに要求
される基本的な機能である。電話機の多機能化、高機能
化にともない、開発期間短縮のためＣＰＵを用いてソフ
トウエアによりダイヤラーを制御することが、一般的と
なっている。その際に問題となるのが、停電対策であ
る。つまり、電話器は停電時にもダイヤル動作だけは最
低限行えるように、電話回線のパワーのみでダイヤラー
が単独動作をするモードをサポートする必要がある。そ
のために、ダイヤラーはＣＰＵ制御モードと単独動作モ
ードの切り換え機能を持つことが重要である。
すような回路構成のものが従来から使用されている。図
は、同一チップ上にＤＴＭＦ信号とダイヤルパルス（以
下ＤＰと称する）の両方の発生回路を有する例である。
周知のように、局あるいはＰＢＸの交換機には、ダイヤ
ル信号としてＤＴＭＦ信号を受け付けるものとＤＰを受
け付けるものとの２種類がある。そのいずれかの信号を
必要に応じて出力することが、ダイヤラーのＩＣに要求
される基本的な機能である。電話機の多機能化、高機能
化にともない、開発期間短縮のためＣＰＵを用いてソフ
トウエアによりダイヤラーを制御することが、一般的と
なっている。その際に問題となるのが、停電対策であ
る。つまり、電話器は停電時にもダイヤル動作だけは最
低限行えるように、電話回線のパワーのみでダイヤラー
が単独動作をするモードをサポートする必要がある。そ
のために、ダイヤラーはＣＰＵ制御モードと単独動作モ
ードの切り換え機能を持つことが重要である。
【０００３】図２において、キーボード接続端子２から
キー入力信号が入力されると、信号線３により基準クロ
ック発生手段１がイネーブルされ、基準となる種々のク
ロックがＩＣの各部に送られる。例えば、信号線７によ
り基準クロック発生手段１からＤＴＭＦ信号生成手段２
３に対して必要なクロックが送られる。キーボードイン
ターフェース手段４からは、キー入力に対応したデータ
が出力される。このデータの転送される経路は、ＣＰＵ
／キーボード切り換え入力端子１０の状態により、以下
のように異なる。
キー入力信号が入力されると、信号線３により基準クロ
ック発生手段１がイネーブルされ、基準となる種々のク
ロックがＩＣの各部に送られる。例えば、信号線７によ
り基準クロック発生手段１からＤＴＭＦ信号生成手段２
３に対して必要なクロックが送られる。キーボードイン
ターフェース手段４からは、キー入力に対応したデータ
が出力される。このデータの転送される経路は、ＣＰＵ
／キーボード切り換え入力端子１０の状態により、以下
のように異なる。
【０００４】例えば、ＣＰＵ／キーボード切り換え入力
端子が”Ｌ”レベルの時、ＣＰＵが選択されているもの
とする。この時、キーボードインターフェース手段４か
ら出力されたデータは、信号線１７によりＣＰＵインタ
ーフェース手段１８に入力される。ＣＰＵインターフェ
ース手段１８は、信号端子１６を介して外部ＣＰＵとの
間でデータのやり取りをする。ダイヤル送出するデータ
は、外部ＣＰＵから信号端子１６を介してＣＰＵインタ
ーフェース手段１８に転送された後、バスライン１３を
介してバッファＲＡＭ１５に格納される。格納されたデ
ータは、制御手段８によりバッファＲＡＭ１５から読み
出され、制御信号端子９の一部によって設定されたモー
ドに従ってＤＴＭＦ信号生成手段２３またはＤＰ生成手
段２１にバスライン１３を介して送られる。データが送
られると、ＤＴＭＦ出力端子２２またはＤＰ出力端子２
０からデータに対応する信号が出力される。
端子が”Ｌ”レベルの時、ＣＰＵが選択されているもの
とする。この時、キーボードインターフェース手段４か
ら出力されたデータは、信号線１７によりＣＰＵインタ
ーフェース手段１８に入力される。ＣＰＵインターフェ
ース手段１８は、信号端子１６を介して外部ＣＰＵとの
間でデータのやり取りをする。ダイヤル送出するデータ
は、外部ＣＰＵから信号端子１６を介してＣＰＵインタ
ーフェース手段１８に転送された後、バスライン１３を
介してバッファＲＡＭ１５に格納される。格納されたデ
ータは、制御手段８によりバッファＲＡＭ１５から読み
出され、制御信号端子９の一部によって設定されたモー
ドに従ってＤＴＭＦ信号生成手段２３またはＤＰ生成手
段２１にバスライン１３を介して送られる。データが送
られると、ＤＴＭＦ出力端子２２またはＤＰ出力端子２
０からデータに対応する信号が出力される。
【０００５】一方、ＣＰＵ／キーボード切り換え入力端
子が”Ｈ”レベルでキーボードが選択されている時、キ
ー入力があると、キーボードインターフェース手段４か
ら出力されたデータは、制御手段８によりバスライン１
３を介して直ちにバッファＲＡＭ１５に格納される。格
納されたデータの読みだし及びダイヤル信号の送出に関
しては、ＣＰＵが選択されているときと同様である。
子が”Ｈ”レベルでキーボードが選択されている時、キ
ー入力があると、キーボードインターフェース手段４か
ら出力されたデータは、制御手段８によりバスライン１
３を介して直ちにバッファＲＡＭ１５に格納される。格
納されたデータの読みだし及びダイヤル信号の送出に関
しては、ＣＰＵが選択されているときと同様である。
【０００６】引き続きダイヤル送出のデータ入力または
キー入力が行われた場合には、制御手段８によりデータ
はバッファＲＡＭ１５に蓄えられた後、必要な最低限の
桁間ポーズ時間経過後に順次読み出され、ＤＴＭＦ信号
生成手段２３またはＤＰ生成手段２１に送られる。この
ようにして、データ入力またはキー入力に対応したダイ
ヤル信号が生成され、出力される。
キー入力が行われた場合には、制御手段８によりデータ
はバッファＲＡＭ１５に蓄えられた後、必要な最低限の
桁間ポーズ時間経過後に順次読み出され、ＤＴＭＦ信号
生成手段２３またはＤＰ生成手段２１に送られる。この
ようにして、データ入力またはキー入力に対応したダイ
ヤル信号が生成され、出力される。
【０００７】
【発明が解決しようとする課題】しかし、従来のこのよ
うな構成のＩＣを使用して電話機を設計する場合、ＣＰ
Ｕ制御によるＨＳ信号と停電時等ダイヤラーＩＣ単独動
作時のＨＳ信号とは経路が異なるため、切り換えのため
の外部回路が必要であった。また、ＣＰＵがキー入力デ
ータのみを必要とし、ダイヤル送出を行わないときに
は、回線にループ電流が流れないように外部回路を付加
してＨＳ信号をＯＦＦ−ＨＯＯＫ状態にするか、あるい
はこの時に限りＣＰＵにキースキャンを行わせねばなら
ず、いずれにしても非常に不便であった。
うな構成のＩＣを使用して電話機を設計する場合、ＣＰ
Ｕ制御によるＨＳ信号と停電時等ダイヤラーＩＣ単独動
作時のＨＳ信号とは経路が異なるため、切り換えのため
の外部回路が必要であった。また、ＣＰＵがキー入力デ
ータのみを必要とし、ダイヤル送出を行わないときに
は、回線にループ電流が流れないように外部回路を付加
してＨＳ信号をＯＦＦ−ＨＯＯＫ状態にするか、あるい
はこの時に限りＣＰＵにキースキャンを行わせねばなら
ず、いずれにしても非常に不便であった。
【０００８】
【課題を解決するための手段】本発明は、このような従
来の欠点を解決するために、ＣＰＵ制御時のＨＳ信号と
ダイヤラーＩＣ単独動作時のＨＳ信号との切り換え回路
を内蔵し、且つＣＰＵ制御時にはＨＳ信号に無関係にキ
ー入力に対応してキースキャン信号を送出する事によ
り、ＣＰＵがダイヤル送出に無関係にキー入力データを
扱えるようなダイヤラーＩＣを提供するものである。
来の欠点を解決するために、ＣＰＵ制御時のＨＳ信号と
ダイヤラーＩＣ単独動作時のＨＳ信号との切り換え回路
を内蔵し、且つＣＰＵ制御時にはＨＳ信号に無関係にキ
ー入力に対応してキースキャン信号を送出する事によ
り、ＣＰＵがダイヤル送出に無関係にキー入力データを
扱えるようなダイヤラーＩＣを提供するものである。
【０００９】
【作用】上記のように構成された電話用ＩＣにおいて
は、ホストＣＰＵからのＨＳ信号とメカニカルスイッチ
からのＨＳ信号を切り換えるための外部回路が不要にな
る。ＣＰＵ制御モード時には、ホストＣＰＵからＣＰＵ
／キーボード切り換え入力端子に例えば”Ｌ”を入力
し、ＣＰＵ制御側のＨＳ信号入力端子を制御する。停電
等により、ホストＣＰＵに電源が供給されなくなった時
には、ＣＰＵ／キーボード切り換え入力端子に例えば”
Ｈ”が入力されるようにする。そうすれば、ＣＰＵ制御
側のＨＳ信号とは無関係に、メカニカルスイッチからの
ＨＳ信号を受けて動作する。
は、ホストＣＰＵからのＨＳ信号とメカニカルスイッチ
からのＨＳ信号を切り換えるための外部回路が不要にな
る。ＣＰＵ制御モード時には、ホストＣＰＵからＣＰＵ
／キーボード切り換え入力端子に例えば”Ｌ”を入力
し、ＣＰＵ制御側のＨＳ信号入力端子を制御する。停電
等により、ホストＣＰＵに電源が供給されなくなった時
には、ＣＰＵ／キーボード切り換え入力端子に例えば”
Ｈ”が入力されるようにする。そうすれば、ＣＰＵ制御
側のＨＳ信号とは無関係に、メカニカルスイッチからの
ＨＳ信号を受けて動作する。
【００１０】更に、ＣＰＵ制御側のＨＳ信号では、ダイ
ヤラーの出力制御は行うがキー入力の制御は行わないよ
うにすることにより、ホストＣＰＵはＨＳの状態に無関
係にキー入力データを取り込める。例えば、ホストＣＰ
Ｕの内部にメモリを持っている場合には、メモリ登録の
ためにＯＮ−ＨＯＯＫ状態でキーボードを使用する。そ
の場合でも、特別に外部回路を付加する必要がなく、容
易に所望の機能を実現することが可能となる。
ヤラーの出力制御は行うがキー入力の制御は行わないよ
うにすることにより、ホストＣＰＵはＨＳの状態に無関
係にキー入力データを取り込める。例えば、ホストＣＰ
Ｕの内部にメモリを持っている場合には、メモリ登録の
ためにＯＮ−ＨＯＯＫ状態でキーボードを使用する。そ
の場合でも、特別に外部回路を付加する必要がなく、容
易に所望の機能を実現することが可能となる。
【００１１】
【実施例】以下、図面に基づいて本発明の電話用ＩＣを
詳細に説明する。図１には、２つのＨＳ信号入力端子と
それらの切り換え手段を備えた、本発明による電話用Ｉ
Ｃの一実施例が、ブロック図によって示されている。
詳細に説明する。図１には、２つのＨＳ信号入力端子と
それらの切り換え手段を備えた、本発明による電話用Ｉ
Ｃの一実施例が、ブロック図によって示されている。
【００１２】図１において、基準クロック発生手段１
は、通常水晶発振回路と分周回路とから成り、ＩＣの各
部に必要な基準クロックを発生する。キーボード接続端
子２は、電話機のキーボードに接続される端子であり、
キーボードインターフェース手段４に接続されている。
は、通常水晶発振回路と分周回路とから成り、ＩＣの各
部に必要な基準クロックを発生する。キーボード接続端
子２は、電話機のキーボードに接続される端子であり、
キーボードインターフェース手段４に接続されている。
【００１３】今、ＣＰＵ／キーボード切り換え入力端子
１０により、ＣＰＵ制御モードが選択されていると仮定
する。ＨＳ信号の如何に関わらず、キー入力があるとキ
ーボードインターフェース手段４は、信号線３により基
準クロック発生手段１を起動し、キーボード接続端子２
に印加されたキー入力信号を受けてシステムに対応した
データコードを発生すると、信号線１７を介してＣＰＵ
インターフェース手段１８に前記データコードを転送す
る。ＣＰＵインターフェース手段１８は、信号線１６に
よりホストＣＰＵに割り込みをかける。割り込みを受け
たホストＣＰＵは、信号線１６を介してＣＰＵインター
フェース手段１８からデータを受け取り、必要に応じて
メモリに格納する。
１０により、ＣＰＵ制御モードが選択されていると仮定
する。ＨＳ信号の如何に関わらず、キー入力があるとキ
ーボードインターフェース手段４は、信号線３により基
準クロック発生手段１を起動し、キーボード接続端子２
に印加されたキー入力信号を受けてシステムに対応した
データコードを発生すると、信号線１７を介してＣＰＵ
インターフェース手段１８に前記データコードを転送す
る。ＣＰＵインターフェース手段１８は、信号線１６に
よりホストＣＰＵに割り込みをかける。割り込みを受け
たホストＣＰＵは、信号線１６を介してＣＰＵインター
フェース手段１８からデータを受け取り、必要に応じて
メモリに格納する。
【００１４】ダイヤル信号を発生させたい場合、ホスト
ＣＰＵはＣＰＵ制御ＨＳ入力端子２８にＯＦＦ−ＨＯＯ
Ｋ信号を入力した後、信号線１６を介してＣＰＵインタ
ーフェース手段１８にダイヤルデータを転送する。する
と、信号線１９が制御手段８に働いて、信号線６により
基準クロック発生手段１に起動が掛かる。その結果、信
号線５によりクロックを受けた制御手段８は、信号線１
９によりＣＰＵインターフェース手段１８に働きかけ
て、ダイヤルデータをバスライン１３に乗せる。バスラ
インに乗ったデータは制御手段８により識別され、通常
のダイヤルデータ等メモリに書き込むデータであれば、
信号線１４によりバッファＲＡＭ１５に格納される。一
旦格納されたデータは読み出され、制御信号端子９の一
部によって設定されたモードに従って、ＤＴＭＦ信号生
成手段２３またはＤＰ生成手段２１にバスライン１３を
介して送られる。ＤＴＭＦ信号生成手段２３は、信号線
１１により起動を掛けられ、基準クロック信号線７から
ダイヤル信号を生成すると、ＤＴＭＦ出力端子２２から
出力する。一方、ＤＰ生成手段２１は、信号線２４を受
けてダイヤル信号を生成すると、ＤＰ出力端子２０から
出力する。
ＣＰＵはＣＰＵ制御ＨＳ入力端子２８にＯＦＦ−ＨＯＯ
Ｋ信号を入力した後、信号線１６を介してＣＰＵインタ
ーフェース手段１８にダイヤルデータを転送する。する
と、信号線１９が制御手段８に働いて、信号線６により
基準クロック発生手段１に起動が掛かる。その結果、信
号線５によりクロックを受けた制御手段８は、信号線１
９によりＣＰＵインターフェース手段１８に働きかけ
て、ダイヤルデータをバスライン１３に乗せる。バスラ
インに乗ったデータは制御手段８により識別され、通常
のダイヤルデータ等メモリに書き込むデータであれば、
信号線１４によりバッファＲＡＭ１５に格納される。一
旦格納されたデータは読み出され、制御信号端子９の一
部によって設定されたモードに従って、ＤＴＭＦ信号生
成手段２３またはＤＰ生成手段２１にバスライン１３を
介して送られる。ＤＴＭＦ信号生成手段２３は、信号線
１１により起動を掛けられ、基準クロック信号線７から
ダイヤル信号を生成すると、ＤＴＭＦ出力端子２２から
出力する。一方、ＤＰ生成手段２１は、信号線２４を受
けてダイヤル信号を生成すると、ＤＰ出力端子２０から
出力する。
【００１５】次に、ＣＰＵ／キーボード切り換え入力端
子１０により、キーボードが選択されている場合につい
て記す。この時、ＩＣはホストＣＰＵとは無関係に単独
で動作する。ＨＳ入力端子２９をＯＦＦ−ＨＯＯＫ状態
にすると、キーボードインターフェース手段４は、キー
ボード接続端子２からの入力受付待ち状態となる。キー
入力があると、キーボード接続端子２からキーボードイ
ンターフェース手段４に入力情報が伝達される。キーボ
ードインターフェース手段４は、信号線３と信号線１２
によりそれぞれ規準クロック発生手段１及び制御手段８
を起動し、入力情報を所定のコードに変換した後、その
コードをバスライン１３に乗せる。制御手段８は前記コ
ードを識別し、例えばダイヤルデータに相当するもので
あれば、信号線１４によりバッファＲＡＭ１５に格納す
る。以降の動作は、既に記したＣＰＵ制御モード時と同
等であるからその説明を省略する。
子１０により、キーボードが選択されている場合につい
て記す。この時、ＩＣはホストＣＰＵとは無関係に単独
で動作する。ＨＳ入力端子２９をＯＦＦ−ＨＯＯＫ状態
にすると、キーボードインターフェース手段４は、キー
ボード接続端子２からの入力受付待ち状態となる。キー
入力があると、キーボード接続端子２からキーボードイ
ンターフェース手段４に入力情報が伝達される。キーボ
ードインターフェース手段４は、信号線３と信号線１２
によりそれぞれ規準クロック発生手段１及び制御手段８
を起動し、入力情報を所定のコードに変換した後、その
コードをバスライン１３に乗せる。制御手段８は前記コ
ードを識別し、例えばダイヤルデータに相当するもので
あれば、信号線１４によりバッファＲＡＭ１５に格納す
る。以降の動作は、既に記したＣＰＵ制御モード時と同
等であるからその説明を省略する。
【００１６】図３は、キーボードインターフェース手段
のうちキーボード接続端子に近い部分の一実施例の回路
図である。２Ａ〜２Ｘ，２Ａ’〜２Ｘ’はキーボード接
続端子であり、入出力端子となっている。ａ，ｂ，ｃは
制御信号であり、ａとｂは互いに逆相のキースキャン信
号である。今、端子２Ａについて動作を説明する。制御
信号ｃが”Ｈ”レベルの時、２入力ＮＡＮＤゲート４５
を介してキースキャン信号ａがｐチャネルトランジスタ
４１のゲートに伝達される。一方、制御信号ｃはインバ
ータ４７により反転されて２入力ＮＯＲゲート４６に入
力され、キースキャン信号ａがｎチャネルトランジスタ
４３のゲートに伝達される。また、この時、２入力ＡＮ
Ｄゲート４４を介して端子２Ａの論理レベルがＩＣ内部
に取り込まれる。制御信号ｃが”Ｌ”レベルの時には、
２入力ＮＡＮＤゲート４５の出力が”Ｈ”、２入力ＮＯ
Ｒゲート４６の出力が”Ｌ”となるため、端子２Ａはフ
ローティング状態となりキー入力を受け付けない。端子
２Ｂ〜２Ｘ，２Ａ’〜２Ｘ’についても同様であるため
説明は省略する。従って、制御信号ｃを用いてキー入力
の制御を行うことが可能であり、この信号とＨＳ信号を
関連づけることにより容易に所望の仕様を満足させるこ
とができる。
のうちキーボード接続端子に近い部分の一実施例の回路
図である。２Ａ〜２Ｘ，２Ａ’〜２Ｘ’はキーボード接
続端子であり、入出力端子となっている。ａ，ｂ，ｃは
制御信号であり、ａとｂは互いに逆相のキースキャン信
号である。今、端子２Ａについて動作を説明する。制御
信号ｃが”Ｈ”レベルの時、２入力ＮＡＮＤゲート４５
を介してキースキャン信号ａがｐチャネルトランジスタ
４１のゲートに伝達される。一方、制御信号ｃはインバ
ータ４７により反転されて２入力ＮＯＲゲート４６に入
力され、キースキャン信号ａがｎチャネルトランジスタ
４３のゲートに伝達される。また、この時、２入力ＡＮ
Ｄゲート４４を介して端子２Ａの論理レベルがＩＣ内部
に取り込まれる。制御信号ｃが”Ｌ”レベルの時には、
２入力ＮＡＮＤゲート４５の出力が”Ｈ”、２入力ＮＯ
Ｒゲート４６の出力が”Ｌ”となるため、端子２Ａはフ
ローティング状態となりキー入力を受け付けない。端子
２Ｂ〜２Ｘ，２Ａ’〜２Ｘ’についても同様であるため
説明は省略する。従って、制御信号ｃを用いてキー入力
の制御を行うことが可能であり、この信号とＨＳ信号を
関連づけることにより容易に所望の仕様を満足させるこ
とができる。
【００１７】図において、ｐ−チャネルトランジスタ４
１、抵抗４２及びｎ−チャネルトランジスタ４３から成
る出力回路は、シングルコンタクトタイプのキーボード
に対応するための周知の回路であり、詳細な動作の説明
は省略する。図４には端子２Ａと２Ａ’に現れる互いに
逆相のキースキャン信号の一例を示した。端子２Ｂ〜２
Ｘ，２Ｂ’〜２Ｘ’には、それぞれ端子２Ａと２Ａ’と
同じキースキャン信号が現れる。
１、抵抗４２及びｎ−チャネルトランジスタ４３から成
る出力回路は、シングルコンタクトタイプのキーボード
に対応するための周知の回路であり、詳細な動作の説明
は省略する。図４には端子２Ａと２Ａ’に現れる互いに
逆相のキースキャン信号の一例を示した。端子２Ｂ〜２
Ｘ，２Ｂ’〜２Ｘ’には、それぞれ端子２Ａと２Ａ’と
同じキースキャン信号が現れる。
【００１８】
【発明の効果】本発明は、以上説明したように、従来の
メカスイッチとホストＣＰＵの両方のＨＳ信号を、外部
回路無しにＩＣに入力することを可能にし、また、ダイ
ヤル送出をしない場合でも、キー入力情報を容易にホス
トＣＰＵに対して送ることを可能にするという効果があ
る。
メカスイッチとホストＣＰＵの両方のＨＳ信号を、外部
回路無しにＩＣに入力することを可能にし、また、ダイ
ヤル送出をしない場合でも、キー入力情報を容易にホス
トＣＰＵに対して送ることを可能にするという効果があ
る。
【図１】本発明の電話用の半導体集積回路一実施例を表
すブロック図である。
すブロック図である。
【図２】従来の電話用半導体集積回路を表すブロック図
である。
である。
【図３】キーボードインターフェース手段の一実施例を
表す回路図である。
表す回路図である。
【図４】キースキャン信号の一実施例を表すタイミング
チャートである。
チャートである。
１ 基準クロック発生手段 ２ キーボード接続端子 ３、５、６、７、１１、１２、１４、１７ １９、２４、２５、２６ 信号線 ４ キーボードインターフェース手段 ８ 制御手段 ９ 制御信号端子 １０ ＣＰＵ／キーボード切り換え入力端子 １３ バスライン １５ バッファＲＡＭ １６ 信号端子 １８ ＣＰＵインターフェース手段 ２０ ＤＰ出力端子 ２１ ＤＰ生成手段 ２２ ＤＴＭＦ出力端子 ２３ ＤＴＭＦ信号生成手段 ２７ 切り換え手段 ２８ ＣＰＵ制御ＨＳ入力端子 ２９ ＨＳ入力端子 ４１ ｐチャネルトランジスタ ４２ 抵抗 ４３ ｎチャネルトランジスタ ４４ ２入力ＡＮＤゲート ４５ ２入力ＮＡＮＤゲート ４６ ２入力ＮＯＲゲート ４７ インバータ
Claims (1)
- 【請求項１】 キーボード接続端子を有するキーボード
インターフェース手段と、前記キーボードインターフェ
ース手段に接続された基準クロック発生手段と、前記基
準クロック発生手段及び前記キーボードインターフェー
ス手段に接続された複数の制御信号端子を有する制御手
段と、前記制御手段に接続されたバッファＲＡＭと、前
記基準クロック発生手段及び前記制御手段に接続された
ＤＴＭＦ出力端子を有するＤＴＭＦ信号生成手段と、前
記制御手段に接続されたＤＰ出力端子を有するＤＰ生成
手段と、前記キーボードインターフェース手段及び前記
制御手段に接続された複数の信号端子を有するＣＰＵイ
ンターフェース手段と、前記キーボードインターフェー
ス手段、前記制御手段、前記バッファＲＡＭ、前記ＤＴ
ＭＦ信号生成手段、前記ＤＰ生成手段及び前記ＣＰＵイ
ンターフェース手段との間を相互に接続するバスライン
と、前記制御手段に接続されたＣＰＵ制御ＨＳ入力端子
及びＨＳ入力端子を有する切り換え手段と、前記切り換
え手段及び前記制御手段に接続されたＣＰＵ／キーボー
ド切り換え入力端子から成り、前記ＣＰＵ／キーボード
切り換え入力端子がＣＰＵを選択しているときには、前
記ＣＰＵ制御ＨＳ入力端子の入力に関わらずキー入力に
応答してキーボード接続端子からキースキャン信号を出
力することを特徴とする電話用半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3230693A JPH06252999A (ja) | 1993-02-22 | 1993-02-22 | 電話用半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3230693A JPH06252999A (ja) | 1993-02-22 | 1993-02-22 | 電話用半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252999A true JPH06252999A (ja) | 1994-09-09 |
Family
ID=12355270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3230693A Pending JPH06252999A (ja) | 1993-02-22 | 1993-02-22 | 電話用半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252999A (ja) |
-
1993
- 1993-02-22 JP JP3230693A patent/JPH06252999A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100299149B1 (ko) | I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법 | |
| JP3057814B2 (ja) | 半導体集積回路 | |
| JP2000002754A (ja) | スキャンフリップフロップ回路 | |
| JPH10154021A (ja) | クロック切換装置およびクロック切換方法 | |
| EP0915566A2 (en) | Reset circuit for flipflop | |
| JPH06252999A (ja) | 電話用半導体集積回路 | |
| JPH0636054A (ja) | ワンチップマイクロコンピュータ | |
| KR960001987A (ko) | 내부 및 외부 메모리 상황을 모니터하기 위한 겸용 터미널을 갖춘 데이타 프로세서 | |
| KR0133866B1 (ko) | 전화용 반도체 집적 회로 | |
| KR20030033973A (ko) | 신호 전송을 위한 회로 구성 및 이를 포함하는 전자디바이스 | |
| JP3374535B2 (ja) | ボタン電話装置 | |
| US6205566B1 (en) | Semiconductor integrated circuit, method for designing the same, and storage medium where design program for semiconductor integrated circuit is stored | |
| JP3429844B2 (ja) | モード切り替えインタフェース回路 | |
| JP3310482B2 (ja) | マイクロコンピュータ | |
| KR100483423B1 (ko) | 버스테스트장치 | |
| JPS6252625A (ja) | キ−ボ−ドインタフエ−ス回路 | |
| KR100397497B1 (ko) | 디에스원/디스에스원이 신호접속 장치 및 회선절체 방법 | |
| KR930004912B1 (ko) | 멜로디회로를 콘트롤하는 다이얼러회로와 그 콘트롤방법 | |
| JPH07273884A (ja) | 居室機呼出釦付き集合玄関機 | |
| JP2722920B2 (ja) | クロック発振停止制御回路 | |
| JP2601560B2 (ja) | 二重化通信制御装置の系切替方式 | |
| JP2575920Y2 (ja) | 切替情報発出回路 | |
| JPH02195719A (ja) | 集積回路 | |
| AU7433898A (en) | Method and arrangement for connecting processor to asic | |
| JPH06132788A (ja) | フリップフロップ回路 |