JPH06252760A - ステレオ・アナログ／ディジタル変換回路 - Google Patents
ステレオ・アナログ／ディジタル変換回路Info
- Publication number
- JPH06252760A JPH06252760A JP3977893A JP3977893A JPH06252760A JP H06252760 A JPH06252760 A JP H06252760A JP 3977893 A JP3977893 A JP 3977893A JP 3977893 A JP3977893 A JP 3977893A JP H06252760 A JPH06252760 A JP H06252760A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- analog
- output
- sine wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【構成】 Ｌ及びＲのアナログ信号と、正弦波発生回路
１２の出力である周波数ｗのＣＯＳ波及びＳＩＮ波と
を、それぞれ乗算器１１及び１１′で乗算する。乗算器
１１及び１１′の出力信号を加算器１３で加算し、その
出力信号をＡＤ変換器１４に入力する。ＡＤ変換器１４
の出力信号と周波数ｗのＣＯＳ波とを乗算器１５で乗算
し、帯域ｗのローパスフィルタ１６を通すことにより、
Ｌのディジタル信号を取り出す。Ｒのディジタル信号の
取り出しも同様に行う。 【効果】 時間的に連続した信号となるので、簡易なデ
ルタシグマ変調型のＡＤ変換器の使用が可能となる。
１２の出力である周波数ｗのＣＯＳ波及びＳＩＮ波と
を、それぞれ乗算器１１及び１１′で乗算する。乗算器
１１及び１１′の出力信号を加算器１３で加算し、その
出力信号をＡＤ変換器１４に入力する。ＡＤ変換器１４
の出力信号と周波数ｗのＣＯＳ波とを乗算器１５で乗算
し、帯域ｗのローパスフィルタ１６を通すことにより、
Ｌのディジタル信号を取り出す。Ｒのディジタル信号の
取り出しも同様に行う。 【効果】 時間的に連続した信号となるので、簡易なデ
ルタシグマ変調型のＡＤ変換器の使用が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ／ディジタル
変換回路に関するものであり、更に詳しくは、２チャネ
ルのステレオ・アナログ信号を２チャネルのディジタル
信号に変換するステレオ・アナログ／ディジタル変換回
路に関するものである。
変換回路に関するものであり、更に詳しくは、２チャネ
ルのステレオ・アナログ信号を２チャネルのディジタル
信号に変換するステレオ・アナログ／ディジタル変換回
路に関するものである。
【０００２】
【従来の技術】従来、２チャネル（ステレオ）のアナロ
グ信号をディジタル信号に変換する場合は、２個のアナ
ログ／ディジタル変換器（以下、「ＡＤ変換器」とい
う）が必要であった。このため、回路が大規模になる問
題点があった。
グ信号をディジタル信号に変換する場合は、２個のアナ
ログ／ディジタル変換器（以下、「ＡＤ変換器」とい
う）が必要であった。このため、回路が大規模になる問
題点があった。
【０００３】また、２チャネルのアナログ信号を１個の
ＡＤ変換器でディジタル信号に変換する方法として、特
開昭５５ー１７８５０に示されている方法があった。こ
の方法を図３に示す。
ＡＤ変換器でディジタル信号に変換する方法として、特
開昭５５ー１７８５０に示されている方法があった。こ
の方法を図３に示す。
【０００４】図３において、２チャネルのアナログ信号
Ｌ及びＲが、それぞれローパスフィルタ３１及び３１′
に入力され、その出力が、それぞれサンプルホールド回
路３２及び３２′に入力される。各々のサンプルホール
ド回路は、所定のサンプリング速度でアナログ値を保持
（ホールド）して出力する。それぞれの出力がアナログ
スイッチ３３に入力される。アナログスイッチ３３は、
ＬとＲの信号を交互にＡＤ変換器３４に入力して、
Ｌn，Ｒn，Ｌn+1，Ｒn+1，・・・の順にＡＤ変換する。
すなわち、ＡＤ変換結果はＬiとＲiのディジタル信号が
交互に時間分割されて出力される。
Ｌ及びＲが、それぞれローパスフィルタ３１及び３１′
に入力され、その出力が、それぞれサンプルホールド回
路３２及び３２′に入力される。各々のサンプルホール
ド回路は、所定のサンプリング速度でアナログ値を保持
（ホールド）して出力する。それぞれの出力がアナログ
スイッチ３３に入力される。アナログスイッチ３３は、
ＬとＲの信号を交互にＡＤ変換器３４に入力して、
Ｌn，Ｒn，Ｌn+1，Ｒn+1，・・・の順にＡＤ変換する。
すなわち、ＡＤ変換結果はＬiとＲiのディジタル信号が
交互に時間分割されて出力される。
【０００５】
【発明が解決しようとする課題】図３に於いて、ＬとＲ
の信号をＦｓ（Ｈｚ）でサンプリングする場合は、サン
プルホールド回路３２，３２′はＦｓ（Ｈｚ）で動作し
て、アナログスイッチ３３は２×Ｆｓ（Ｈｚ）で切り替
える必要がある。そのため、ＡＤ変換器３４は２×Ｆｓ
（Ｈｚ）の帯域が必要になる。このため、高速で高精度
なＡＤ変換器が必要になるが、このＡＤ変換器はＬとＲ
の信号を交互に変換しなければならないため、時間的に
連続した信号にならず、遅延器が含まれるデルタシグマ
変調型のＡＤ変換器は使用できない。デルタシグマ変調
型のＡＤ変換器は、高精度なアナログ回路技術を用い
ず、ほとんどディジタル回路技術で実現でき調整無しで
高精度なＡＤ変換が可能となるため、集積回路化には非
常に有効な技術である。
の信号をＦｓ（Ｈｚ）でサンプリングする場合は、サン
プルホールド回路３２，３２′はＦｓ（Ｈｚ）で動作し
て、アナログスイッチ３３は２×Ｆｓ（Ｈｚ）で切り替
える必要がある。そのため、ＡＤ変換器３４は２×Ｆｓ
（Ｈｚ）の帯域が必要になる。このため、高速で高精度
なＡＤ変換器が必要になるが、このＡＤ変換器はＬとＲ
の信号を交互に変換しなければならないため、時間的に
連続した信号にならず、遅延器が含まれるデルタシグマ
変調型のＡＤ変換器は使用できない。デルタシグマ変調
型のＡＤ変換器は、高精度なアナログ回路技術を用い
ず、ほとんどディジタル回路技術で実現でき調整無しで
高精度なＡＤ変換が可能となるため、集積回路化には非
常に有効な技術である。
【０００６】本発明は、ＡＤ変換器への入力信号を時間
的に連続した信号として、上記デルタシグマ変調型のＡ
Ｄ変換器の使用を可能としたステレオ・アナログ／ディ
ジタル変換回路を提供するものである。
的に連続した信号として、上記デルタシグマ変調型のＡ
Ｄ変換器の使用を可能としたステレオ・アナログ／ディ
ジタル変換回路を提供するものである。
【０００７】
【課題を解決するための手段】２チャネルのアナログ信
号Ｌ，Ｒを直交変調し、その加算信号を単一のＡＤ変換
器に入力する構成とする。これにより、ＡＤ変換器への
入力を時間的に連続した信号とすることができる。ま
た、直交変調を用いているので、ＬとＲの信号は独立し
ているため、ＡＤ変換器の出力を復調することにより、
ＬとＲのディジタル信号を別々に取り出すことができ
る。
号Ｌ，Ｒを直交変調し、その加算信号を単一のＡＤ変換
器に入力する構成とする。これにより、ＡＤ変換器への
入力を時間的に連続した信号とすることができる。ま
た、直交変調を用いているので、ＬとＲの信号は独立し
ているため、ＡＤ変換器の出力を復調することにより、
ＬとＲのディジタル信号を別々に取り出すことができ
る。
【０００８】
【実施例】図１に本発明のブロック図を示す。なお、図
１に於いては、簡単のため、本発明の作用に直接影響し
ない帯域制限フィルタ等は省略してある。
１に於いては、簡単のため、本発明の作用に直接影響し
ない帯域制限フィルタ等は省略してある。
【０００９】Ｌ及びＲのアナログ信号と、正弦波発生回
路１２の出力である周波数ｗのＣＯＳ波及びＳＩＮ波と
を、それぞれ乗算器１１及び１１′で乗算する。ここ
で、周波数ｗは、ＬとＲの信号の帯域より高い周波数に
する。乗算器１１，１１′の出力は、それぞれＬ×ＣＯ
Ｓ（ｗｔ）、Ｒ×ＳＩＮ（ｗｔ）となり、それらを入力
とする加算器１３の出力は式（１）の様になる。
路１２の出力である周波数ｗのＣＯＳ波及びＳＩＮ波と
を、それぞれ乗算器１１及び１１′で乗算する。ここ
で、周波数ｗは、ＬとＲの信号の帯域より高い周波数に
する。乗算器１１，１１′の出力は、それぞれＬ×ＣＯ
Ｓ（ｗｔ）、Ｒ×ＳＩＮ（ｗｔ）となり、それらを入力
とする加算器１３の出力は式（１）の様になる。
【００１０】 Ｌ×ＣＯＳ（ｗｔ）＋Ｒ×ＳＩＮ（ｗｔ）・・・（１） このときの信号の帯域は図２のようになる。ＬとＲの信
号の帯域が（ａ）であるとすると、乗算後の信号、すな
わち変調された信号の帯域は（ｂ）に示すように２×ｗ
になる。
号の帯域が（ａ）であるとすると、乗算後の信号、すな
わち変調された信号の帯域は（ｂ）に示すように２×ｗ
になる。
【００１１】加算器１３の出力信号はＡＤ変換器１４に
入力される。
入力される。
【００１２】次に、ＡＤ変換された信号からＬとＲを分
離する方法の説明を行う。
離する方法の説明を行う。
【００１３】ＡＤ変換された信号は、サンプリングさ
れ、量子化されているが、簡単のため式（１）と等価と
する。式（１）で表わされる信号からＬの信号を分離し
て取り出すためには、周波数ｗのＣＯＳ波を乗算して、
帯域がｗのローパスフィルタに入力すればよい。すなわ
ち、ＡＤ変換器１４の出力信号と正弦波発生回路１２′
の出力である周波数ｗのＣＯＳ波とを乗算する乗算器１
５と、ローパスフィルタ１６とによりＬのディジタル信
号を取り出すことができる。
れ、量子化されているが、簡単のため式（１）と等価と
する。式（１）で表わされる信号からＬの信号を分離し
て取り出すためには、周波数ｗのＣＯＳ波を乗算して、
帯域がｗのローパスフィルタに入力すればよい。すなわ
ち、ＡＤ変換器１４の出力信号と正弦波発生回路１２′
の出力である周波数ｗのＣＯＳ波とを乗算する乗算器１
５と、ローパスフィルタ１６とによりＬのディジタル信
号を取り出すことができる。
【００１４】 ｛Ｌ×ＣＯＳ（ｗｔ）＋Ｒ×ＳＩＮ（ｗｔ）｝×ＣＯＳ（ｗｔ） ＝Ｌ×ＣＯＳ2（ｗｔ）＋Ｒ×ＳＩＮ（ｗｔ）×ＣＯＳ（ｗｔ） ＝｛Ｌ＋Ｌ×ＣＯＳ（２×ｗｔ）＋Ｒ×ＳＩＮ（２×ｗｔ）｝／２・・（２） このときの信号の帯域は図２（ｃ）の様になり、ｗ以下
の帯域にはＬの信号成分のみが残る。したがって、帯域
ｗのローパスフィルタを通すことによりＬの信号を分離
して取り出すことができる。
の帯域にはＬの信号成分のみが残る。したがって、帯域
ｗのローパスフィルタを通すことによりＬの信号を分離
して取り出すことができる。
【００１５】同様にして、Ｒの信号も、ＡＤ変換器１４
の出力信号と周波数ｗのＳＩＮ波とを乗算すると式
（３）の様になり、帯域がｗのローパスフィルタを通す
ことにより、Ｒの信号を分離して取り出すことができ
る。
の出力信号と周波数ｗのＳＩＮ波とを乗算すると式
（３）の様になり、帯域がｗのローパスフィルタを通す
ことにより、Ｒの信号を分離して取り出すことができ
る。
【００１６】 ｛Ｒ−Ｒ×ＣＯＳ（２×ｗｔ）＋Ｌ×ＳＩＮ（２×ｗｔ）｝／２・・（３） すなわち、ＡＤ変換器１４の出力信号と正弦波発生回路
１２′の出力である周波数ｗのＳＩＮ波とを乗算する乗
算器１５′と、帯域がｗのローパスフィルタ１６′とに
より、Ｒの信号を分離して取り出すことができる。
１２′の出力である周波数ｗのＳＩＮ波とを乗算する乗
算器１５′と、帯域がｗのローパスフィルタ１６′とに
より、Ｒの信号を分離して取り出すことができる。
【００１７】本発明の実施例として、ＡＤ変換器１４に
デルタシグマ変調型のＡＤ変換器を用いた場合の例を図
４に示す。
デルタシグマ変調型のＡＤ変換器を用いた場合の例を図
４に示す。
【００１８】図４に於いて、デルタシグマ変調型のＡＤ
変換器４０は、加算器４４、積分器４５、１ビット量子
化器４６、デシメーションフィルタ４７と遅延器４８と
で構成されている。この様に、デルタシグマ変調型のＡ
Ｄ変換器には、遅延器、積分器、デシメーションフィル
タが含まれており、過去の値が影響するため、図３に示
すようなスイッチで切り替える方法は採用できない。他
の構成は、基本的に図１と同様の構成になっている。Ｌ
とＲのアナログ信号は各々ローパスフィルタ４１，４
１′で帯域制限されて、乗算器４２，４２′で変調され
る。この時の正弦波は、ディジタルの正弦波発生回路５
１１で発生したものを、ＤＡ変換器５２１及びバンドパ
スフィルタ５２２から成るＤＡ変換回路５２でアナログ
変換したものを用いている。５３はπ／２位相シフタで
ある。この様に、ディジタル回路で発生した正弦波を用
いることにより、変調時と復調時の周波数誤差が無くな
り、復調信号に歪みが発生することを防止できる。な
お、４３は加算器、４９，４９′は乗算器、５０，５
０′は帯域がｗのローパスフィルタ、５１は正弦波発生
回路、５１２はディジタル・π／２位相シフタである。
変換器４０は、加算器４４、積分器４５、１ビット量子
化器４６、デシメーションフィルタ４７と遅延器４８と
で構成されている。この様に、デルタシグマ変調型のＡ
Ｄ変換器には、遅延器、積分器、デシメーションフィル
タが含まれており、過去の値が影響するため、図３に示
すようなスイッチで切り替える方法は採用できない。他
の構成は、基本的に図１と同様の構成になっている。Ｌ
とＲのアナログ信号は各々ローパスフィルタ４１，４
１′で帯域制限されて、乗算器４２，４２′で変調され
る。この時の正弦波は、ディジタルの正弦波発生回路５
１１で発生したものを、ＤＡ変換器５２１及びバンドパ
スフィルタ５２２から成るＤＡ変換回路５２でアナログ
変換したものを用いている。５３はπ／２位相シフタで
ある。この様に、ディジタル回路で発生した正弦波を用
いることにより、変調時と復調時の周波数誤差が無くな
り、復調信号に歪みが発生することを防止できる。な
お、４３は加算器、４９，４９′は乗算器、５０，５
０′は帯域がｗのローパスフィルタ、５１は正弦波発生
回路、５１２はディジタル・π／２位相シフタである。
【００１９】デルタシグマ変調型のＡＤ変換器は、１ビ
ットＡＤを用いたオーバーサンプリング技術と、ノイズ
シェーピング技術でＳＮ比（信号対雑音比）を向上させ
ている。具体的には、アナログ信号の加算器の出力をオ
ーバーサンプリング速度でサンプリングして、デシメー
ションフィルタ４７で雑音を除去すると共に、通常のサ
ンプリング速度に戻している。
ットＡＤを用いたオーバーサンプリング技術と、ノイズ
シェーピング技術でＳＮ比（信号対雑音比）を向上させ
ている。具体的には、アナログ信号の加算器の出力をオ
ーバーサンプリング速度でサンプリングして、デシメー
ションフィルタ４７で雑音を除去すると共に、通常のサ
ンプリング速度に戻している。
【００２０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、高精度なアナログ回路技術を用いず、ほとんどデ
ィジタル回路技術で実現でき、調整無しで高精度なＡＤ
変換が可能なデルタシグマ変調型のＡＤ変換器が使用で
きる。なお、図４のの箇所から信号を取り出すことに
より、ステレオ信号をモノラル信号と同様に扱うことが
できる。
れば、高精度なアナログ回路技術を用いず、ほとんどデ
ィジタル回路技術で実現でき、調整無しで高精度なＡＤ
変換が可能なデルタシグマ変調型のＡＤ変換器が使用で
きる。なお、図４のの箇所から信号を取り出すことに
より、ステレオ信号をモノラル信号と同様に扱うことが
できる。
【図１】本発明のブロック図である。
【図２】信号帯域図である。
【図３】従来技術のブロック図である。
【図４】本発明の実施例のブロック図である。
１１，１１′ 乗算器 １２，１２′ 正弦波発生回路 １３ 加算器 １４ ＡＤ変換器 １５，１５′ 乗算器 １６，１６′ ローパスフィルタ
Claims (1)
- 【請求項１】 ２チャネルのアナログ信号を直交変調
し、その加算信号を単一のアナログ／ディジタル変換器
に入力する手段と、上記アナログ／ディジタル変換器の
出力信号を２チャネルのディジタル信号に復調・分離す
る手段とを設けたことを特徴とするステレオ・アナログ
／ディジタル変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5039778A JP2994901B2 (ja) | 1993-03-01 | 1993-03-01 | ステレオ・アナログ／ディジタル変換回路 |
| US08/170,899 US5642463A (en) | 1992-12-21 | 1993-12-21 | Stereophonic voice recording and playback device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5039778A JP2994901B2 (ja) | 1993-03-01 | 1993-03-01 | ステレオ・アナログ／ディジタル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252760A true JPH06252760A (ja) | 1994-09-09 |
| JP2994901B2 JP2994901B2 (ja) | 1999-12-27 |
Family
ID=12562400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5039778A Expired - Fee Related JP2994901B2 (ja) | 1992-12-21 | 1993-03-01 | ステレオ・アナログ／ディジタル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2994901B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008289153A (ja) * | 2007-05-15 | 2008-11-27 | Atmel Germany Gmbh | 変換器装置 |
-
1993
- 1993-03-01 JP JP5039778A patent/JP2994901B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008289153A (ja) * | 2007-05-15 | 2008-11-27 | Atmel Germany Gmbh | 変換器装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2994901B2 (ja) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317468B1 (en) | IF exciter for radio transmitter | |
| US5619536A (en) | Digital superheterodyne receiver and baseband filter method used therein | |
| US5073777A (en) | Plural delta-sigma converters operating in parallel with independent dither generators | |
| EP0335037A1 (en) | Direct conversion radio | |
| JPH06232754A (ja) | アナログ−デジタル変換器 | |
| US6744825B1 (en) | Method and system for quadrature modulation and digital-to-analog conversion | |
| EP1212838B1 (en) | Hybrid bandpass and baseband delta-sigma modulator | |
| GB2549963A (en) | Signal processing device and method | |
| EP0726656B1 (en) | Noise cancelling circuit for a sigma-delta D/A converter | |
| JP3132802B2 (ja) | Ｆｍ多重受信装置 | |
| US6429797B1 (en) | Decimation filter for a bandpass delta-sigma ADC | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| CN104639170A (zh) | 一种直流偏置的过采样数模转换器 | |
| JP2918857B2 (ja) | デジタルセンターラインフィルタ | |
| KR100219155B1 (ko) | 디지탈/아날로그 변환장치 | |
| JPH02295260A (ja) | 変調器 | |
| WO1996015585A1 (en) | Rf transmitter | |
| JPH0137057B2 (ja) | ||
| JPH06252760A (ja) | ステレオ・アナログ／ディジタル変換回路 | |
| KR100360632B1 (ko) | 실제선형위상응답을동반한위상각보정의제공및양자화신호들의필터링을위한데시메이션회로및방법 | |
| Tomlinson et al. | Techniques for the digital interfacing of TDM-FDM systems | |
| JP3148053B2 (ja) | ディジタル直交検波装置 | |
| JPH11274937A (ja) | Δς変調器およびそのδς変調器が適用された帯域通過フィルタ | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| Abeysekera et al. | Fpga implementation of a sigma-delta (/spl sigma/-/spl delta/) architecture based digital if stage for software radio |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |