JPH02295260A

JPH02295260A - 変調器

Info

Publication number: JPH02295260A
Application number: JP1116877A
Authority: JP
Inventors: Koji Ogura; 浩嗣小倉; Mutsumi Serizawa; 睦芹澤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-05-10
Filing date: 1989-05-10
Publication date: 1990-12-06
Also published as: EP0398590A2; US4990867A; DE69027889D1; EP0398590B1; DE69027889T2; EP0398590A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「発明の１」的］（産業上の利用分野）本発明は、ディジタル系の変調器に関スる。

（従来の技術）従来から、ベースバンドのディジタル信号で搬送波を変
調し、ＩＦ　（ＲＦ）帯域の変調信号を得る変調器では
、アナログでの信号処理が用いられている。

第１２図はアナログ信号処理による直交変調器の一般的
な構成を示す図である。

■チャンネルデータ入力点１及びＱチャンネルデータ人
力点２から人力された各ディジタル入力信号は、ディジ
タル信号処理部３を介し、各々Ｄ／Ａ変換器４、５によ
りアナログｒｉ号に変換される。この後、オペアンブ６
、７、ローパスフィルター８、９を通った後に、乗算器
１０，１１により基準搬送波１２の同相成分、基準搬送
波１２の９０゜位相器１３を介する直交成分が変調され
る。

そして、これら両出力は、加算器１４により合成される
ことで、直交変調波が得られる。

ところで、このようにアナログ信号処理による直交変．
凋器で直交変１週する場合、調整する箇所が極めて多い
。

第１に、入力されたディジタル信号をＤ／Ａ，？換器４
、５によりアナログ信号に変換する場合、直流オフセッ
トが生ずる。即ち、入力されたディジタル信号か本来な
らばＯｖを中心とした波形でなければならないものが、
Ｄ／Ａ変換器４、５個々の性質によりある直流レベルを
中心とした波形になる。そして、このような直流オフセ
ットが存在すると、この直流成分までもが搬送波を変調
してしまい、正しい変調波が得られないのである。

従って、上述した変調器では、Ｄ／Ａ変換器４、５の後
にオペアンブ６、７を挿入し、これらを調整することで
、直流オフセットを除去している。

第２に、加算器１４に入力されるＩチャンネルとＱチャ
ンネルの信号の振幅のハランスが取れていなければ正し
い直交変調波は得られない。即ち、口−パスフィルタ８
、９を通った後のエチャンネルとＱチャンネルの信号の
振幅は一致していなければならない。しかし、Ｄ／Ａ変
換器４、５や口−パスフィルタ６、７の個々の特性のば
らつきによって振幅はすれ、バランスが崩れる。従って
、上述した変調器では、このような振幅のバランスをと
るために、Ｄ／Ａ変換器４、５の後段のオペアンブ６、
７を調整している。

第３に、ディジタル入力信号の■チャンネルとＱチャン
ネル双方の人力インピーダンスをｉｌＥ　ｉｉ＊に合わ
せなければならず、回路作成時に調整をしいることとな
る。

このように、アナログ信号処理による直交変１渭器では
、調整する箇所が極めて多く、多大な労力と時間を要す
る。このため、変調器の価格が非常に高価なものとなる
。

また、ディジタル入力信号の■チャンネルとＱチャンネ
ル双方の入力インピーダンスの調整には、消費電力の大
きいインピーダンスマッチング回路が必要であり、大電
力を要する変調器となってしまう。

（発明が解決しようとする課題）このように従来のアナログ信号処理による変調器におい
ては、調整する箇所が極めて多く、変調器のｆＩｌｆｒ
６が非常に高いという問題点があった。

そこで、本発明は、より：Ｊ！Ｊ！ｉの少ない低価格化
が可能なディジタル変調器の提供を目的とする。

［発明の｛１が成］（課題を解決するための手段）本発明は、ディジタル信号であるベースバンドのＩチャ
ンネル及びＱチャンネルの２信号をアナログ信号に変換
した後、前記アナログ信号に変換された２信号の各々で
搬送波の同相成分及び直交成分を変調して直交変調波を
得る変調器において、前記ディジタル信号である２信号
を時分割多重化により１信号の信号列に結合する信号結
合手段と、この信号結合手段により結合された１信号を
アナログ信号に変換する１個のディジタル／アナログ変
換器と、このディジタル／アナログ変換器により変換さ
れたアナログ信号の出力を■チャンネル及びＱチャンネ
ルの２つのアナログ信号に再分離する信号分離手段とを
具備するものである。

（作　用）本発明では、ディジタル信号である２信号を時分割多市
化により一旦１信号の信号列に結合した後、アナログ信
号に変換し、これを１チャンネル及びＱチャンネルの２
つのアナログ信号に再分離しているので、．１！＋　ｑ
個所の多いディジタル／アナログ変換器を１つにするこ
とができる。よって、より調整の少ない低価格化が可能
なディジタル変調器が実現できる。

（実施例）以下、本発明の実施例の詳細を図面に基づいて説明する
。

第１図は本発明の一実施例に係る変調器の構成を示すブ
ロック図である。

第１図に示すように、データ入力点１、２より人力され
たｉチャンネル及びＱチャンネルのデータは、ディジタ
ル信号処理部３によりマッピング、フィルタリングを施
され、ディジタルの！チャンネル信号（第２図（ａ））
及びＱチャンネル信号（第２図（ｂ））となる。尚、こ
れらの信号は時間輔に対し離散的な信号であるが、後の
Ｄ／Ａ変換器等による計算時間が必要とされるため、デ
ィジタル処理部３からの出力は第２図に示した如く次の
信号が出力されるまでの間保持される。

ここで、ディジタル信号処理部３により所定のサンプリ
ング周期（Ｔ）でマッピングしたとすると、信号の出力
はそのサンプリングポイントにあたり、信号と次の信号
の間隔はサンプリング周期（Ｔ）に等しくなる。そして
、第２図（ｃ）及び（ｄ）に示すように、このサンプリ
ング周期（Ｔ）の前半では１チャンネル側のＤ／Ａ変換
器１５への入力及び出力スイッチ１６、１７をオンかっ
Ｑチャンネル側のＤ／Ａ変換器１５への人力及び出力ス
イッチ１８、１９をオフとし、逆に、サンブリング周期
（Ｔ）の後半ではＩチャンネル側のＤ／Ａ変換器１５へ
の人力及び出力スイッチ１６、１７をオフかつＱチャン
ネル側のＤ／Ａ変換器１５への人力及び出力スイッチ１
８、１９をオンとすることで、２つのチャネルのＤ／Ａ
変換を１つのＤ／Ａ変換器１５により行っている。尚、
これらスイッチ１６、１７、１８、１つの切替えは、ス
イッチ制御部２１により行われる。

また、Ｄ／Ａ変換後器１５と出力スイッチ１７、１９と
の間には、オペアンブ２０が介挿され、Ｄ／Ａ変換器１
５により発生した直流オフセットが除去されるようにな
っている。

さて、出力スイッチ１７、１９により分配された２チャ
ンネルの信号は、各々ローバスフィルター８、９を通り
、乗算器１０、１１によりバ準搬送波１２の同相成分、
基準搬送波１２の９０゜位ト｛１器１３を介する直交成
分が変調される。そして、これら両出力は、加算器１４
により合成されることで、直交変調波が得られる。

このように本実施例によれば、従来は２つ必要とされて
いたＤ／Ａ変換器を一つとすることで、その後段のオペ
アンプ２０の調整が半分で済む。

また、Ｄ／Ａ変換器１５からのＩチャンネルとＱチャン
ネルの信号の振幅は双方等しくなるため、バランスの調
整が不用となる。

次に、本発明の他の実施例を説明する。

この実施例の変調器は、第１図に示したディジタル信号
処理部３を異なるディジタル信号処理部としたものであ
る。

第３図はそのディジタル信号処理部２２の構成を示すブ
ロック図である。

同図に示すように、このディジタル信号処理部２２に入
力された！チャンネル及びＱチャンネルのデータは、各
々マッピング回路２３、２４によりマッピングされる。

ここでは、ｌｓｙｆＩｌｂｏ＋に４サンプルでマッピン
グしている（第４図（Ｃ）、（ｄ））。そして、これら
マッピングのサンプリングポイントをＩチャンネルとＱ
チャンネルとでサンプリングクロツク同期τの１／２だ
けオフセットさせている（第４図（ｅ）、（ｆ））。こ
れは、■チャンネルのマッピング回路２３、ディジタル
フィルタ２５、Ｄフリップフロップ２６等に与えるクロ
ツク２７をそのまま供給するとともに、Ｑチャンネルの
マッピング回路２４、ディジタルフィルタ２８、Ｄフリ
ップフロツブ２９等に与えるクロツク２７をτｌ２たけ
遅延回路３０により遅延させることにより行イ）れる。

この後、マッピングした信号をサンプリングポイントが
オフセットしたことを考慮して係数をオフセットさせた
ディジタルフィルタ２５、２８によりフィルタリングし
てＩチャンネル及びＱチャンネルのディジタル信号を得
る（第４図（ｇ）〜（ｉ））。

そして、これらディジタル信号を後段のＤ／Ａ変換器に
よる杖算時間のため、Ｄフリップフロツプ２６、２９に
よりあるサンプリングポイントから次のサンプリングポ
イントまで保持する（第４図（ｊ）、（ｋ））。

こうして得られたサンプリング周期の１／２オフセット
した■チャンネル及びＱチャンネルの信号は、入力スイ
ッチ１６、１８、Ｄ／Ａ変換器１５、オペアンプ２０、
出力スイッチ１７、１．９、ローパスフィルター８、９
、乗算器１０、１１を通り加算器１４により合成される
ことで、直交変調波が得られる。尚、入出力スイッチ１
６〜１９の切替えに関しては、第５図に示す通りである
。

このように本実施例においても、上述した実施例と同様
に、従来は２つ必要とされていたＤ／Ａ変換器を一つと
することで、その後段のオペアンブ２０の調整が半分で
済むことになる。また、Ｄ／Ａ変換器１５からのＩチャ
ンネルとＱチャンネルの信号の振幅は双方等しくなるた
め、バランスの調整が不用となる。

更に、■チャンネルとＱチャンネルとのサンプリングポ
イントをオフセットさせない場合には、上述した実施例
のように、Ｑチャンネルもしくは■チャンネルのデータ
が、！チャンネルもしくはＱチャンネルのデータサンプ
リング間隔の１７２だけ遅延した信号がＤ／Ａ変換器１
５に入力されてしまい、正しいＱチャンネルもしくは■
チャンネルのアナログ信号が得られない虞れがあるが、
本実施例では、マッピングの段階でオフセットさせ、サ
ンプリングしているので、ＩＳＱ両チャンネルとも遅延
差のないアナログ信号を得ることが可能である。

次に、本発明の第３の実施例を説明する。

第６図は第３の実施例に係る変調器の構成を示すブロッ
ク図である。

同図に示す変調器は、第１図に示した入力スイッチ１６
、１７を異なる人力スイッチ３２、３３としたものであ
る。

即ち、本実施例では、Ｉ，Ｑチャンネルのサンプリング
ポイントをオフセットさせたディジタル信号処理部２２
からの出力を、人力スイッチ３２、３３により多重化す
るのであるが、その際以下の点で第１図に示した実施例
と異なる。

第７図（ａ）　、（Ｃ）に示すように、マッピング時の
サンプリング間隔をτとすると、■チャンネルがサンプ
リングされてからτｌ８経てから入力スイッチ３２をａ
側に接続し、■チャンネルのディジタル信号をＤ／Ａ変
換器１５に入力する。ここで、Ｄ／Ａ変換器１５の計算
時間がτハよりも短いものとすると、τハだけ入力スイ
ッチ３２をａ側に接続した後、次のサンプリングポイン
トからτ／８経過する　５τ／８の間ｂ側に接続しグラ
ンド３４即ち　Ｏを人力させる。一方、Ｑチャンネルに
おいても同様に第７図（ｂ）、（ｄ）に示す通りに行う
。尚、第７図（ｅ）はＤ／Ａ変換器１５に人力されるＩ
チャンネル及びＱチャンネル信号を示している。

このように本実施例では、人力スイッチ３２、３３によ
りＤ／Ａ変換器１５への入力が０となる点を設けること
で、入力スイッチ３２、３３に若干のオフセットが生じ
ても、■チャンネルとＱチャンネルの信号が混在してＤ
／Ａ変換器１５に入力されることを防ぐことが可能とな
る。

次に、本発明の第４の実施例を説明する。

第８図はこの実施例に係る変調器の構成を示したブロッ
ク図である。

同図に示すように、データ入力点１、２より入力された
Ｉチャンネル及びＱチャンネルのデータは、ディジタル
信号処理部３５に人力される。

第９図はそのディジタル信号処理部３５の構成を示すブ
ロック図である。

同図に示すディジタル信号処理部３５では、Ｄフリソプ
フロツプ３６、３７のクロック３８の周波数（第１０図
（ｅ））を、マッピング回路２３、２４及びディジタル
フィルタ２５、２８のクロック２７の周波数（第１０図
（ｃ）、（ｄ））の２倍とする。ここで、ディジタルフ
ィルタ２５、２８からは離散的なＩ，Ｑチャンネルのデ
ィジタル信号が出力され、また、Ｉ，Ｑチャンネルのデ
ィジタル信号のサンプリングポイントはオフセットされ
ている（第１０図（ａ）、（ｂ））。そして、■チャン
ネルにおいて、Ｄフリップフロツブ３６への人力をスイ
ッチ３９により、サンプリング後の１クロツクディジタ
ル信号とし、後ろの３クロックをグランドとする（第１
０図（ｆ））。Ｑチャンネルでもスイッチ４０により同
ｔ１にして行う（第１０図（ｇ））。

こうして得られた１チャンネル及びＱチャンネルの信号
は、加算器４１、Ｄ／Ａ変換器１５、オペアンプ２０、
出力スイッチ１７、１つ、ローパスフィルター８、９、
乗算器１０、ｌ１を通り加算器１４により合成されるこ
とで、直交変調波が１４られる。尚、Ｉ，Ｑチャンネル
の出カを加算器４１によって加え合せたＤ／Ａ変換器１
５への入力信号は第１０図（ｈ）に示す通りである。

このように本実施例では、第１図等に示したＤ／Ａ変換
器１５の入力側のスイッチを、加算器４１に置き替える
ことが可能である。

次に、本発明の第５の実施例を説明する。

第１１図はこの実施例に係る変調器の構成を示したブロ
ック図である。

同図に示す変調器は、第１図に示したＤ／Ａ変換器１５
の前段の入力スイッチ１６、１８及びスイッチ制御部２
１を、ディジタル信号処理部３とともにＬＳＩ４２の内
部に組み込んだものである。

入力スイッチ１６、１８及びスイッチ制御部２１を、デ
ィジタル信号処理部３とともにＬＳＩ４２の内部に組み
込むことで、第１図において示した１，Ｑチャンネル別
々であったディジタル信号処理部３からの出力線は、Ｌ
ＳＩ　４　２か８Ｂｉｔの場合は、１６本から８本とな
りＬＳＩ４２の出力ビンの数を少なくすることが可能で
ある。

Ｃ発明の効果］以上説明したように本発明によれば、調整個所の多いデ
ィジタル／アナログ変換器を１つにすることができるの
で、より調整の少ない低価格化が可能なディジタル変調
器が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る変調器の｛１■成を示
すブロック図、第２図は第１図に示す実施例の動作を説
明するタイムチャート、第３図は本発明の他の実施例に
係る変．：ｌ，！Ｊ器のうちディジタル信号処理部の構
成を示すブロック図、第４図及び第５図は第３図に示す
実施例の動作を説明するタイムチャート、第６図は本発
明の第３の実施例に係る変調器の構成を示すブロック図
、第７図は第６図に示す実施例の動作を説明するタイム
チャート、第８図は本発明の第４の実施例に係る変調器
の構成を示すブロック図、第９図は本発明の第４の実施
例に係る変調器のうちディジタル信号処理部の構成を示
すブロック図、第１０図は第８図及び第９図に示す実施
例の動作を説明するタイムチャート、第１１図は本発明
の第５の実施例に係る変調器の構成を示すブロック図、
第１２図は従来の変調器の構成を示すブロック図である
。１、２・・・データ人力点、３・・・ディジタル信号処
理部、８、９・・・ローパスフィルター　１０、１１・
・・乗算器、１２・・・基準搬送波、１３・・・９０°
位相器、１４・・・加算器、１５・・・Ｄ／Ａ変換器、
１６、１８・・・人力スイッチ、１７、１９・・・出力
スイッチ、２０・・・オペアンブ８、２１・・・スイッ
チ制御部。第１図出願人　　　　　　株式会社　東芝代理人　弁理士　　須　山　佐　一第２図第３図第５図第９図第１０図

Claims

【特許請求の範囲】

（１）ディジタル信号であるベースバンドのＩチャンネ
ル及びＱチャンネルの２信号をアナログ信号に変換した
後、前記アナログ信号に変換された２信号の各々で搬送
波の同相成分及び直交成分を変調して直交変調波を得る
変調器において、前記Ｉチャンネル及びＱチャンネルの
２信号を時分割多重化により１信号の信号列に結合する
信号結合手段と、この信号結合手段により結合された１信号をアナログ信
号に変換する１個のディジタル／アナログ変換器と、このディジタル／アナログ変換器により変換されたアナ
ログ信号の出力をＩチャンネル及びＱチャンネルの２つ
のアナログ信号に再分離する信号分離手段とを具備することを特徴とする変調器。
（２）前記ディジタル信号であるベースバンドのサンプ
リングポイントを、前記Ｉチャンネルの時間軸上及び前
記Ｑチャンネルの時間軸の各々で、オフセットさせて成
ることを特徴とする請求項１記載の変調器。