JPH06252730A - トライアックの駆動回路 - Google Patents
トライアックの駆動回路Info
- Publication number
- JPH06252730A JPH06252730A JP5033791A JP3379193A JPH06252730A JP H06252730 A JPH06252730 A JP H06252730A JP 5033791 A JP5033791 A JP 5033791A JP 3379193 A JP3379193 A JP 3379193A JP H06252730 A JPH06252730 A JP H06252730A
- Authority
- JP
- Japan
- Prior art keywords
- triac
- terminal
- circuit
- wave rectifier
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【目的】電源から半波整流回路を介し供給される制御回
路の入力電流がトライアックのゲートに流入しないよう
にする。 【構成】トライアック３はその主端子Ｔ1 が負荷２を介
し交流電源１の端子Ｕに接続され、その主端子Ｔ2 が交
流電源１の端子Ｖに接続され、駆動回路は前記端子Ｕか
ら半波整流回路４を電流が供給され、操作スイッチ６を
オンすることにより駆動信号を出力する制御回路５と、
この駆動信号が入力されるトランジスタ７と、その入力
側がトライアック３のゲートＧと主端子Ｔ2 間に、その
出力側がトランジスタ７のコレクタとエミッタとの間に
接続された全波整流回路８とで構成する。
路の入力電流がトライアックのゲートに流入しないよう
にする。 【構成】トライアック３はその主端子Ｔ1 が負荷２を介
し交流電源１の端子Ｕに接続され、その主端子Ｔ2 が交
流電源１の端子Ｖに接続され、駆動回路は前記端子Ｕか
ら半波整流回路４を電流が供給され、操作スイッチ６を
オンすることにより駆動信号を出力する制御回路５と、
この駆動信号が入力されるトランジスタ７と、その入力
側がトライアック３のゲートＧと主端子Ｔ2 間に、その
出力側がトランジスタ７のコレクタとエミッタとの間に
接続された全波整流回路８とで構成する。
Description
【０００１】
【産業上の利用分野】本発明はゲートに入力される信号
によっていずれの方向にも電流を通電しうるトライアッ
クの駆動回路に関する。
によっていずれの方向にも電流を通電しうるトライアッ
クの駆動回路に関する。
【０００２】
【従来の技術】図３はトライアックの駆動回路の一例を
示す回路図である。図３においてトライアック３はその
反ゲート側の第２の主端子Ｔ2 （以下単に主端子Ｔ2 と
称する）が負荷２を介し交流電源１の一方の端子Ｕ（以
下単に端子Ｕと称する）に接続され、そのゲート側の第
１の主端子Ｔ1 （以下単に主端子Ｔ1 と称する）が交流
電源１の他方の端子Ｖ（以下単に端子Ｖと称する）に接
続される。そして、駆動回路は交流電源１の端子Ｕから
半波整流回路４を介して給電され操作スイッチ６をオン
することにより駆動信号を出力する制御回路５と、この
駆動信号がそのベース・エミッタ間に入力されるトラン
ジスタ７と、その入力側がトライアック３の主端子Ｔ2
とゲートＧとの間に接続されその出力側がトランジスタ
７のコレクタとエミッタとの間に接続された全波整流回
路８とからなっている。
示す回路図である。図３においてトライアック３はその
反ゲート側の第２の主端子Ｔ2 （以下単に主端子Ｔ2 と
称する）が負荷２を介し交流電源１の一方の端子Ｕ（以
下単に端子Ｕと称する）に接続され、そのゲート側の第
１の主端子Ｔ1 （以下単に主端子Ｔ1 と称する）が交流
電源１の他方の端子Ｖ（以下単に端子Ｖと称する）に接
続される。そして、駆動回路は交流電源１の端子Ｕから
半波整流回路４を介して給電され操作スイッチ６をオン
することにより駆動信号を出力する制御回路５と、この
駆動信号がそのベース・エミッタ間に入力されるトラン
ジスタ７と、その入力側がトライアック３の主端子Ｔ2
とゲートＧとの間に接続されその出力側がトランジスタ
７のコレクタとエミッタとの間に接続された全波整流回
路８とからなっている。
【０００３】このトライアックの駆動回路の動作は次の
通りである。操作スイッチ６をオンすると制御回路５か
らトランジスタ７のベース・エミッタ間に駆動信号が出
力されてトランジスタ７はオンする。トランジスタ７の
オンにより、交流電源１の端子Ｕから負荷２−トライア
ック３の端子Ｔ2 −全波整流回路８−トランジスタ７−
再び全波整流回路８−トライアック３のゲートＧ・主端
子Ｔ1 間を通して交流電源１の端子Ｖに至る回路が形成
されて、トライアック３のゲートＧに電流（ゲート電
流）が入力され、このトライアック３はオンする。
通りである。操作スイッチ６をオンすると制御回路５か
らトランジスタ７のベース・エミッタ間に駆動信号が出
力されてトランジスタ７はオンする。トランジスタ７の
オンにより、交流電源１の端子Ｕから負荷２−トライア
ック３の端子Ｔ2 −全波整流回路８−トランジスタ７−
再び全波整流回路８−トライアック３のゲートＧ・主端
子Ｔ1 間を通して交流電源１の端子Ｖに至る回路が形成
されて、トライアック３のゲートＧに電流（ゲート電
流）が入力され、このトライアック３はオンする。
【０００４】
【発明が解決しようとする課題】前述のトライアックの
駆動回路においては、交流電源から半波整流回路を介し
制御回路に供給される入力電流は、図３において矢印で
示すように交流電源１の端子Ｕから半波整流回路４−制
御回路５−全波整流回路８−トライアック３のゲートＧ
・主端子Ｔ1 を通して交流電源１の端子Ｖに流れるの
で、トライアック３のゲートに流入してしまう。この入
力電流は微小であるので、通常はこの電流によってトラ
イアックがオンすることはないが、電源ラインにノイズ
がのった場合などには入力電流が増加しオン（誤動作）
することがある。このために、図３において点線で示す
分流抵抗９をトライアック３のゲートＧと主端子Ｔ1 と
の間に接続して、この入力電流を分流しトライアックの
誤動作を防止することが行われているが、この分流抵抗
９はその抵抗値をあまり小さくするとトライアック３の
正規のオン動作が不安定になるので抵抗値を下げるのに
限度があり、かならずしも充分な誤動作対策とはなって
いない。
駆動回路においては、交流電源から半波整流回路を介し
制御回路に供給される入力電流は、図３において矢印で
示すように交流電源１の端子Ｕから半波整流回路４−制
御回路５−全波整流回路８−トライアック３のゲートＧ
・主端子Ｔ1 を通して交流電源１の端子Ｖに流れるの
で、トライアック３のゲートに流入してしまう。この入
力電流は微小であるので、通常はこの電流によってトラ
イアックがオンすることはないが、電源ラインにノイズ
がのった場合などには入力電流が増加しオン（誤動作）
することがある。このために、図３において点線で示す
分流抵抗９をトライアック３のゲートＧと主端子Ｔ1 と
の間に接続して、この入力電流を分流しトライアックの
誤動作を防止することが行われているが、この分流抵抗
９はその抵抗値をあまり小さくするとトライアック３の
正規のオン動作が不安定になるので抵抗値を下げるのに
限度があり、かならずしも充分な誤動作対策とはなって
いない。
【０００５】本発明の目的は電源から半波整流回路を通
して供給される制御回路の入力電流がトライアックのゲ
ートに流入しないようにしたトライアックの制御回路を
提供することにある。
して供給される制御回路の入力電流がトライアックのゲ
ートに流入しないようにしたトライアックの制御回路を
提供することにある。
【０００６】
【課題を解決するための手段】前述の目的を達成するた
めに本発明のトライアックの駆動回路は、第１の主端子
が負荷を介し交流電源の一方の端子に接続され、第２の
主端子がこの交流電源の他方の端子に接続されたトライ
アックを駆動するものであって、前記交流電源の一方の
端子から、例えばダイオードからなる半波整流回路を介
し電流が供給され、操作スイッチをオンすることにより
駆動信号を出力する制御回路と、この駆動信号がそのベ
ース・エミッタに入力されるトランジスタと、その入力
側が前記トライアックのゲートと第２の主端子との間に
接続されその出力側が前記トランジスタのコレクタとエ
ミッタとの間に接続された、例えばダイオードブリッジ
からなる全波整流回路からなるようにする。
めに本発明のトライアックの駆動回路は、第１の主端子
が負荷を介し交流電源の一方の端子に接続され、第２の
主端子がこの交流電源の他方の端子に接続されたトライ
アックを駆動するものであって、前記交流電源の一方の
端子から、例えばダイオードからなる半波整流回路を介
し電流が供給され、操作スイッチをオンすることにより
駆動信号を出力する制御回路と、この駆動信号がそのベ
ース・エミッタに入力されるトランジスタと、その入力
側が前記トライアックのゲートと第２の主端子との間に
接続されその出力側が前記トランジスタのコレクタとエ
ミッタとの間に接続された、例えばダイオードブリッジ
からなる全波整流回路からなるようにする。
【０００７】
【作用】本発明のトライアックの駆動回路では交流電源
から半波整流回路を介して制御回路に供給される入力電
流は、交流電源の一方の端子から、例えばダイオードか
らなる半波整流回路−制御回路−例えば、ダイオードブ
リッジからなる全波整流回路を通り、直接交流電源の他
方の端子に流れるので、トライアックのゲートに流入す
ることはなくなる。
から半波整流回路を介して制御回路に供給される入力電
流は、交流電源の一方の端子から、例えばダイオードか
らなる半波整流回路−制御回路−例えば、ダイオードブ
リッジからなる全波整流回路を通り、直接交流電源の他
方の端子に流れるので、トライアックのゲートに流入す
ることはなくなる。
【０００８】
【実施例】図１は本発明のトライアックの駆動回路の一
実施例を示す回路図である。図１においてトライアック
３はその主端子Ｔ1 が負荷２を介し交流電源１の端子Ｕ
に接続され、その主端子Ｔ2 が交流電源１の端子Ｖに接
続される。駆動回路は交流電源１の端子Ｕから、例えば
ダイオードからなる半波整流回路４を介して給電され、
操作スイッチ６をオンすることにより駆動信号を出力す
る制御回路５と、この駆動信号がそのベース・エミッタ
間に入力されるトランジスタ７と、その入力側がトライ
アック３のゲートＧと主端子Ｔ2 との間に、その出力側
がトランジスタのコレクタとエミッタとの間に接続され
た、例えばダイオードブリッジからなる全波整流回路８
とからなっている。
実施例を示す回路図である。図１においてトライアック
３はその主端子Ｔ1 が負荷２を介し交流電源１の端子Ｕ
に接続され、その主端子Ｔ2 が交流電源１の端子Ｖに接
続される。駆動回路は交流電源１の端子Ｕから、例えば
ダイオードからなる半波整流回路４を介して給電され、
操作スイッチ６をオンすることにより駆動信号を出力す
る制御回路５と、この駆動信号がそのベース・エミッタ
間に入力されるトランジスタ７と、その入力側がトライ
アック３のゲートＧと主端子Ｔ2 との間に、その出力側
がトランジスタのコレクタとエミッタとの間に接続され
た、例えばダイオードブリッジからなる全波整流回路８
とからなっている。
【０００９】このトライアックの駆動回路の動作は次の
通りである。操作スイッチ６をオンすると制御回路５か
らトランジスタ７のベース・エミッタ間に駆動信号が出
力されてトランジスタ７はオンする。トランジスタ７の
オンにより、交流電源１の端子Ｖからトライアック３の
主端子Ｔ2 −全波整流回路８−トランジスタ７−再び全
波整流回路８−トライアック３のゲートＧ・主端子Ｔ1
間−負荷２を通して交流電源１の端子Ｕに至る回路が形
成されて、トライアック３のゲートＧに電流（ゲート電
流）が入力されて、このトライアック３はオンする。
通りである。操作スイッチ６をオンすると制御回路５か
らトランジスタ７のベース・エミッタ間に駆動信号が出
力されてトランジスタ７はオンする。トランジスタ７の
オンにより、交流電源１の端子Ｖからトライアック３の
主端子Ｔ2 −全波整流回路８−トランジスタ７−再び全
波整流回路８−トライアック３のゲートＧ・主端子Ｔ1
間−負荷２を通して交流電源１の端子Ｕに至る回路が形
成されて、トライアック３のゲートＧに電流（ゲート電
流）が入力されて、このトライアック３はオンする。
【００１０】このトライアックの駆動回路においては電
源から半波整流回路を介し制御回路に供給される入力電
流は矢印で示すように、交流電源１の端子Ｕから半波整
流回路４−制御回路５−全波整流回路８を通り、直接交
流電源１の端子Ｖに流れるので、トライアック３のゲー
トＧ・主端子Ｔ1 間を通ることはなくなる。これによっ
て制御回路の入力電流によって生じるトライアック３の
誤動作は完全に防止される。
源から半波整流回路を介し制御回路に供給される入力電
流は矢印で示すように、交流電源１の端子Ｕから半波整
流回路４−制御回路５−全波整流回路８を通り、直接交
流電源１の端子Ｖに流れるので、トライアック３のゲー
トＧ・主端子Ｔ1 間を通ることはなくなる。これによっ
て制御回路の入力電流によって生じるトライアック３の
誤動作は完全に防止される。
【００１１】なお、図１では交流電源から半波整流回路
を介して制御回路に電流を供給しているが、半波整流回
路に代えて全波整流回路を用いると別の問題が生じるの
で、全波整流回路は用いることはできない。図２はこの
問題を説明するためのもので、図１の半波整流回路４に
代えて全波整流回路４Ａを用いたときの回路図である。
図２において、トランジスタ７のオン時には矢印で示す
ように交流電源１の端子Ｖから全波整流回路８−トラン
ジスタ７−全波整流回路４Ａを通して交流電源１の端子
Ｕにもどる回路が形成されて、回路短絡を生じるからで
ある。
を介して制御回路に電流を供給しているが、半波整流回
路に代えて全波整流回路を用いると別の問題が生じるの
で、全波整流回路は用いることはできない。図２はこの
問題を説明するためのもので、図１の半波整流回路４に
代えて全波整流回路４Ａを用いたときの回路図である。
図２において、トランジスタ７のオン時には矢印で示す
ように交流電源１の端子Ｖから全波整流回路８−トラン
ジスタ７−全波整流回路４Ａを通して交流電源１の端子
Ｕにもどる回路が形成されて、回路短絡を生じるからで
ある。
【００１２】また、トライアック３と駆動回路との間
を、例えばフォトカプラを用いて絶縁することにより制
御回路への入力電流がトライアックのゲートに流入する
ことを防止できることは勿論であるが、フォトカプラを
用いることはコスト上昇の要因となる。
を、例えばフォトカプラを用いて絶縁することにより制
御回路への入力電流がトライアックのゲートに流入する
ことを防止できることは勿論であるが、フォトカプラを
用いることはコスト上昇の要因となる。
【００１３】
【発明の効果】本発明のトライアックの駆動回路は制御
回路の入力電流がトライアックのゲートに流入すること
を防止したので、この入力電流の流入によるトライアッ
クの誤動作は完全に防止される。
回路の入力電流がトライアックのゲートに流入すること
を防止したので、この入力電流の流入によるトライアッ
クの誤動作は完全に防止される。
【図１】本発明のトライアックの駆動回路の一実施例を
示す回路図
示す回路図
【図２】図１において半波整流回路（図１で４で示す）
に代えて全波整流回路（図２で４Ａで示す）を用いたと
きに生じる問題を説明するためのトライアックの駆動回
路の回路図
に代えて全波整流回路（図２で４Ａで示す）を用いたと
きに生じる問題を説明するためのトライアックの駆動回
路の回路図
【図３】従来のトライアックの駆動回路の一例を示す回
路図
路図
１ 交流電源 ２ 負荷 ３ トライアック ４ 半波整流回路 ５ 制御回路 ６ 操作スイッチ ７ トランジスタ ８ 全波整流回路
Claims (3)
- 【請求項１】第１の主端子が負荷を介し交流電源の一方
の端子に接続され、第２の主端子がこの交流電源の他方
の端子に接続されたトライアックを駆動するものであっ
て、前記交流電源の一方の端子から半波整流回路を介し
電流が供給され、操作スイッチをオンすることにより駆
動信号を出力する制御回路と、この駆動信号がそのベー
ス・エミッタに入力されるトランジスタと、その入力側
が前記トライアックのゲートと第２の主端子との間に接
続されその出力側が前記トランジスタのコレクタとエミ
ッタとの間に接続された全波整流回路とからなることを
特徴とするトライアックの駆動回路。 - 【請求項２】請求項１記載のものにおいて、半波整流回
路はダイオードからなることを特徴とするトライアック
の駆動回路。 - 【請求項３】請求項１記載のものにおいて、全波整流回
路はダイオードブリッジからなることを特徴とするトラ
イアックの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5033791A JPH06252730A (ja) | 1993-02-24 | 1993-02-24 | トライアックの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5033791A JPH06252730A (ja) | 1993-02-24 | 1993-02-24 | トライアックの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252730A true JPH06252730A (ja) | 1994-09-09 |
Family
ID=12396301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5033791A Pending JPH06252730A (ja) | 1993-02-24 | 1993-02-24 | トライアックの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252730A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006252250A (ja) * | 2005-03-11 | 2006-09-21 | Nec Corp | 携帯電話機のポインティングデバイス、方法及びコンピュータで実行するプログラム |
| WO2011006297A1 (zh) * | 2009-07-15 | 2011-01-20 | Huo Weimin | 一种具有独立直流供电单元的开关电路 |
-
1993
- 1993-02-24 JP JP5033791A patent/JPH06252730A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006252250A (ja) * | 2005-03-11 | 2006-09-21 | Nec Corp | 携帯電話機のポインティングデバイス、方法及びコンピュータで実行するプログラム |
| JP4697656B2 (ja) * | 2005-03-11 | 2011-06-08 | 日本電気株式会社 | 携帯電話機のポインティングデバイス、方法及びコンピュータで実行するプログラム |
| WO2011006297A1 (zh) * | 2009-07-15 | 2011-01-20 | Huo Weimin | 一种具有独立直流供电单元的开关电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06252730A (ja) | トライアックの駆動回路 | |
| US4105957A (en) | Full wave bridge power inverter | |
| JP2658195B2 (ja) | ソリッドステートリレー | |
| JPS6223060Y2 (ja) | ||
| JPS6024020Y2 (ja) | 直流２線式近接スイッチ | |
| JP2927847B2 (ja) | 半導体装置 | |
| JPH0159838B2 (ja) | ||
| JPS60131072A (ja) | 電力制御回路 | |
| JP3509323B2 (ja) | フォトカプラ駆動回路 | |
| JPH0683263B2 (ja) | 端末装置 | |
| JPH06236812A (ja) | 駆動回路 | |
| JP2704061B2 (ja) | 給電切り換え回路 | |
| JPH0469251A (ja) | 印字ヘッド駆動回路 | |
| JPH10335996A (ja) | 直流入力回路及びプログラマブルコントローラ | |
| JPS595747A (ja) | コイル駆動回路 | |
| JPH0247134B2 (ja) | Koryu2senshikimusetsutensuitsuchi | |
| JPH037697U (ja) | ||
| JPH0530641A (ja) | 電源電圧の極性切替回路 | |
| JPH01251816A (ja) | パルス信号送出回路 | |
| JPH0799432A (ja) | ソリッドステートリレー | |
| JPS61245747A (ja) | バ−スト信号伝送用パルストランス駆動回路 | |
| JPS6357806B2 (ja) | ||
| JPH09130154A (ja) | ダミー負荷回路 | |
| JPH09130153A (ja) | ダミー負荷回路 | |
| JPS61285081A (ja) | インバ−タ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |