JPH0247134B2 - Koryu2senshikimusetsutensuitsuchi - Google Patents
Koryu2senshikimusetsutensuitsuchiInfo
- Publication number
- JPH0247134B2 JPH0247134B2 JP17482280A JP17482280A JPH0247134B2 JP H0247134 B2 JPH0247134 B2 JP H0247134B2 JP 17482280 A JP17482280 A JP 17482280A JP 17482280 A JP17482280 A JP 17482280A JP H0247134 B2 JPH0247134 B2 JP H0247134B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- transistor
- detection circuit
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 52
- 239000003990 capacitor Substances 0.000 description 11
- 238000009499 grossing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/945—Proximity switches
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は、信号ラインと電源ラインとを共用
させた、いわゆる２線式無接点スイツチに関す
る。
させた、いわゆる２線式無接点スイツチに関す
る。
従来、２線式無接点スイツチは、その内部回路
すなわち近接センサ等の検出回路を動作させるた
めの電源を、独立の電源ラインによらずに、その
スイツチ出力端に接続される２本の信号ラインか
ら供給されるようになつている。これにより、そ
の無接点スイツチは、あたかも従前のリミツトス
イツチと同様な感覚で手軽に使用することができ
る。
すなわち近接センサ等の検出回路を動作させるた
めの電源を、独立の電源ラインによらずに、その
スイツチ出力端に接続される２本の信号ラインか
ら供給されるようになつている。これにより、そ
の無接点スイツチは、あたかも従前のリミツトス
イツチと同様な感覚で手軽に使用することができ
る。
すなわち、その出力端子を任意の交流電源と制
御負荷との間に単に直列に接続されるだけでもつ
て、その制御負荷への電源をスイツチング制御す
ることができるようになつている。
御負荷との間に単に直列に接続されるだけでもつ
て、その制御負荷への電源をスイツチング制御す
ることができるようになつている。
ところで、この種の２線式無接点スイツチは、
一般に、第１図にその従来例を示すように、整流
ブリツジ１の直流出力端ｃ，ｄに接続されたサイ
リスタ２と、例えば近接センサ等の検出回路Ａと
を有する。そして、上記直流出力端ｃ，ｄから得
られる電源を、定電流制限回路３、定電圧素子と
してのツエナーダイオードZ1および平滑コンデン
サC1をそれぞれ通すことにより安定化させて上
記検出回路Ａに駆動電源として与えるようにして
ある。
一般に、第１図にその従来例を示すように、整流
ブリツジ１の直流出力端ｃ，ｄに接続されたサイ
リスタ２と、例えば近接センサ等の検出回路Ａと
を有する。そして、上記直流出力端ｃ，ｄから得
られる電源を、定電流制限回路３、定電圧素子と
してのツエナーダイオードZ1および平滑コンデン
サC1をそれぞれ通すことにより安定化させて上
記検出回路Ａに駆動電源として与えるようにして
ある。
定電流制限回路３としては、一般に抵抗R1が
使用される。これにより、検出回路Ａは、上記整
流ブリツジ１の交流入力端ａ，ｂに接続される信
号ライン（図示省略）から駆動電源を得て動作
し、その検出出力は抵抗R2を経てサイリスタト
リガー回路４へ送られる。
使用される。これにより、検出回路Ａは、上記整
流ブリツジ１の交流入力端ａ，ｂに接続される信
号ライン（図示省略）から駆動電源を得て動作
し、その検出出力は抵抗R2を経てサイリスタト
リガー回路４へ送られる。
このトリガー回路４は、トランジスタQ1、抵
抗R3および時定数コンデンサC2によつて構成さ
れ、上記検出出力に応動して上記サイリスタ２を
トリガー駆動する。これにより、整流ブリツジ１
の交流入力端ａ，ｂに上記検出出力に応じてON
−OFFのスイツチ出力が表われる。
抗R3および時定数コンデンサC2によつて構成さ
れ、上記検出出力に応動して上記サイリスタ２を
トリガー駆動する。これにより、整流ブリツジ１
の交流入力端ａ，ｂに上記検出出力に応じてON
−OFFのスイツチ出力が表われる。
ところで、このような２線式無接点スイツチを
実際に構成するに際しては、そのスイツチ出力の
状態がON−OFFのいずれの場合にも、上記検出
回路Ａに必要かつ十分な駆動電源が供給されるよ
うにすることが必要である。
実際に構成するに際しては、そのスイツチ出力の
状態がON−OFFのいずれの場合にも、上記検出
回路Ａに必要かつ十分な駆動電源が供給されるよ
うにすることが必要である。
このために、上記定電流制限回路３の抵抗R1
は、ON−OFFのいずれの出力時にも上記駆動電
源を安定に供給できるような値に設定しなければ
ならない。
は、ON−OFFのいずれの出力時にも上記駆動電
源を安定に供給できるような値に設定しなければ
ならない。
しかしながら、その設定は、現実には非常に難
しい要素があり、その値が高すぎると、ON出力
時に十分な駆動電源を検出回路Ａに与えることが
できなくなり、これによりON出力時におけるサ
イリスタ２の導通角を小さく確保することができ
なくなつてしまう。すなわち、ON出力時におけ
る出力端子間の残留電圧が高くなつてしまう。ま
た、反対に、その値が低すぎると、今度はOFF
出力時において、抵抗R1を通つてツエナーダイ
オードZ1に流れ込む電流が大きくなつて、これに
よりOFF出力時における出力端子間の漏れ電流
が大きくなつてしまう。
しい要素があり、その値が高すぎると、ON出力
時に十分な駆動電源を検出回路Ａに与えることが
できなくなり、これによりON出力時におけるサ
イリスタ２の導通角を小さく確保することができ
なくなつてしまう。すなわち、ON出力時におけ
る出力端子間の残留電圧が高くなつてしまう。ま
た、反対に、その値が低すぎると、今度はOFF
出力時において、抵抗R1を通つてツエナーダイ
オードZ1に流れ込む電流が大きくなつて、これに
よりOFF出力時における出力端子間の漏れ電流
が大きくなつてしまう。
このような出力端子間における残留電圧および
漏れ電流は、いずれも無接点スイツチの出力SN
比特性を悪化させるものであるから、それらの増
大は極力回避しなければならない。
漏れ電流は、いずれも無接点スイツチの出力SN
比特性を悪化させるものであるから、それらの増
大は極力回避しなければならない。
これを多少なりとも回避するためには、上記抵
抗R1の値を、上記残留電圧および上記漏れ電流
をそれぞれ許容範囲内にすることのできる最適な
妥協値に近づけて設定するしかない。しかしそれ
は、制御負荷を介して接続される交流電源電圧値
がほぼ一定であると想定できる場合だけであつ
て、その電圧値が例えばAC40VからAC220Vと
いつた広い範囲にまたがるような場合には、漏れ
電流あるいは残留電圧のいずれか一方の増大を避
け得ない。また、使用する電源電圧が低い場合に
も検出回路Ａに十分な駆動電流を与えられるよう
に上記抵抗R1の値を設定すると、高電圧で使用
した場合に、漏れ電流が電圧に応じて大きく増大
してしまい、またこれにより発熱損失が著しく増
えてしまうといつた問題が生ずる。
抗R1の値を、上記残留電圧および上記漏れ電流
をそれぞれ許容範囲内にすることのできる最適な
妥協値に近づけて設定するしかない。しかしそれ
は、制御負荷を介して接続される交流電源電圧値
がほぼ一定であると想定できる場合だけであつ
て、その電圧値が例えばAC40VからAC220Vと
いつた広い範囲にまたがるような場合には、漏れ
電流あるいは残留電圧のいずれか一方の増大を避
け得ない。また、使用する電源電圧が低い場合に
も検出回路Ａに十分な駆動電流を与えられるよう
に上記抵抗R1の値を設定すると、高電圧で使用
した場合に、漏れ電流が電圧に応じて大きく増大
してしまい、またこれにより発熱損失が著しく増
えてしまうといつた問題が生ずる。
すなわち、従来の２線式無接点スイツチは、そ
のスイツチ出力端子における漏れ電流および残留
電圧をそれぞれ小さく抑えることが困難であると
ともに、広い電圧範囲で使用できるようにするこ
とが著しく困難であつた。
のスイツチ出力端子における漏れ電流および残留
電圧をそれぞれ小さく抑えることが困難であると
ともに、広い電圧範囲で使用できるようにするこ
とが著しく困難であつた。
この発明は、以上のような背景を鑑みてなされ
たもので、その目的とするところは、比較的簡単
な構成でもつて、出力端子間における漏れ電流お
よび残留電圧をそれぞれ小さく抑えることができ
るとともに、使用可能な電源電圧の範囲を十分に
広くとれ、しかも正確な検出信号を常に出力でき
るように構成した２線式無接点スイツチを提供す
るものである。
たもので、その目的とするところは、比較的簡単
な構成でもつて、出力端子間における漏れ電流お
よび残留電圧をそれぞれ小さく抑えることができ
るとともに、使用可能な電源電圧の範囲を十分に
広くとれ、しかも正確な検出信号を常に出力でき
るように構成した２線式無接点スイツチを提供す
るものである。
以下、この発明の実施例を図面に基づいて詳述
する。
する。
第２図は、この発明による２線式無接点スイツ
チの一実施例を示したもので、同図において、第
１図に示したものと共通あるいは対応する部分に
は同一符号を付して説明する。
チの一実施例を示したもので、同図において、第
１図に示したものと共通あるいは対応する部分に
は同一符号を付して説明する。
第２図に示すように、２線式無接点スイツチ
は、検出回路Ａに並列にコンデンサC1およびツ
エナーダイオードZ1が接続され、コンデンサC1
とツエナーダイオードZ1との間にはダイオード
D1が介挿されている。すなわち、コンデンサC1
とツエナーダイオードZ1とダイオードD1とによ
り、定電圧を検出回路Ａに供給する定電圧供給回
路（定電圧供給手段）を構成している。
は、検出回路Ａに並列にコンデンサC1およびツ
エナーダイオードZ1が接続され、コンデンサC1
とツエナーダイオードZ1との間にはダイオード
D1が介挿されている。すなわち、コンデンサC1
とツエナーダイオードZ1とダイオードD1とによ
り、定電圧を検出回路Ａに供給する定電圧供給回
路（定電圧供給手段）を構成している。
定電圧供給回路のダイオードD1には、定電圧
供給回路側に電流を供給する定電圧供給回路３を
構成する第１のトランジスタQ2が接続されてい
る。
供給回路側に電流を供給する定電圧供給回路３を
構成する第１のトランジスタQ2が接続されてい
る。
さらに、検出回路Ａには検出回路Ａの検出信号
の出力に応じてオンし、かつ、その出力信号を出
力側に出力するスイツチング手段であるサイリス
タ２が接続されている。
の出力に応じてオンし、かつ、その出力信号を出
力側に出力するスイツチング手段であるサイリス
タ２が接続されている。
また、この検出回路Ａおよびサイリスタ２との
間には、駆動回路としてのサイリスタトリガー回
路４が介挿されている。
間には、駆動回路としてのサイリスタトリガー回
路４が介挿されている。
すなわち、上記検出回路Ａとは、サイリスタト
リガー回路４のスイツチング素子として使用する
NPN型の第２のトランジスタQ1のベース側が抵
抗R2を介して接続されているとともに、上記定
電流制限回路３の第１のトランジスタQ2のベー
ス側とは、第２のトランジスタQ1のコレクタ側
がツエナーダイオードZ3を介して接続されてい
る。
リガー回路４のスイツチング素子として使用する
NPN型の第２のトランジスタQ1のベース側が抵
抗R2を介して接続されているとともに、上記定
電流制限回路３の第１のトランジスタQ2のベー
ス側とは、第２のトランジスタQ1のコレクタ側
がツエナーダイオードZ3を介して接続されてい
る。
さらに、駆動回路であるサイリスタトリガー回
路４のエミツタ側には、スイツチング手段である
サイリスタ２のゲート側に接続されている。
路４のエミツタ側には、スイツチング手段である
サイリスタ２のゲート側に接続されている。
なお、上記駆動回路を構成するトリガー回路４
は、第２のトランジスタQ1、エミツタ抵抗R3お
よび時定数コンデンサC2とによつて、エミツタ
フオロワ型出力回路を構成している。
は、第２のトランジスタQ1、エミツタ抵抗R3お
よび時定数コンデンサC2とによつて、エミツタ
フオロワ型出力回路を構成している。
また、定電流制限回路３は、上記第１のトラン
ジスタQ2と抵抗R4，R5およびツエナーダイオー
ドZ2によつて構成された一種の定電流回路で、そ
の制限電流値は、主に抵抗R4およびツエナーダ
イオードZ2によつて定められる。
ジスタQ2と抵抗R4，R5およびツエナーダイオー
ドZ2によつて構成された一種の定電流回路で、そ
の制限電流値は、主に抵抗R4およびツエナーダ
イオードZ2によつて定められる。
すなわち、検出回路Ａとスイツチング手段であ
るサイリスタ２と駆動回路であるサイリスタトリ
ガー回路４および定電流制限回路３の関係は、検
出回路Ａの正規出力をオン状態にするときの上記
検出回路Ａの出力に応じてサイリスタ２をオンさ
せて出力側に検出信号を出力するとともに上記第
１のトランジスタQ2を強制的に導通駆動させ、
これにより上記定電流制限回路３の電流制限動作
を、オン出力時のときだけ解除させて大電流を検
出回路Ａ側の定電流制限回路側に供給するように
構成されている。
るサイリスタ２と駆動回路であるサイリスタトリ
ガー回路４および定電流制限回路３の関係は、検
出回路Ａの正規出力をオン状態にするときの上記
検出回路Ａの出力に応じてサイリスタ２をオンさ
せて出力側に検出信号を出力するとともに上記第
１のトランジスタQ2を強制的に導通駆動させ、
これにより上記定電流制限回路３の電流制限動作
を、オン出力時のときだけ解除させて大電流を検
出回路Ａ側の定電流制限回路側に供給するように
構成されている。
さらに、詳述すると、第２のトランジスタQ1
のコレクタ電流は、ツエナーダイオードZ3を介し
て、上記定電流制限回路３の第１のトランジスタ
Q2のベースから与えられるようになつている。
のコレクタ電流は、ツエナーダイオードZ3を介し
て、上記定電流制限回路３の第１のトランジスタ
Q2のベースから与えられるようになつている。
ただし、そのコレクタ電流は、第１のトランジ
スタQ2のベースからだけ供給されるようになつ
ている。このため、第２のトランジスタQ1のコ
レクタ側は、定電流制限回路３側の抵抗R5およ
びツエナーダイオードZ2に対しダイオードD2に
よつて直流的に分離される。
スタQ2のベースからだけ供給されるようになつ
ている。このため、第２のトランジスタQ1のコ
レクタ側は、定電流制限回路３側の抵抗R5およ
びツエナーダイオードZ2に対しダイオードD2に
よつて直流的に分離される。
また、定電流制限回路３の第１のトランジスタ
Q2のエミツタ側に直列に挿入されている抵抗R4
には、ツエナーダイオードZ4が並列に接続されて
いるが、そのツエナー電圧値は、定電流制限回路
３の電流制限動作を妨げぬように設定されてい
る。
Q2のエミツタ側に直列に挿入されている抵抗R4
には、ツエナーダイオードZ4が並列に接続されて
いるが、そのツエナー電圧値は、定電流制限回路
３の電流制限動作を妨げぬように設定されてい
る。
すなわち、第１のトランジスタQ2のベースと
エミツタ間の電圧降下分と、ダイオードD2とツ
エナーダイオードZ2とによる電圧降下分との合計
値と同じかそれよりも若干高めに設定されてい
る。
エミツタ間の電圧降下分と、ダイオードD2とツ
エナーダイオードZ2とによる電圧降下分との合計
値と同じかそれよりも若干高めに設定されてい
る。
さて、この発明では、上述したように定電流制
限回路３に第１のトランジスタQ2を用いており、
検出回路Ａの正規出力をオン状態にするときの上
記検出回路Ａの出力に応じて上記第１のトランジ
スタQ2を強制的に導通駆動させ、これにより上
記定電流制限回路３の電流制御動作を、オン出力
時のときだけ解除させる。
限回路３に第１のトランジスタQ2を用いており、
検出回路Ａの正規出力をオン状態にするときの上
記検出回路Ａの出力に応じて上記第１のトランジ
スタQ2を強制的に導通駆動させ、これにより上
記定電流制限回路３の電流制御動作を、オン出力
時のときだけ解除させる。
また、上記検出回路Ａからはその検出動作によ
つて“Ｈ”と“Ｌ”の２値の論理化出力が発せら
れるが、その出力は抵抗R2を通して駆動回路で
あるサイリスタトリガー回路４へ送られる。
つて“Ｈ”と“Ｌ”の２値の論理化出力が発せら
れるが、その出力は抵抗R2を通して駆動回路で
あるサイリスタトリガー回路４へ送られる。
また、この発明に係る２線式無接点スイツチ
は、まず従来のものと同様に、検出回路Ａの出力
に応じて整流ブリツジ１の直流出力端ｃ，ｄに接
続されたサイリスタ２の導通制御を行なうことに
より上記整流ブリツジ１の交流入力端ａ，ｂに
ON−OFFのスイツチ出力を得るようにしてあ
る。
は、まず従来のものと同様に、検出回路Ａの出力
に応じて整流ブリツジ１の直流出力端ｃ，ｄに接
続されたサイリスタ２の導通制御を行なうことに
より上記整流ブリツジ１の交流入力端ａ，ｂに
ON−OFFのスイツチ出力を得るようにしてあ
る。
これとともに、上記検出回路Ａの駆動電源を上
記整流ブリツジ１の直流出力端ｃ，ｄから得るよ
うにしてある。上記整流ブリツジ１の直流出力端
ｃ，ｄから得られる電源は、定電流制限回路３、
定電圧素子としてのツエナーダイオードZ1、ダイ
オードD1および平滑コンデンサC1をそれぞれ動
作することにより安定化されて、上記検出回路Ａ
に駆動電源として与えられるようになつている。
記整流ブリツジ１の直流出力端ｃ，ｄから得るよ
うにしてある。上記整流ブリツジ１の直流出力端
ｃ，ｄから得られる電源は、定電流制限回路３、
定電圧素子としてのツエナーダイオードZ1、ダイ
オードD1および平滑コンデンサC1をそれぞれ動
作することにより安定化されて、上記検出回路Ａ
に駆動電源として与えられるようになつている。
なお、この実施例では、スイツチング素子とし
てNPN型トランジスタQ2を用いたが、これに代
えてPNP型トランジスタ等をスイツチング素子
として用いることも可能である。
てNPN型トランジスタQ2を用いたが、これに代
えてPNP型トランジスタ等をスイツチング素子
として用いることも可能である。
さて、次に第２図の回路においてその作用を説
明すると、検出回路Ａの検出出力が“Ｌ”レベル
の時は、第２のトランジスタQ1がオフ状態とな
つて、サイリスタ２はトリガー駆動されない。
明すると、検出回路Ａの検出出力が“Ｌ”レベル
の時は、第２のトランジスタQ1がオフ状態とな
つて、サイリスタ２はトリガー駆動されない。
従つて整流ブリツジ１の交流入力端ａ，ｂに表
われるスイツチ出力は、OFF状態となる。この
とき、整流ブリツジ１の直流出力端ｃ，ｄには、
高電圧が現れるが、上記定電流制限回路３によつ
てその制限値以上の電流の流れ込みが抑制され、
これによりスイツチ出力端に制御負荷を介して接
続される交流電圧値が大きく代わつても、検出回
路Ａを駆動するのに必要かつ十分なだけの電流し
か流れ込まないように作用する。
われるスイツチ出力は、OFF状態となる。この
とき、整流ブリツジ１の直流出力端ｃ，ｄには、
高電圧が現れるが、上記定電流制限回路３によつ
てその制限値以上の電流の流れ込みが抑制され、
これによりスイツチ出力端に制御負荷を介して接
続される交流電圧値が大きく代わつても、検出回
路Ａを駆動するのに必要かつ十分なだけの電流し
か流れ込まないように作用する。
次に、上記検出回路Ａの検出出力が“Ｈ”レベ
ルの時は、第２のトランジスタQ1が導通駆動さ
れ、これによりサイリスタ２がトリガー駆動され
て、スイツチ出力はON状態となる。
ルの時は、第２のトランジスタQ1が導通駆動さ
れ、これによりサイリスタ２がトリガー駆動され
て、スイツチ出力はON状態となる。
このとき、整流ブリツジ１の直流出力端に表わ
れる電圧は極端に低くなるが、しかし第２のトラ
ンジスタQ1にツエナーダイオードZ3を介してコ
レクタ電流が流れ込むことにより、定電流制限回
路３の第１のトランジスタQ2にベース電流が供
給される。
れる電圧は極端に低くなるが、しかし第２のトラ
ンジスタQ1にツエナーダイオードZ3を介してコ
レクタ電流が流れ込むことにより、定電流制限回
路３の第１のトランジスタQ2にベース電流が供
給される。
これにより、第１のトランジスタQ2は強制的
に導通駆動させられるようになる。そしてこれに
より、定電流制限回路３の電流制限動作が解除さ
れ、直流出力端ｃ，ｄに表われる電源電圧が極端
に低下しても、十分な駆動電流を検出回路Ａに供
給することができる。
に導通駆動させられるようになる。そしてこれに
より、定電流制限回路３の電流制限動作が解除さ
れ、直流出力端ｃ，ｄに表われる電源電圧が極端
に低下しても、十分な駆動電流を検出回路Ａに供
給することができる。
従つて、このときはサイリスタ２の導通角を十
分に小さくしても、検出回路Ａの駆動に十分な電
源が確保される。これにより、ON出力時におけ
る残留電圧も十分に低くすることができる。
分に小さくしても、検出回路Ａの駆動に十分な電
源が確保される。これにより、ON出力時におけ
る残留電圧も十分に低くすることができる。
さらにここで、平滑コンデンサC1には抵抗R4
を通つて充電電流が供給されるが、平滑コンデン
サC1がその充電電流を多く要求するような場合
には、抵抗R4と並列のツエナーダイオードZ4に
よつて多量の電流が分流されて平滑コンデンサ
C1に供給されるようになる。
を通つて充電電流が供給されるが、平滑コンデン
サC1がその充電電流を多く要求するような場合
には、抵抗R4と並列のツエナーダイオードZ4に
よつて多量の電流が分流されて平滑コンデンサ
C1に供給されるようになる。
すなわち、実施例では、平滑コンデンサC1の
急速充電機能をも備えている。これにより、使用
開始時における立上り動作を早めることができ
る。
急速充電機能をも備えている。これにより、使用
開始時における立上り動作を早めることができ
る。
なお、上記実施例では、交流電源を使用した場
合について、スイツチング手段としてサイリスタ
２を使用した例について説明したが、直流電源の
場合には、ツエナーダイオードを介してトランジ
スタを使用することもできる。
合について、スイツチング手段としてサイリスタ
２を使用した例について説明したが、直流電源の
場合には、ツエナーダイオードを介してトランジ
スタを使用することもできる。
以上のように、この発明による２線式無接点ス
イツチでは、検出回路に並列に接続された定電圧
供給手段と、上記定電圧供給手段に接続されてそ
の定電圧供給手段に電流を供給する第１のトラン
ジスタを含む定電流制限回路と、上記検出回路に
接続されてその検出回路の検出信号の出力に応じ
てオンし、かつ、その検出信号を出力側に出力す
るスイツチング手段と、上記検出回路およびスイ
ツチング手段との間に介挿され、上記検出回路と
はベース側が接続されるとともに、上記第１のト
ランジスタのベース側とはコレクタ側が接続さ
れ、かつ、上記スイツチング手段とはエミツタ側
が接続された第２のトランジスタを含む駆動回路
とから構成され、上記スイツチング手段がオンす
ると上記駆動回路を介して上記定電流制限回路の
第１のトランジスタを強制的に導通させるように
構成したので、常時検出回路に対して適切な電力
を迅速に供給でき、検出回路から正確な検出信号
の出力がなされるとともに比較的簡単な構成でも
つて、OFF出力時における漏れ電流を少なくす
ることおよびON出力時における残留電圧を低く
することが両立して可能となり、さらに使用可能
な電源電圧の範囲を十分広くとることができるな
どの効果を奏する。
イツチでは、検出回路に並列に接続された定電圧
供給手段と、上記定電圧供給手段に接続されてそ
の定電圧供給手段に電流を供給する第１のトラン
ジスタを含む定電流制限回路と、上記検出回路に
接続されてその検出回路の検出信号の出力に応じ
てオンし、かつ、その検出信号を出力側に出力す
るスイツチング手段と、上記検出回路およびスイ
ツチング手段との間に介挿され、上記検出回路と
はベース側が接続されるとともに、上記第１のト
ランジスタのベース側とはコレクタ側が接続さ
れ、かつ、上記スイツチング手段とはエミツタ側
が接続された第２のトランジスタを含む駆動回路
とから構成され、上記スイツチング手段がオンす
ると上記駆動回路を介して上記定電流制限回路の
第１のトランジスタを強制的に導通させるように
構成したので、常時検出回路に対して適切な電力
を迅速に供給でき、検出回路から正確な検出信号
の出力がなされるとともに比較的簡単な構成でも
つて、OFF出力時における漏れ電流を少なくす
ることおよびON出力時における残留電圧を低く
することが両立して可能となり、さらに使用可能
な電源電圧の範囲を十分広くとることができるな
どの効果を奏する。
第１図は従来の２線式無接点スイツチの一例を
示す回路図、第２図はこの発明による２線式無接
点スイツチの一実施例を示す回路図である。 １……整流ブリツジ、２……サイリスタ（スイ
ツチング手段）、３……定電流制限回路、４……
サイリスタトリガー回路（駆動回路）、Ａ……検
出回路、Q1……第２のトランジスタ（スイツチ
ング素子）、Q2……第１のトランジスタ、Z1，
Z2，Z3，Z4……ツエナーダイオード。
示す回路図、第２図はこの発明による２線式無接
点スイツチの一実施例を示す回路図である。 １……整流ブリツジ、２……サイリスタ（スイ
ツチング手段）、３……定電流制限回路、４……
サイリスタトリガー回路（駆動回路）、Ａ……検
出回路、Q1……第２のトランジスタ（スイツチ
ング素子）、Q2……第１のトランジスタ、Z1，
Z2，Z3，Z4……ツエナーダイオード。
Claims (1)
- 【特許請求の範囲】 １ 検出回路に並列に接続された定電圧供給手段
と、 上記定電圧供給手段に接続されてその定電圧供
給手段に電流を供給する第１のトランジスタを含
む定電流制限回路と、 上記検出回路に接続されてその検出回路の検出
信号の出力に応じてオンし、かつ、その検出信号
を出力側に出力するスイツチング手段と、 上記検出回路およびスイツチング手段との間に
介挿され、上記検出回路に接続されるとともに、
上記第１のトランジスタのベース側に接続され、
かつ、上記スイツチング手段とも接続されるスイ
ツチング素子を含む駆動回路と、 から構成され、上記スイツチング手段がオンする
と上記駆動回路を介して上記定電流制限回路の第
１のトランジスタを強制的に導通させることを特
徴とする２線式無接点スイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17482280A JPH0247134B2 (ja) | 1980-12-11 | 1980-12-11 | Koryu2senshikimusetsutensuitsuchi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17482280A JPH0247134B2 (ja) | 1980-12-11 | 1980-12-11 | Koryu2senshikimusetsutensuitsuchi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5799031A JPS5799031A (en) | 1982-06-19 |
| JPH0247134B2 true JPH0247134B2 (ja) | 1990-10-18 |
Family
ID=15985263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17482280A Expired - Lifetime JPH0247134B2 (ja) | 1980-12-11 | 1980-12-11 | Koryu2senshikimusetsutensuitsuchi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247134B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441321A (en) * | 1987-08-06 | 1989-02-13 | Sunx Ltd | Dc two-wire switch |
| JPS6489815A (en) * | 1987-09-30 | 1989-04-05 | Sunx Ltd | Dc two-wire switch |
-
1980
- 1980-12-11 JP JP17482280A patent/JPH0247134B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5799031A (en) | 1982-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3932803A (en) | Electronic monitoring system including contactless motion detector | |
| US3819986A (en) | Excess voltage protecting circuit | |
| US3372328A (en) | Scr temperature control circuit | |
| US4543497A (en) | Electronic monitoring system with selective signal inversion | |
| US5463333A (en) | Proximity switches | |
| US4112318A (en) | Condition control system utilizing digital logic | |
| EP0255330B1 (en) | Slow-start system for a control circuit | |
| JPH0247134B2 (ja) | Koryu2senshikimusetsutensuitsuchi | |
| US4306161A (en) | Simple method of switching an AC line | |
| GB1601595A (en) | Window discriminator or voltage range sensor | |
| US5177429A (en) | DC power source circuit | |
| US3694663A (en) | Condition responsive circuit with limited internal dissipation | |
| US4572927A (en) | Current limiter for telephone office signalling | |
| JP2615890B2 (ja) | 制御機器の入力装置 | |
| JPH071863Y2 (ja) | タイマ装置 | |
| JPS6215029B2 (ja) | ||
| JPH0614080B2 (ja) | 負荷断線検出装置 | |
| JP3365865B2 (ja) | 定電圧電源回路 | |
| JPH0210664Y2 (ja) | ||
| JPS5812571A (ja) | 突入電流制限回路におけるサイリスタ制御回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH0546097Y2 (ja) | ||
| GB2263549A (en) | Proximity switch with hysteresis. | |
| JPH0542482Y2 (ja) | ||
| JPH04244778A (ja) | 過電流検出回路 |