JPH0624302B2

JPH0624302B2 - 位相安定回路

Info

Publication number: JPH0624302B2
Application number: JP4681384A
Authority: JP
Inventors: 浩五味
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1984-03-12
Filing date: 1984-03-12
Publication date: 1994-03-30
Anticipated expiration: 2009-03-30
Also published as: JPS60190014A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は所望の位相を得るための位相安定回路に関す
る。

〔発明の技術的背景〕

一般に、電子機器においては、回路の簡略化、小形化を
図り、製造経費の低減をすすめている。回路の簡略化、
小形化の有効な方法の１つとして、回路の半導体集積回
路（以下、ＩＣと称する）化があり、多くの機器の回路
がＩＣ化されている。例えば、カラーテレビジョン受像
機においても、中間周波処理回路、映像信号及びクロマ
信号の処理回路、同期信号処理回路、偏向回路、音声信
号処理回路等、ほとんどの回路がＩＣ化されている。さ
らに、近年は、これらの回路が２〜３チップのＩＣ構
成、１〜２チップのＩＣ構成へと高集積化が図られてい
る。

〔背景技術の問題点〕

ところで、高集積化では、パッケージの許容電力、ピン
数が回路設計上の大きな制約条件となる。ピン数につい
てみれば、回路や素子をできるだけＩＣ内に組み込んで
ピンの数をできるだけ少なくすることが重要である。こ
れは、一部の回路や素子をＩＣの外付けにすると、ピン
数の増大を招き、ＩＣ化を阻害されるからである。した
がって、ＩＣ化に際しては、できるだけ、外付けの回路
や素子を少なくすることが重要である。

しかしながら、ＩＣにおいては、個別部品に比較して素
子の特性の変動（製造上の変動や温度による変動）が大
きいため、回路特性が素子特性の変動に大きく左右され
る退路では、ＩＣ化が遅れている。仮に、ＩＣ化ができ
ても高集積化がむずかしく、経済性向上が進まない欠点
をもっている。

ＩＣ化のしにくい回路として所望位相の信号を得るため
の位相安定回路がある。この回路では、個々の素子の特
性の絶対値がそのまま位相特性を左右する。したがっ
て、この回路では、精度のよい位相を得たい場合、ＩＣ
の周辺に組まざるを得なく、パッケージのピン数の増
大、周辺部品の増大を招くという問題を有している。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたもので、素
子特性が変動しても安定した精度のよい位相を得ること
ができ、ＩＣ化に好適な位相安定回路を提供することを
目的とする。

〔発明の概要〕

この発明は、例えば第１図に示す一実施例を用いて説明
するならば、コンデンサと抵抗の並列回路を直列接続し
て成り、素子特性の変動に対して出力信号_２のベクト
ル座標が円弧を描くような移相回路Ｚ_０を設け、この移
相回路Ｚ_０の入出力信号_１，_２を利得回路Ａ_１，Ａ
_２、加算回路Ａ_３で適宜合成するもので、この場合、加
算回路Ａ_３の出力信号_３が信号_２に適当な利得を設
定する利得回路Ａ_２の出力信号が描く円弧にほぼ接する
ように、移相回路Ｚ_０の各インピーダンス成分の値や利
得回路Ａ_１，Ａ_２の利得ｋ_２，ｋ_１を設定するように構
成したものである。

〔発明の実施例〕

以下、図面を参照してこの発明の一実施例を詳細に説明
する。

第１図は一実施例の回路図である。図において、Ｐ_１，
Ｐ_３はそれぞれ位相安定回路の入力端子及び出力端子で
ある。Ｐ_２は移相回路Ｚ_０の出力端子であると同時に、
利得回路Ａ_２の入力端子を兼ねる。

移相回路Ｚ_０は端子Ｐ_１とＰ_２との間に挿入される第１
の移相部Ｚ_１と、端子Ｐ_２と基準電位点（図示の場合、
アース電位点）との間に挿入される第２の移相部Ｚ_２を
有する。第１の移相部Ｚ_１は抵抗Ｒ_１とコンデンサＣ_１
とを並列接続して成り、第２の移相部Ｚ_２は抵抗Ｒ_２と
コンデンサＣ_２とを並列接続して成る。

第１、第２の移相部Ｚ_１，Ｚ_２の直列回路の両端に入力
信号_１を印加し、移相部Ｚ_１，Ｚ_２による分割信号と
して移相回路Ｚ_０の出力信号_２を取り出すようになっ
ている。利得回路Ａ_１，Ａ_２の利得はそれぞれｋ_２，ｋ
_１である。入力信号_１は利得回路Ａ_１にてｋ_２ _１と
され、出力信号_２は利得回路Ａ_２にてｋ_１ _２とされ
る。これら出力信号ｋ_２ _１，ｋ_１ _２は加算回路Ａ_３
に加算され_３となる。

利得ｋ_１，ｋ_２はｋ_１＝０，ｋ_２＝０を除いてすべての
値を取り得る。ｋ_１，ｋ_２＞０は同相、ｋ_１，ｋ_２＜０
は反転位相、｜ｋ_１｜，｜ｋ_２｜＜１は減衰、｜ｋ
_１｜，｜ｋ_２｜＞１は増幅を意味する。

ｋ_１，ｋ_２＝１は直結（または容量結合ならば減衰なし
の結合）を意味する。

第１図の回路をＩＣで考える。周知の如く、同一チップ
上に構成した半導体素子は、その素子自体の特性の変動
は個別の部品より大きいが、同種の素子の特性の比はほ
とんど安定した一定の値となる。

以後、この発明を説明するに当り、次の定義を設定して
おく。

まず、各素子や回路に付す符号は、説明の便宜上、その
素子や回路のインピーダンスも示すものとする。抵抗Ｒ
_１とＲ_２を並列接続した場合の並列合成インピーダンス
の値をＲ_０、コンデンサＣ_１とＣ_２を並列接続した場合
の並列合成インピーダンスの等価容量値をＣ_０とする
と、次のようになる。

さらに、各抵抗値Ｒ_１，Ｒ_２と合成インピーダンスの値
Ｒ_０との比をそれぞれＰ_１，Ｐ_２、各容量値Ｃ_１，Ｃ_２
と等価容量値Ｃ_０との比をそれぞれｑ_１，ｑ_２とする
と、これら比Ｐ_１，Ｐ_２，ｑ_１，ｑ_２は次のようにな
る。

ここで、同一半導体基板上に設けた同種の素子の特性の
比は一定値に設定することができるから、式(2)よりＰ
_１，Ｐ_２，ｑ_１，ｑ_２は一定の値として扱うことができ
る。言い換えれば、これらＰ_１，Ｐ_２，ｑ_１，ｑ_２は素
子の特性の変動に影響されない。また、抵抗値Ｒ_１，Ｒ
_２が１つの方向に変動すれば、合成インピーダンスの値
Ｒ_０もまた同じ方向に変動し、その変動量は抵抗値
Ｒ_１，Ｒ_２の変動量に比例する。等価容量値Ｃ_０につい
ても同様で、容量値Ｃ_１，Ｃ_２と同一方向に変動し、そ
の変動量も容量値Ｃ_１，Ｃ_２の変動量に比例する。一
方、移相回路Ｚ_０を構成する抵抗とコンデンサの値は独
立に変動するものである。したがって、移相回路Ｚ_０は
２種類の変数を有するが、ここで抵抗値と容量値の積を
変数と考えれば、両者の変動を１つの変数で表示でき
る。これをＴとおき、次のように定義する。

ただし、ω：入力信号_１の角周波数変数Ｔを定義する
に際しては、抵抗Ｒ_１，Ｒ_２、コンデンサＣ_１，Ｃ_２の
間の４つの組合せの１つを用いてもよいが、後述する第
３図乃至第６図で説明するようないずれか１つの素子が
存在しない場合、定義不能となる。しかし、式(3)のよ
うに定義すれば、全ての場合を表現できる。

ところで、先の式(2)から次の関係が導びかれる。

また、第１図から移相部Ｚ_１，Ｚ_２のインピーダンスＺ
_１，Ｚ_２を求めると、よって、出力信号_２は、となる。式(7)を変形して、となる。

さらに、第１図からただし、となる。ここで、ｋは加算回路Ａ_３において、端子Ｐ_２
〜Ｐ_３間の伝達経路の係数を基準としたときの端子Ｐ_１
〜Ｐ_３間の伝達係数を示す。言い換えれば、利得ｋ_１を
基準としたときの利得ｋ_２の相対的な大きさを表わす。

式(10)から信号_３の位相_３に着目して考えれば、
今、利得ｋ_１は同相または逆相のいずれか一方の位相を
決め、かつ、これは安定に決めるものであるから、位相
_３に安定性を求めるには、信号_４の位相_４に安定
性を求めればよい。よって、以下の説明では位相_３の
安定性を考察するに当り、式(11)に従って位相_４の安
定性を考察する。

位相_４を求めるに当り、信号_４を第２図のベクトル
表示図に示す。ここで、入力信号_１を基準信号として
考えて計算や表示の便宜上、｜_１｜＝１，∠_１＝0゜
…(12) とする。式(12)の条件から式(8)は、となる。第２図は横軸（ｘ軸）を実数軸、縦軸（ｙ軸）
を虚数軸にとって０を原点とする。第２図にて、▲
▼＝_２，▲▼＝ｋ_１とする。第２図はｋ＜０の
場合を例示している。信号_４は、_４＝▲▼＝▲▼＋▲▼＝_２＋ｋ_１
…(14) となる。さらに、位相_４を求めるに当り、Ｂ′点座標
（−ｋ，Ｏ）をとる。第２図からわかるように、であるから、▲▼の位相_４は▲▼の位相と
同一となる。また、▲▼の振幅と▲▼の振幅
は等しい。よって、▲▼＝▲▼である。

次にＡ点について考える。Ａ点の座標を（ｘ_１，ｙ_１）
とすると、式(13)よりとなる。一方、Ａ点は次の関係式を満たす。

ここで、とおくと、Ａ点は座標（ａ，Ｏ）を中心とし、半径をｒ
とする円Ｒの円周上の１点となる。座標（ａ，Ｏ）を点
Ｃとすると、第２図となる。

変数Ｔが変動すると、点Ａは各座標ｘ_１，ｙ_１が変数Ｔ
の関数で表わされるから、円周上にそって移動すること
になる。第２図の円Ｒは変数Ｔが無制限に変動した場合
に生じる。しかし、実際は、移相回路Ｚ_０の抵抗値
Ｒ_１，Ｒ_２、容量値Ｃ_１，Ｃ_２はある値に設定されるか
ら、点Ａは円周上の一点に決まり、抵抗値Ｒ_１，Ｒ_２、
容量値Ｃ_１，Ｃ_２が設計値から変動したとき、設計上の
一点を中心に円周上に沿って前後に狭い範囲に分布す
る。この範囲内でＡ点が変動したとき、▲▼もま
た動くが、▲▼の位相の変動が最も少ない条件
は、▲▼が設計上のＡ点にて円Ｒに接するように
変数Ｔの値を設定したときとなる。

以下、その説明を追ってみる。

まず、▲▼が円Ｒに接する条件を求める。Ａ点
（ｘ_１，ｙ_１）にてこの円Ｒに接する接線の式は、（ｘ_１−ａ）（ｘ−ａ）＋ｙ_１ｙ＝ｒ^２ …(19) となる。この接線がＢ′点座標（−ｋ，Ｏ）を通るか
ら、（ｘ_１−ａ）（−ｋ−ａ）＝ｒ^２ …(20) となる。式(15)，(18)に示されるｘ_１，ａ，ｒを式(20)
に代入すると、となる。式(21)をＴ^２について整理すると、となる。次に位相_４を求めると、第２図より、となる。ここで、である。

変数Ｔの変動に対して位相_４の変動が最も少ないの
は、位相_４を変数Ｔで微分した値_４′が零となると
きである。微係数_４′が零となる条件は、Ｘを変数Ｔ
で微分した値Ｘ′が零となる条件と同じである。

式(24)に式(15)，(16)のｘ_１，ｙ_１を代入して、となる。式(25)を変数Ｔについて微分すると、となる。Ｘ′＝０の条件は式(26)から、となる。式(27)を変形すると、となる。

式(28)は式(22)と等しい。これは先に述べたように、円
Ｒに接するように▲▼と▲▼から▲▼
を作れば、▲▼の位相_４は、変数Ｔがその設計
値から前後に変動してもほとんど変動しないことを示し
ている。したがって、式(28)を満足するように回路を設
計すれば、素子特性が変動してもほとんど変動しない位
相_４を得ることができる。

ところで、式(2)，(3)を用いて式(22)や(28)は次のよう
に表現できる。

式(30)から次のようなことが言える。抵抗Ｒ_１とＲ_２の
並列合成インピーダンスＲ_０と抵抗値Ｒ_１の比に利得ｋ
を加えた値と、コンデンサＣ_１とＣ_２の並列合成インピ
ーダンスとコンデンサＣ_１のインピーダンスの比に利得ｋを加えた値の比（右辺）が並列合成インピ
ーダンスＲ_０との比の２乗に等しい関係時に、位相が最もよく安定す
る。実際には、後述するように、ほぼ等しい条件であれ
ば、この発明は充分その効果をもつ。式(30)の右辺は式
(31)の右辺のように表現することができ、これは、で決まり、一定の値にすることができる。したがって、
式(28)の条件を言い換えて式(31)を満たすように、
Ｒ_０，Ｃ_０を成すＲ_１，Ｒ_２，Ｃ_１，Ｃ_２を設定すれ
ば、安定した位相を得ることができる。

ここで、式(28)を満足するときのＴの値をＴ_０とする
と、となる。式(32)を用いて式(25)を整理し、式(23)に代入
すると、次式(33)が得られる。

信号_３の位相_３は、ｋ_１＞０のとき_３＝_４，ｋ_１＜０のとき_３＝_４＋１８０°とな
る。そして、Ｔ＝Ｔ_０のときの位相_４の安定位相
_４０は、として得られる。また、位相_３の安定位相_３０はｋ
_１＞０のとき_３０＝_４０，ｋ_１＜０のとき_３０＝
_４０＋１８０°となる。

なお、以上の説明では、各移相部Ｚ_１，Ｚ_２がいずれも
抵抗とコンデンサの並列接続から成る場合について説明
したが、第３図乃至第６図に示すように、一方の移相部
が抵抗とコンデンサの並列接続から成るものであれば、
他方の移相部は抵抗あるいはコンデンサのどちらか一方
から成るものであればよい。

また、以上の説明では、リアクタンス性インピーダンス
成分としてコンデンサのような容量性インピーダンス成
分を用いる場合を説明したが、コイルのような誘導性イ
ンピーダンス成分を用いるようにしてもよいことは勿論
である。また、誘導性インピーダンス成分としては、高
周波信号を取扱う回路では、配線のインダクタンスを利
用してもよい。

ここで、この発明の具体的構成の一例を詳細に説明す
る。

なお、以下に説明する図面においては、Ｒに添字を付す
符号は抵抗を示し、Ｃに添字を付す符号はコンデンサを
示し、Ｑに添字を付す符号はトランジスタを示し、Ｖに
添字を付す符号は電圧源を示し、Ｉに添字を付す符号は
電流源を示し、Ｄに添字を付す符号はダイオードを示
し、Ｐに添字を付す符号は端子を示す。また、上記Ｒや
Ｃ，Ｖ，Ｉに添字を付す符号は同時に抵抗値ゃ容量値、
電圧値、電流値も示すものとする。

この発明の具体的構成としては種々の構成のものが考え
られるが、まず、第１図および第２図との対応でわかり
やすいと思われるものとして第７図の回路を説明する。

図において、入力端子Ｐ_１からの入力信号_１は１つは
トランジスタＱ_３で増幅され、トランジスタＱ_４，Ｑ_５
のカレントミラー構成で変換され、出力端子Ｐ_３に現わ
れる。トランジスタＱ_３，Ｑ_４，Ｑ_５、抵抗Ｒ_４，Ｒ_６
が利得回路Ａ_１を構成し、その利得ｋ_２はで与えられる。入力信号_１の他の１つはトランジスタ
Ｑ_１のエミッタフォローを介して移相回路Ｚ_０に供給さ
れる。抵抗Ｒ_１，Ｒ_２はトランジスタＱ_１の直流電流を
流すエミッタ抵抗の役目をもつとともに、トランジスタ
Ｑ_１のエミッタの直流電圧をレベルシフトしてトランジ
スタＱ_２のベースバイアス電圧を供給する役目を兼ねて
いる。移相回路Ｚ_０の出力信号は端子Ｐ_２へ電圧信号
_２として与えられる。この信号_２はトランジスタＱ_２
で増幅され、トランジスタＱ_６，Ｑ_７のカレントミラー
構成で変換され、出力端子Ｐ_３に導びかれるとともに、
実際はトランジスタＱ_７，Ｑ_５のコレクタの接続点（加
算回路Ａ_３に相当）にて信号_１と合成される。トラン
ジスタＱ_２，Ｑ_６，Ｑ_７、抵抗Ｒ_５，Ｒ_６が利得回路Ａ
_２を構成し、その利得ｋ_１はで与えられる。

上述した利得ｋ_１，ｋ_２を用いて利得ｋを求めると、となる。この場合、ｋ_１＞０であるから、安定位相
_３０は、式(34)よりとなる。

第７図においては、位相_３０を進相、遅相のいずれに
もとることができる。すなわち、１＞Ｔ_０ ^２なる関係を
設定すれば、言い換えると、式(2)，(32)よりに設定すれば進相を得ることができ、この逆を設定すれ
ば、遅相を得ることができる。

第８図は第２の具体的構成例を示す回路図である。

図において、トランジスタＱ_８，Ｑ_９はＩ_０１を電流源
とし、抵抗Ｒ_８，Ｒ_７を負荷抵抗として出力端子Ｐ_３，
Ｐ_５に逆相出力を取り出し可能な差動増幅回路を成す。
各出力は抵抗Ｒ_８，Ｒ_７の値を同一に選べば（以下、こ
の抵抗値をＲ_Ｌと記す）は同一の振幅がとれる。

トランジスタＱ_９のベースに信号_１、トランジスタＱ
_８のベースに信号_２がそれぞれ入力されるので、差動
増幅回路のコンダクタンスをｇ_ｍとすると、出力端子Ｐ
_３，Ｐ_５の各出力_３，_５はそれぞれ、_３＝ｇ_ｍＲ_Ｌ（−_１＋_２） …(37)_５＝−ｇ_ｍＲ_Ｌ（−_１＋_２）…(38) となる。故に、信号_３，_５のいずれの場合もｋ＝−
１となる。

電圧源Ｖ_Ｂ１はトランジスタＱ_８，Ｑ_９のバイアス供給
源であり、移相回路Ｚ_０の抵抗Ｒ_２または抵抗Ｒ_２，Ｒ
_１を介してトランジスタＱ_８またはＱ_９にそれぞれベー
スバイアスを供給している。抵抗値Ｒ_１を抵抗値Ｒ_２よ
り充分小さくすれば、トランジスタＱ_８，Ｑ_９のベース
電位をほとんど同電位にすることができる。よって、差
動増幅回路を安定に動作させることができる。

移相回路Ｚ_０は、第１図に示す移相回路Ｚ_０において、
Ｃ_１＝０としたものに相当し、つまり第３図に示す移相
回路Ｚ_０に相当しこれは言い換えればｑ_１＝∞に相当す
る。式(34)において、ｑ_１＝∞を代入し、さらに、ｋ＝
−１とおくと、となる。位相_３０は式(39)を式(36)に代入して求めれ
ばよい。なお、信号_５の位相は信号_３の位相の逆相
となる。

第９図は第３の具体的構成例を示す回路図である。

図において、移相回路Ｚ_０は、第１図の移相回路Ｚ_０に
おいて、Ｒ_２＝∞としたもの、つまり第４図に示す移相
回路に相当する。また、ダイオードＤ_１はトランジスタ
Ｑ_１１のベース・エミッタ間電圧の補償用のダイオード
で、抵抗Ｒ_１０に直流電流が流えないようにしている。

入力端子Ｐ_１に印加された信号_１はトランジスタＱ
_１０のエミッタフォローを介して１つは移相回路Ｚ_０に
入力され信号_２とされる。この信号_２はトランジス
タＱ_１１にて反転増幅され、出力端子Ｐ_３に導びかれ
る。他の１つは抵抗Ｒ_１０を介しトランジスタＱ_１１の
エミッタに入力され、このトランジスタＱ_１１にて同相
増幅された後、出力端子Ｐ_３にて信号_２の反転出力と
加算される。

図からトランジスタＱ_１１のコレクタの信号電流
_Ｃは、となる。また、信号_３は、となる。よって、ｋは、となる。

式(42)より、ｋは抵抗値Ｒ_１０とＲ_１１の比を利用して
与えることができる。また、抵抗Ｒ_１０には直流電流が
流れないから、その値を変えても直流レベルの変動が生
ぜず、設計上、直流設計が容易となる。

また、上述の如く、Ｒ_２＝∞であるからＰ_２＝∞とな
り、式(32)の関係式は次のように表現される。

ここで、式(2)に示されるｑ_１，式(42)に示されるｋを
式(43)に代入すると、となる。以上から、抵抗値Ｒ_１０，Ｒ_１１の比、容量値
Ｃ_１，Ｃ_２の比を利用して安定な位相_３０を求めるこ
とができる。

第１０図は第９図をさらに展開した例を示す回路図であ
る。すなわち、トランジスタＱ_１２はトランジスタＱ
_１０に相当し、トランジスタＱ_１３はトランジスタＱ
_１１に相当し、抵抗Ｒ_１５は抵抗Ｒ_１０に相当する。抵
抗Ｒ_１８は抵抗Ｒ_１によるベース電圧降下分を補償する
抵抗で、Ｒ_１８≒Ｒ_１となるように設定されている。ｋ
は次のようにして求められる。まず、信号_３を求める
ととなる。式(45)より、ｋは、となる。

第１１図は第５の具体的構成例を示す回路図である。

図において、入力端子Ｐ_１に入力された信号_１は１つ
はトランジスタＱ_１７で同相増幅され、入力端子Ｐ_３に
導びかれる。他の１つはトランジスタＱ_１６を介して移
相回路Ｚ_０に供給され、端子Ｐ_２に信号_２として導び
かれる。

移相回路Ｚ_０の抵抗Ｒ_２は利得回路Ａ_２の入力抵抗を兼
ねており、電圧信号の形で端子Ｐ_２に現れる信号_２は
抵抗Ｒ_２を通して電流信号の形で利得回路Ａ_２に与えら
れる。利得回路Ａ_２のトランジスタＱ_１４，Ｑ_１５はト
ランジスタＱ_１４のベース・コレクタ間を直結したカレ
ントミラー構成である。トランジスタＱ_１４のコレクタ
・エミッタ間は交流的にインピーダンスが低く、これが
抵抗Ｒ_２の値に比べ無視できるように抵抗Ｒ_２の値を選
べば、移相回路Ｚ_０の構成は先の第１図のそれと同一構
成となる。

入力端子Ｐ_１に入力信号_１が印加されれば、トランジ
スタＱ_１６，Ｑ_１７のエミッタに信号_１が生じ、端子
Ｐ_２に信号_２が発生する。この信号_２は先の式(8)
で求められる。端子Ｐ_３に生じる出力信号_３は次式(4
7)で与えられる。

ここで、ｎはカレントミラー回路の電流利得である。式
(47)よりｋは、として与えられる。もし、Ｒ_１９＝Ｒ_２に設定すれば、
ｋ＝１／ｎとして与えられる。ｎは素子の比、すなわ
ち、トランジスタＱ_１４，Ｑ_１５のエミッタ面積の比で
実質的に与えることができ、ＩＣでは安定した精度のよ
い値にすることができる。

第１２図乃至第１４図は第１１図の構成をさらに展開し
た例を示すもので、第１１図の構成と同様に、移相回路
Ｚ_０の第２の移相部Ｚ_１のインピーダンス成分を利得回
路Ａ_２の入力インピーダンス成分として兼用し、端子Ｐ
_２に電圧モードで得られる信号_２を電流モードで後段
の回路に供給するように構成したものである。

まず、第１２図に示す回路を説明すると、トランジスタ
Ｑ_１８，Ｑ_１９は差動増幅器を構成し、それぞれ抵抗Ｒ
_２０，Ｒ_２１を介して端子Ｐ_６よりベースバイアスが供
給される。トランジスタＱ_１８がエミッタフォロアとし
て動作し、トランジスタＱ_１９がベース接地として動作
するので、信号_３は次のようにして得られる。

式(49)よりｋは、で与えられる。

第１３図に示す回路は、第１２図において、定電源Ｉ
_Ｏ２，Ｉ_Ｏ３を１つにまとめるもので、抵抗Ｒ_２２を抵
抗Ｒ_２４とＲ_２５に分割し、抵抗Ｒ_２４とＲ_２５の中央
に定電流源Ｉ_Ｏ４を接続する構成を示すものである。

第１２図及び第１３図は信号_１と_２を同相で加算す
るものであるが（ｋ＞０）、第１４図に示す回路は、利
得回路Ａ_１にトランジスタＱ_２０，Ｑ_２１から成るカレ
ントミラー回路を設け、抵抗Ｒ_２６を介して与えられる
信号_１を反転することにより、信号_１と_２を逆相
で加算するようにしたものである。（ｋ＜０）。

なお、第１２図乃至第１４図に示す回路はいずれも、差
動増幅回路構成となっており、大入力に対して出力は振
幅制限効果をもつ。これにより、位相の安定した信号
_３を得ることができることは勿論、振幅の一定な信号
_３を得ることができる。

また、以上の説明では、第２の移相部Ｚ_２の抵抗性イン
ピーダンス成分だけを利得回路Ａ_２の入力インピーダン
ス成分と兼用する場合について説明したが、この第２の
移相部Ｚ_２が抵抗性インピーダンス成分とリアクタンス
性インピーダンス成分との並列接続から成る場合は、こ
の並列回路をそのまま、入力インピーダンス回路とする
ようにしてもよい。

この場合、リアクタンス性インピーダンス成分の存在に
よって、電流モードに変換された信号_２が端子Ｐ_２に
おける電圧モードの信号_２と位相が変わってしまう。
これを補償するためには、利得回路Ａ_１等に補償用のリ
アクタンス性インピーダンス成分を挿入すればよい。こ
れを第１２図を用いて説明するならば、第２の移相部Ｚ
_２が抵抗Ｒ_２とコンデンサＣ_２の並列接続から成るもの
とし、この並列回路を利得回路Ａ_２の入力インピーダン
ス回路とするならば、利得回路Ａ_１の抵抗Ｒ_２２に並列
に補償用のコンデンサＣ_３を接続するとともに、負荷抵
抗Ｒ_２３に並列に補償用のコンデンサＣ_４を接続すれば
よい。

第１５図は移相回路Ｚ_０の容量性インピーダンス成分を
トランジスタのコレクタ・ベース間の寄生容量で形成す
る例を示すものである。

図において、トランジスタＱ_２３のコレクタ・ベース間
の寄生容量をＣ_ＢＣ２３、トランジスタＱ_２４のコレク
タ・ベース間の寄生容量をＣ_ＢＣ２４とすると、Ｃ_１＝
Ｃ_ＢＣ２３，Ｃ_２＝Ｃ_ＢＣ２４として扱うことができ
る。この場合、トランジスタＱ_２４はベース・エミッタ
を直結したコンデンサとして利用している。なお、図示
の構成の場合、トランジスタＱ_２２に流れる電流はトラ
ンジスタＱ_２３にも流れ、電流の有効利用を図ってい
る。

ところで、半導体チップ上では、一般に、コンデンサの
占める面積が大きく、コンデンサが多い場合、チップ面
積を大きくする要因の１つとなっている。このため、極
力コンデンサのない回路構成が要求される。したがっ
て、第１５図のような構成はチップ面積の縮少に大きく
寄与することができる。

第１６図は第１５図をさらに展開した例を示すものであ
る。トランジスタのコレクタ・ベース間の寄生容量は電
圧依存性がある。そこで、第１６図の回路は、寄生容量
Ｃ_ＢＣ２３とＣ_ＢＣ２４との両端電圧を等しくすること
により、精度の向上を図るものである。このために設け
られたのが、抵抗Ｒ_２のトランジスタＱ_２６である。こ
の場合、トランジスタＱ_２４とＱ_２６の分流比を適宜設
定することにより、抵抗Ｒ_１とＲ_２との電位降下量を等
しくすることができる。これにより、寄生容量Ｃ
_ＢＣ２３とＣ_ＢＣ２４との両端電圧を等しくすることが
できる。

なお、第１５図及び第１６図のような構成では、トラン
ジスタＱ_２３とＱ_２４との構造を適宜変えることにより
（例えば同一特性のトランジスタを並列に接続すること
により）、寄生容量Ｃ_ＢＣ２３とＣ_ＢＣ２４の容量比を
適宜設定することができる。

第１７図は、移相回路Ｚ_０の抵抗性インピーダンス成分
をトランジスタのエミッタ動作抵抗によって構成したも
のである。

トランジスタのエミッタ動作抵抗ｒ_ｅは、一般に、次の
式(51)で与えられる。

但し、ｈ：Ｋ：ボルツマン定数Ｔ：絶対温度ｑ：電子の電荷Ｉ_Ｅ：トランジスタのエミッタ電流各トランジスタＱ_２７〜Ｑ_３２を同一特性のトランジス
タとすれば、各トランジスタのエミッタに流れる電流Ｉ
_Ｅは等しい。したがって、トランジスタＱ_２７〜Ｑ_３２
のエミッタ動作抵抗ｒ_ｅは等しい。

以上から、移相回路Ｚ_０の各抵抗値Ｒ_１，Ｒ_２、容量値
Ｃ_１，Ｃ_２は、となる。

端子Ｐ_２の信号_２はトランジスタＱ_３３のベースに印
加され、トランジスタＱ_３４のベースには、次式で示さ
れる信号_３４が印加される。

トランジスタＱ_３３，Ｑ_３４、電流源Ｉ_Ｏ５は差動増幅
回路Ｄを構成し、負荷抵抗Ｒ_３０，Ｒ_３１を有し、端子
Ｐ_３１，Ｐ_３２に逆相の信号を出力する。

端子Ｐ_３１に出力される信号_３１は（_３４−_２）
に比例し、差動増幅回路Ｄのコンダクタンスをｇ_ｍとす
ると、となる。式(54)より、となる。

なお、トランジスタＱ_３０〜Ｑ_３２は信号_３４の直流
レベルを信号_２の直流レベルに合わせるためのもので
ある。

第１７図では、抵抗Ｒ_１をトランジスタＱ_２７のエミッ
タ動作抵抗ｒ_ｅ２７一個で構成し、抵抗Ｒ_２をトランジ
スタＱ_２８，Ｑ_２９のエミッタ動作抵抗ｒ_ｅ２８，ｒ
_ｅ２９の２個で構成する場合について説明したが、抵抗
Ｒ_１とＲ_２の比は、ダイオード接続のトランジスタやダ
イオードの直列接続数によって適宜設定可能なことは勿
論である。

第１８図はこの発明の位相安定回路を利用して電圧制御
発振器（以下、ＶＣＯと称する）を構成したものであ
る。以下、この回路の構成及び動作を第１９図及び第２
０図のベクトル表示図を参照して説明する。

トランジスタＱ_３５，Ｑ_３６は端子Ｐ_７よりそれぞれ抵
抗Ｒ_３２，Ｒ_３３を介して同一のバイアスが供給され
る。これにより、トランジスタＱ_３５，Ｑ_３６のエミッ
タ電位は等しい。

トランジスタＱ_３５，Ｑ_３６のエミッタには、移相回路
Ｚ_０と、抵抗Ｒ_３４，Ｒ_３５の直列回路が挿入される。
前述の如く、トランジスタＱ_３５とＱ_３６のエミッタ電
位が等しいから、抵抗Ｒ_１，Ｒ_２，Ｒ_３４，Ｒ_３５には
直流電流が流れない。したがって、トランジスタＱ_３７
〜Ｑ_４０のベース電位はトランジスタＱ_３５，Ｑ_３６の
エミッタ電位とほぼ等しい。

電流源Ｉ_Ｏ７，Ｉ_Ｏ１２，トランジスタＱ_３５，
Ｑ_３６、移相回路Ｚ_０，抵抗Ｒ_３４，Ｒ_３５は差動増幅
回路を成す。したがって、信号_１の振幅を充分大きく
すれば、トランジスタＱ_３７やトランジスタＱ_３８，Ｑ
_３９のベースには、差動増幅回路の振幅制御作用によ
り、常に一定振幅の信号が得られる。

トランジスタＱ_３７のベースに得られる信号は_２であ
り、第１９図に示すように、信号_１に対して移相回路
Ｚ_０により所定量移相された信号である。また、トラン
ジスタＱ_３８，Ｑ_３９のベースに得られる信号は、これ
を_１１とすると、第３図に示すように信号_１と同相
の信号である。

トランジスタＱ_３７のコレクタに流れる電流
_Ｃ３７は、と表わされ、この信号に基づいて、端子Ｐ_３に得られる
電圧モードの信号がこの発明の位相安定回路の出力であ
る安定位相の信号_３である。この電圧信号_３は第１
９図に示す如く、電流信号Ｉ_Ｃ３７と同相である。

トランジスタＱ_３９のコレクタに流れる電流Ｉ
_Ｃ３９は、と表わされ、この信号_Ｃ３９に基づいて、端子Ｐ_８に
電圧モードの信号_８が得られる。信号_Ｃ３９は、第
１９図に示すように当然信号_１１と同相であり、した
がって、信号_８も信号_１１と同相である。この同相
状態は、信号_８が単に抵抗性インピーダンス成分のみ
を介して得られることを考えれば、当然安定である。

トランジスタＱ_４１〜Ｑ_４４はダブルバランス型差動増
幅回路を成し、端子Ｐ_１０，Ｐ_１１に印加される制御電
圧に従って、第２０図に示すように、信号_Ｃ３７，
_Ｃ３９の相対的な振幅の大小を変えて合成し、所望位相
の信号を作る。この信号はエミットフォロアトラン
ジスタＱ_４５を介して端子Ｐ_１２に導びかれ、タンク回
路Ｓを介して端子Ｐ_１に正帰還される。

このように、第１８図のＶＣＯは、この発明の位相安定
回路の位相安定動作と、差動増幅回路の振幅制御動作を
利用して、安定位相でかつ一定振幅の２つの信号
_Ｃ３７，_Ｃ３９を作り、これを制御電圧に応じて適宜
合成することにより発振信号を得るものであるから、素
子特性の変動に対して安定した発振動作を実現すること
ができる。

なお、以上の説明では、トランジスタＱ_３５，Ｑ_３６の
差動増幅回路段で振幅制限動作をかける場合について説
明したが、この部分では線形動作を行わせ、トランジス
タＱ_３７〜Ｑ_４０のダブルバランス型差動増幅回路段で
リミッタ作用をかけるようにしてもよい。

ここで、この発明の位相安定回路として、例えば、第８
図に示す回路を代表として従来の位相安定回路と位相安
定能力を比較してみる。

今、第８図において、端子Ｐ_５における信号_５（_５
＝−_３）を考えると、この信号は遅相信号であるか
ら、第２１図に示すような遅相特性をもつ従来の位相安
定回路と比較してみる。まず、第２１図に示す位相安定
回路の出力信号_３の位相_３は、となる。今、位相_３の設計値を_３０とし、このとき
のＴをＴ_Ｏとすると、_３０＝−４５°の場合、Ｔ_Ｏ＝
１となるから位相は、と表わすことが可能である。

一方、第８図に示す信号_５の位相_５は式(38)よりｋ
_１＞０であるから、式(33)よりとなる。式(59)を変形すると、となる。今、安定位相_５０が−４５°の場合を考える
と、この場合のＴ_Ｏはとなる。

したがって、式(60)はのように表わすことが可能である。

を変数として位相_３と_５の変動を求めたのが第２２
図のグラフである。グラフから明らかなように、この発
明の位相_５は−４５°付近では、この点を変極点とす
るようなほぼ放物線的なグラフを描くのに対し、位相
_３は−４５°では、ほぼ一次関数的なグラフを描く。し
たがって、この発明では、位相（−４５°）を中心にし
て変動の少ない安定位相_５０を得ることができる。

なお、以上の説明では、利得回路Ａ_２を移相回路Ｚ_０の
出力側に設ける場合を説明したが、第２３図に示すよう
に、移相回路Ｚ_０の入力側に設けてもよいし、入出力の
両方に設けてもよい。要は、この発明は、移相回路Ｚ_０
の入力信号_１と出力信号の相対的な振幅比を適宜調
整し、素子特性の変動に伴って上記出力信号_２がベク
トル平面上で描く円弧に接する信号を得るものであるか
ら、この条件を満たすように、移相回路Ｚ_０の入出力信
号を適宜合成するものであれば、どのような構成でもよ
い。

なお、この発明は前式(28)を完全に満足するように、言
い換えれば、信号_３（第１図では、信号_４）が素子
特性の変動に伴なって信号_２が描く円弧に完全に接す
るようにする必要は必ずしもなく、完全に接する状態か
ら若干ずれるものであってもよい。積極的にこのように
した方がよいと思われる場合として、例えば、移相回路
Ｚ_０の素子特性の変動が設計値に対して正負対象でない
場合がある。

これを第２４図を用いて説明すると、同図は先の第２図
の点Ａ付近を拡大して示すものである。図において、円
弧は移相回路Ｚ_０の素子特性の変動に対して、信号_２が
描く軌跡である。この場合、素子特性の変動が設計値に
対して正負対称でないため、信号_２のベクトル座標の
変動も設計値Ａに対して正負対称ではなく、例えば、となる。

このような場合、信号_２のベクトル座標の設計値Ａ′
を点Ａから小さい方の円弧側にずらすように設計すれば、設計値を点Ａに設定する
場合よりも、素子特性の変動に伴う安定位相の変動を極
力小さくできる可能性が高い。すなわち、このようにす
れば、設計値Ａ′が最も変動しやすい側に、つまり、円
弧側に接点Ａが存在するようになるからである。

〔発明の効果〕

このように、この発明の位相安定回路によれば、素子特
性が変動しても、安定した精度のよい位相を得ることが
できる。この場合、安定位相を得るための条件は、同種
の素子の比で表わされる。これは、この発明の位相安定
回路がＩＣ化に適していることを意味する。したがっ
て、この発明の位相安定回路はＩＣに内蔵することが可
能で、ＩＣの周辺部品及びピン数の削減に寄与すること
ができる。周辺部品の削限はＩＣの低価格化をもたら
し、全体回路の低価格化をもたらし、ピン数の削限はパ
ッケージの小型化をもたらす。また、位相安定回路用の
ピンを必要としないことは、ピンを他の回路用に使うこ
とができ、多機能化チップを実現することができる。

このように、この発明のようにＩＣ内蔵が可能で、内蔵
しても精度の劣ることのない位相安定回路を提供するこ
とは、ＩＣ製造上の経済的効果を高めるものである。

【図面の簡単な説明】

第１図はこの発明に係る位相安定回路の一実施例を示す
回路図、第２図は第１図の動作を説明するためのベクト
ル表示図、第３図乃至第６図はそれぞれこの発明の異な
る実施例を示すもので、特に移相回路の構成を示す回路
図、第７図乃至第１７図はそれぞれこの発明の具体的構
成の異なる例を示す回路図、第１８図はこの発明の位相
安定回路を用いてVCOを構成した場合の一例を示す回路
図、第１９図及び第２０図は第１８図の動作を説明する
ためのベクトル表示図、第２１図は従来の位相安定回路
を示す回路図、第２２図は第８図の回路と第２１図の回
路の位相安定能力を比較して示す特性図、第２３図はこ
の発明のさらに別の実施例を示す回路図、第２４図さら
にまた別の実施例を説明するためのベクトル表示図であ
る。Ｐ_１，Ｐ_２，Ｐ_３……端子、Ｚ_０……移相回路、Ｚ_１……第１の移相部、Ｚ_２……第２の移相部、Ａ_１，Ａ_２……利得回路、Ａ_３……加算回路、Ｒ_１，Ｒ_２……抵抗、Ｃ_１，Ｃ_２……コンデンサ。

Claims

【特許請求の範囲】

【請求項１】入力端子と出力端子との間に挿入された第
１の移相部及び前記出力端子と基準電位点との間に挿入
された第２の移相部を有し、前記第１、第２の移相部
は、その一方を抵抗性インピーダンス成分とリアクタン
ス性インピーダンス成分との並列接続にて構成し、他方
を２つのインピーダンス成分による並列接続もしくはい
ずれか一方のインピーダンス成分にて構成し、前記出力
端子に得られる出力信号が前記インピーダンス成分の特
性の変動に従ってベクトル平面上で円弧の軌跡を描く移
相回路と、前記入力端子に入力信号を供給する手段と、前記移相回路を通る信号に第１の利得を与えるととも
に、前記入力信号に第２の利得を与える手段と、前記第１、第２の利得が与えられた信号を合成する合成
手段とを具備し、但し、ｋ：（ｋ_１：前記第１の利得であって、ｋ_１≠０、ｋ_２：前
記第２の利得であって、ｋ_２≠０）ｐ_１：（Ｒ_０：前記第１、第２の移相部の抵抗性インピーダン
ス成分の並列合成インピーダンス、Ｒ_１：前記第１の移
相部の抵抗性インピーダンス成分のインピーダンス）ｑ_１：（Ｘ_０：前記第１、第２の移相部のリアクタンス性イン
ピーダンス成分の並列合成インピーダンス、Ｘ_１：前記
第１の移相部のリアクタンス性インピーダンス成分のイ
ンピーダンス）Ｔ：上式をほぼ満たすように構成されていることを特徴とす
る位相安定回路。