JPH06242842A - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JPH06242842A JPH06242842A JP2580893A JP2580893A JPH06242842A JP H06242842 A JPH06242842 A JP H06242842A JP 2580893 A JP2580893 A JP 2580893A JP 2580893 A JP2580893 A JP 2580893A JP H06242842 A JPH06242842 A JP H06242842A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- power source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】入力電源電圧が大きく変動しても安定な電圧・
電流を供給できる安定化電源回路をＩＣ化に適した回路
構成て実現する。 【構成】基準電圧Ｖｃを発生させるための基準電源Ｋ
と、入力電源電圧Ｖｉｎを定電圧化して基準電源Ｋに供
給する入力電源安定化回路と、入力電源安定化回路から
出力端子への出力電流を制御する出力電流制御用のトラ
ンジスタＴｒ１と、出力端子に得られる出力電圧Ｖｏｕ
ｔを分圧する電圧分圧素子Ｒ２，Ｒ３と、基準電源Ｋか
ら出力される基準電圧Ｖｃと電圧分圧素子Ｒ２，Ｒ３に
より得られる出力電圧Ｖｏｕｔに比例する検出電圧Ｖｒ
とを比較して出力端子に得られる出力電圧Ｖｏｕｔが安
定化するように前記トランジスタＴｒ１を制御する増幅
器Ａとを有する。
電流を供給できる安定化電源回路をＩＣ化に適した回路
構成て実現する。 【構成】基準電圧Ｖｃを発生させるための基準電源Ｋ
と、入力電源電圧Ｖｉｎを定電圧化して基準電源Ｋに供
給する入力電源安定化回路と、入力電源安定化回路から
出力端子への出力電流を制御する出力電流制御用のトラ
ンジスタＴｒ１と、出力端子に得られる出力電圧Ｖｏｕ
ｔを分圧する電圧分圧素子Ｒ２，Ｒ３と、基準電源Ｋか
ら出力される基準電圧Ｖｃと電圧分圧素子Ｒ２，Ｒ３に
より得られる出力電圧Ｖｏｕｔに比例する検出電圧Ｖｒ
とを比較して出力端子に得られる出力電圧Ｖｏｕｔが安
定化するように前記トランジスタＴｒ１を制御する増幅
器Ａとを有する。
Description
【０００１】
【産業上の利用分野】本発明は、安定化電源回路に関す
るものであり、特に、入力電圧が変動しても、基準電源
等に安定な電圧を供給し、かつ出力電圧を一定に保つ回
路に関するものである。
るものであり、特に、入力電圧が変動しても、基準電源
等に安定な電圧を供給し、かつ出力電圧を一定に保つ回
路に関するものである。
【０００２】
【従来の技術】図３は従来の電源回路の回路図である。
入力電圧Ｖｉｎは抵抗Ｒ１を介してコンデンサＣ１に印
加されている。コンデンサＣ１の両端には、基準電源Ｋ
が接続されており、基準電圧Ｖｃを発生させている。コ
ンデンサＣ１の負極は接地されており、正極はＮＰＮ型
トランジスタＴｒ１のコレクタに接続されている。ＮＰ
Ｎ型トランジスタＴｒ１のベースには、基準電圧Ｖｃが
印加されており、エミッタには出力電圧Ｖｏｕｔ＝Ｖｃ
−Ｖｂｅが得られる。ここで、ＶｂｅはＮＰＮ型トラン
ジスタＴｒ１のベース・エミッタ間電圧である。入力電
圧変動は抵抗Ｒ１とコンデンサＣ１で吸収するようにな
っている。また、出力電圧変動を抑制するために、アイ
ドリング電流を流すための抵抗Ｒ０が接続されている。
入力電圧Ｖｉｎは抵抗Ｒ１を介してコンデンサＣ１に印
加されている。コンデンサＣ１の両端には、基準電源Ｋ
が接続されており、基準電圧Ｖｃを発生させている。コ
ンデンサＣ１の負極は接地されており、正極はＮＰＮ型
トランジスタＴｒ１のコレクタに接続されている。ＮＰ
Ｎ型トランジスタＴｒ１のベースには、基準電圧Ｖｃが
印加されており、エミッタには出力電圧Ｖｏｕｔ＝Ｖｃ
−Ｖｂｅが得られる。ここで、ＶｂｅはＮＰＮ型トラン
ジスタＴｒ１のベース・エミッタ間電圧である。入力電
圧変動は抵抗Ｒ１とコンデンサＣ１で吸収するようにな
っている。また、出力電圧変動を抑制するために、アイ
ドリング電流を流すための抵抗Ｒ０が接続されている。
【０００３】
【発明が解決しようとする課題】上述の従来例では、入
力電圧変動を吸収するのに、抵抗Ｒ１とコンデンサＣ１
を用いているが、電圧変動を小さくするには、コンデン
サＣ１の大容量化が必要であり、ＩＣ化する場合には、
外付け部品として大きなコンデンサが必要になるという
問題があった。また、コンデンサＣ１の電圧変動によっ
て基準電源Ｋの入力電圧が変動するため、基準電源Ｋか
ら出力される基準電圧Ｖｃも変動し、出力電圧Ｖｏｕｔ
が安定しないという問題があった。
力電圧変動を吸収するのに、抵抗Ｒ１とコンデンサＣ１
を用いているが、電圧変動を小さくするには、コンデン
サＣ１の大容量化が必要であり、ＩＣ化する場合には、
外付け部品として大きなコンデンサが必要になるという
問題があった。また、コンデンサＣ１の電圧変動によっ
て基準電源Ｋの入力電圧が変動するため、基準電源Ｋか
ら出力される基準電圧Ｖｃも変動し、出力電圧Ｖｏｕｔ
が安定しないという問題があった。
【０００４】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、入力電源電圧が大
きく変動しても安定な電圧・電流を供給できる安定化電
源回路をＩＣ化に適した回路構成にて実現することにあ
る。
のであり、その目的とするところは、入力電源電圧が大
きく変動しても安定な電圧・電流を供給できる安定化電
源回路をＩＣ化に適した回路構成にて実現することにあ
る。
【０００５】
【課題を解決するための手段】本発明の安定化電源回路
にあっては、上記の課題を解決するために、図１に示す
ように、基準電圧Ｖｃを発生させるための基準電源Ｋ
と、入力電源電圧Ｖｉｎを定電圧化して基準電源Ｋに供
給する入力電源安定化回路と、入力電源安定化回路から
出力端子への出力電流を制御する出力電流制御用のトラ
ンジスタＴｒ１と、出力端子に得られる出力電圧Ｖｏｕ
ｔを分圧する電圧分圧素子Ｒ２，Ｒ３と、基準電源Ｋか
ら出力される基準電圧Ｖｃと電圧分圧素子Ｒ２，Ｒ３に
より得られる出力電圧Ｖｏｕｔに比例する検出電圧Ｖｒ
とを比較して出力端子に得られる出力電圧Ｖｏｕｔが安
定化するように前記トランジスタＴｒ１を制御する増幅
器Ａとを有することを特徴とするものである。
にあっては、上記の課題を解決するために、図１に示す
ように、基準電圧Ｖｃを発生させるための基準電源Ｋ
と、入力電源電圧Ｖｉｎを定電圧化して基準電源Ｋに供
給する入力電源安定化回路と、入力電源安定化回路から
出力端子への出力電流を制御する出力電流制御用のトラ
ンジスタＴｒ１と、出力端子に得られる出力電圧Ｖｏｕ
ｔを分圧する電圧分圧素子Ｒ２，Ｒ３と、基準電源Ｋか
ら出力される基準電圧Ｖｃと電圧分圧素子Ｒ２，Ｒ３に
より得られる出力電圧Ｖｏｕｔに比例する検出電圧Ｖｒ
とを比較して出力端子に得られる出力電圧Ｖｏｕｔが安
定化するように前記トランジスタＴｒ１を制御する増幅
器Ａとを有することを特徴とするものである。
【０００６】ここで、前記入力電源安定化回路は、図２
に示すように、入力電源電圧Ｖｉｎを抵抗Ｒｓを介して
定電圧素子に印加し、定電圧素子に発生する定電圧Ｖｂ
を基準として入力電源を安定化させる入力電流制御用の
トランジスタＴｒ２を備えることが好ましい。
に示すように、入力電源電圧Ｖｉｎを抵抗Ｒｓを介して
定電圧素子に印加し、定電圧素子に発生する定電圧Ｖｂ
を基準として入力電源を安定化させる入力電流制御用の
トランジスタＴｒ２を備えることが好ましい。
【０００７】
【作用】本発明によれば、出力電圧Ｖｏｕｔが変動した
ときに、これを電圧分圧素子Ｒ２，Ｒ３で分圧すること
により得られた検出電圧Ｖｒを基準電源Ｋから得られた
電圧Ｖｃと比較して、出力電圧Ｖｏｕｔが安定化するよ
うに、出力電流制御用のトランジスタＴｒ１を制御して
いるので、入力電圧Ｖｉｎの変動に関わらず出力電圧Ｖ
ｏｕｔの安定化を図ることができる。
ときに、これを電圧分圧素子Ｒ２，Ｒ３で分圧すること
により得られた検出電圧Ｖｒを基準電源Ｋから得られた
電圧Ｖｃと比較して、出力電圧Ｖｏｕｔが安定化するよ
うに、出力電流制御用のトランジスタＴｒ１を制御して
いるので、入力電圧Ｖｉｎの変動に関わらず出力電圧Ｖ
ｏｕｔの安定化を図ることができる。
【０００８】
【実施例】図１は本発明の一実施例の回路図であり、図
３に示した従来例と比較すると、出力電圧Ｖｏｕｔを印
加される抵抗Ｒ０を、抵抗Ｒ２，Ｒ３の直列回路で置き
換えて、その分圧点に得られる電圧ＶｒをオペアンプＡ
の反転入力端子に印加し、基準電源Ｋから出力される基
準電圧ＶｃをオペアンプＡの非反転入力端子に印加し、
オペアンプＡの出力端子に得られる電圧をＮＰＮ型トラ
ンジスタＴｒ１のベースに印加した点が異なる。以上の
抵抗Ｒ２，Ｒ３及びオペアンプＡにより出力電圧Ｖｏｕ
ｔの電圧補正回路を構成している。抵抗Ｒ２，Ｒ３の分
圧点に得られる電圧はＶｒ＝Ｖｏｕｔ・｛Ｒ３／（Ｒ２
＋Ｒ３）｝となり、この電圧Ｖｒと基準電圧Ｖｃを比較
して、Ｖｒ≧ＶｃであればオペアンプＡの出力電圧が低
下してトランジスタＴｒ１は高インピーダンス状態に移
行し、反対に、Ｖｒ＜ＶｃであればトランジスタＴｒ１
は低インピーダンス状態に移行する。これにより、出力
電圧Ｖｏｕｔの変動を抑制することができる。また、出
力端子にマイクロコンピュータ等が接続されている場合
には、その電流ドライブ時に電圧降下を起こすことがあ
るが、その電圧降下を抑制できるものである。
３に示した従来例と比較すると、出力電圧Ｖｏｕｔを印
加される抵抗Ｒ０を、抵抗Ｒ２，Ｒ３の直列回路で置き
換えて、その分圧点に得られる電圧ＶｒをオペアンプＡ
の反転入力端子に印加し、基準電源Ｋから出力される基
準電圧ＶｃをオペアンプＡの非反転入力端子に印加し、
オペアンプＡの出力端子に得られる電圧をＮＰＮ型トラ
ンジスタＴｒ１のベースに印加した点が異なる。以上の
抵抗Ｒ２，Ｒ３及びオペアンプＡにより出力電圧Ｖｏｕ
ｔの電圧補正回路を構成している。抵抗Ｒ２，Ｒ３の分
圧点に得られる電圧はＶｒ＝Ｖｏｕｔ・｛Ｒ３／（Ｒ２
＋Ｒ３）｝となり、この電圧Ｖｒと基準電圧Ｖｃを比較
して、Ｖｒ≧ＶｃであればオペアンプＡの出力電圧が低
下してトランジスタＴｒ１は高インピーダンス状態に移
行し、反対に、Ｖｒ＜ＶｃであればトランジスタＴｒ１
は低インピーダンス状態に移行する。これにより、出力
電圧Ｖｏｕｔの変動を抑制することができる。また、出
力端子にマイクロコンピュータ等が接続されている場合
には、その電流ドライブ時に電圧降下を起こすことがあ
るが、その電圧降下を抑制できるものである。
【０００９】図２は本発明の他の実施例の回路図であ
る。以下、その回路構成について説明する。入力電圧Ｖ
ｉｎが印加された入力端子はＮＰＮ型トランジスタＴｒ
２のコレクタに接続されると共に、抵抗Ｒｓを介してト
ランジスタＴｒ２のベース及びダイオードＤｉのアノー
ドに接続されている。ダイオードＤｉは複数個が直列に
接続されてダイオードアレイを構成しており、その順方
向電圧効果をＶｆ、直列個数をＮ個とすると、Ｎ×Ｖｆ
の電圧降下を生じる。ダイオードアレイの他端には、ツ
ェナーダイオードＺＤｉのカソードが接続されており、
ツェナーダイオードＺＤｉのアノードは接地されてい
る。ツェナーダイオードＺＤｉのツェナー電圧をＶｚと
すると、ＮＰＮ型トランジスタＴｒ２のベース電位はＶ
ｂ＝Ｎ×Ｖｆ＋Ｖｚとなる。また、トランジスタＴｒ２
のベース・エミッタ間電圧をＶｂｅ２とすると、トラン
ジスタＴｒ２のエミッタ電位はＶｅ＝Ｖｂ−Ｖｂｅ２と
なる。この電圧Ｖｅが基準電源Ｋに印加されるので、基
準電源Ｋの入力電圧は安定している。したがって、基準
電源Ｋから出力される基準電圧Ｖｃも安定している。
る。以下、その回路構成について説明する。入力電圧Ｖ
ｉｎが印加された入力端子はＮＰＮ型トランジスタＴｒ
２のコレクタに接続されると共に、抵抗Ｒｓを介してト
ランジスタＴｒ２のベース及びダイオードＤｉのアノー
ドに接続されている。ダイオードＤｉは複数個が直列に
接続されてダイオードアレイを構成しており、その順方
向電圧効果をＶｆ、直列個数をＮ個とすると、Ｎ×Ｖｆ
の電圧降下を生じる。ダイオードアレイの他端には、ツ
ェナーダイオードＺＤｉのカソードが接続されており、
ツェナーダイオードＺＤｉのアノードは接地されてい
る。ツェナーダイオードＺＤｉのツェナー電圧をＶｚと
すると、ＮＰＮ型トランジスタＴｒ２のベース電位はＶ
ｂ＝Ｎ×Ｖｆ＋Ｖｚとなる。また、トランジスタＴｒ２
のベース・エミッタ間電圧をＶｂｅ２とすると、トラン
ジスタＴｒ２のエミッタ電位はＶｅ＝Ｖｂ−Ｖｂｅ２と
なる。この電圧Ｖｅが基準電源Ｋに印加されるので、基
準電源Ｋの入力電圧は安定している。したがって、基準
電源Ｋから出力される基準電圧Ｖｃも安定している。
【００１０】次に、ＮＰＮ型トランジスタＴｒ１のコレ
クタはトランジスタＴｒ２のエミッタに接続されてお
り、コレクタは出力端子に接続されており、ベースはオ
ペアンプＡの出力端子に接続されている。オペアンプＡ
の非反転入力端子には基準電源Ｋから出力される基準電
圧Ｖｃが印加されており、反転入力端子には、出力端子
に得られる出力電圧Ｖｏｕｔを抵抗Ｒ２，Ｒ３により電
圧した電圧Ｖｒが印加されている。
クタはトランジスタＴｒ２のエミッタに接続されてお
り、コレクタは出力端子に接続されており、ベースはオ
ペアンプＡの出力端子に接続されている。オペアンプＡ
の非反転入力端子には基準電源Ｋから出力される基準電
圧Ｖｃが印加されており、反転入力端子には、出力端子
に得られる出力電圧Ｖｏｕｔを抵抗Ｒ２，Ｒ３により電
圧した電圧Ｖｒが印加されている。
【００１１】この図２に示す回路は、入力電圧Ｖｉｎの
変動をトランジスタＴｒ２で吸収して安定化させること
により、出力電圧補正回路と基準電源Ｋに供給する電圧
Ｖｅの安定を図ったものであり、電圧変動量が大きかっ
たり、変動速度が速いときなどに使用すると、特に効果
的である。また、ダイオードＤｉの直列アレイとツェナ
ーダイオードＺＤｉの温度特性は相殺し合う関係にある
ので、周囲温度の変動に対しても電圧Ｖｅは安定したも
のとなる。
変動をトランジスタＴｒ２で吸収して安定化させること
により、出力電圧補正回路と基準電源Ｋに供給する電圧
Ｖｅの安定を図ったものであり、電圧変動量が大きかっ
たり、変動速度が速いときなどに使用すると、特に効果
的である。また、ダイオードＤｉの直列アレイとツェナ
ーダイオードＺＤｉの温度特性は相殺し合う関係にある
ので、周囲温度の変動に対しても電圧Ｖｅは安定したも
のとなる。
【００１２】
【発明の効果】請求項１記載の発明によれば、出力電圧
を分圧して得られた検出電圧と、基準電源により発生さ
せた基準電圧とを比較して出力電圧が安定化するように
出力電流制御用のトランジスタを制御しているので、入
力電圧の変動に関係なく、出力電圧を安定化することが
できるという効果があり、また、容量の大きなコンデン
サを使用せずに、電圧変動の補償を行えることから、Ｉ
Ｃ化に適しているという利点がある。また、請求項２記
載の発明によれば、入力電圧を抵抗を介して定電圧素子
に印加し、この定電圧素子に得られる定電圧により基準
電源に供給される電圧を安定化させる入力電流制御用の
トランジスタを設けたので、入力電圧の変動が大きい場
合にも、基準電源が発生する基準電圧の変動を少なくす
ることができるという効果がある。
を分圧して得られた検出電圧と、基準電源により発生さ
せた基準電圧とを比較して出力電圧が安定化するように
出力電流制御用のトランジスタを制御しているので、入
力電圧の変動に関係なく、出力電圧を安定化することが
できるという効果があり、また、容量の大きなコンデン
サを使用せずに、電圧変動の補償を行えることから、Ｉ
Ｃ化に適しているという利点がある。また、請求項２記
載の発明によれば、入力電圧を抵抗を介して定電圧素子
に印加し、この定電圧素子に得られる定電圧により基準
電源に供給される電圧を安定化させる入力電流制御用の
トランジスタを設けたので、入力電圧の変動が大きい場
合にも、基準電源が発生する基準電圧の変動を少なくす
ることができるという効果がある。
【図１】本発明の一実施例の回路図である。
【図２】本発明の他の実施例の回路図である。
【図３】従来例の回路図である。
Ａ オペアンプ（演算増幅器） Ｔｒ１ ＮＰＮ型トランジスタ Ｔｒ２ ＮＰＮ型トランジスタ Ｒｓ 抵抗 Ｒ１ 抵抗 Ｒ２ 抵抗 Ｒ３ 抵抗 Ｃ１ コンデンサ Ｄｉ ダイオード ＺＤｉ ツェナダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木寺 和憲 大阪府門真市大字門真1048番地 松下電工 株式会社内
Claims (2)
- 【請求項１】 基準電圧を発生させるための基準電源
と、入力電源電圧を定電圧化して基準電源に供給する入
力電源安定化回路と、入力電源安定化回路から出力端子
への出力電流を制御する出力電流制御用のトランジスタ
と、出力端子に得られる出力電圧を分圧する電圧分圧素
子と、基準電源から出力される基準電圧と電圧分圧素子
により得られる出力電圧に比例する検出電圧とを比較し
て出力端子に得られる出力電圧が安定化するように前記
トランジスタを制御する増幅器とを有して成る安定化電
源回路。 - 【請求項２】 前記入力電源安定化回路は、入力電源
電圧を抵抗を介して定電圧素子に印加し、定電圧素子に
発生する定電圧を基準として入力電源を安定化させる入
力電流制御用のトランジスタを備えることを特徴とする
請求項１記載の安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2580893A JPH06242842A (ja) | 1993-02-15 | 1993-02-15 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2580893A JPH06242842A (ja) | 1993-02-15 | 1993-02-15 | 安定化電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06242842A true JPH06242842A (ja) | 1994-09-02 |
Family
ID=12176176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2580893A Pending JPH06242842A (ja) | 1993-02-15 | 1993-02-15 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06242842A (ja) |
-
1993
- 1993-02-15 JP JP2580893A patent/JPH06242842A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204646B1 (en) | Power supply device | |
| US4556805A (en) | Comparator circuit having hysteresis voltage substantially independent of variation in power supply voltage | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| US20030137854A1 (en) | Stabilized direct-current power supply device | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP2953226B2 (ja) | 基準電圧発生回路 | |
| JPH03788B2 (ja) | ||
| JPH06242842A (ja) | 安定化電源回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPH0413692Y2 (ja) | ||
| JP3091520B2 (ja) | 定電圧回路 | |
| JPH10289024A (ja) | 定電圧回路 | |
| JP3421430B2 (ja) | 電圧安定化回路 | |
| JPH063449Y2 (ja) | 台形波発生回路 | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JP2890545B2 (ja) | 直流定電圧回路 | |
| JPH0744248A (ja) | 定電圧回路 | |
| JP2702140B2 (ja) | 電源回路 | |
| JPH077572A (ja) | テレコミュニケーションシステムのラインからのサプライ電流を複数のユーザー回路に分割する方法及び回路 | |
| JP3074036B2 (ja) | 定電圧回路 | |
| JPH022545B2 (ja) | ||
| JPH0245812A (ja) | 電圧源回路 | |
| JP3272205B2 (ja) | 発振回路 | |
| JPH0686587A (ja) | ブラシレスモータの駆動装置 |