JPH0624184B2 - 低欠陥の単結晶層をマスク上に形成する方法 - Google Patents
低欠陥の単結晶層をマスク上に形成する方法Info
- Publication number
- JPH0624184B2 JPH0624184B2 JP58030202A JP3020283A JPH0624184B2 JP H0624184 B2 JPH0624184 B2 JP H0624184B2 JP 58030202 A JP58030202 A JP 58030202A JP 3020283 A JP3020283 A JP 3020283A JP H0624184 B2 JPH0624184 B2 JP H0624184B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- mask
- silicon
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 この発明はシリコンやゲルマニウムのような材料の単結
晶層をエピタキシャル成長させる方法に関し、特に、シ
リコンやゲルマニウムの結晶基板状に設けたマスクの開
孔を通してシリコンやゲルマニウムの単結晶層を形成す
る処理法に関する。
晶層をエピタキシャル成長させる方法に関し、特に、シ
リコンやゲルマニウムの結晶基板状に設けたマスクの開
孔を通してシリコンやゲルマニウムの単結晶層を形成す
る処理法に関する。
マスク層上の単結晶シリコン層に関連する構造は半導体
工業界に著しい衝激を与えることがある。例えば、絶縁
性2酸化シリコンマスク層上に単結晶シリコン層を形成
することができれば、与えられた単結晶層中の各装置が
その下側の単結晶層シリコン層中の各装置の上にあって
それから絶縁されるような「3次元」集積回路の製造が
可能になる。
工業界に著しい衝激を与えることがある。例えば、絶縁
性2酸化シリコンマスク層上に単結晶シリコン層を形成
することができれば、与えられた単結晶層中の各装置が
その下側の単結晶層シリコン層中の各装置の上にあって
それから絶縁されるような「3次元」集積回路の製造が
可能になる。
2酸化シリコンのような非結晶層上に単結晶シリコン層
を形成する方法はすでに開示されていて、その方法では
表面に単結晶部分を有する基板を準備し、その表面に2
酸化シリコンのような材料のマスク層を形成し、基板の
単結晶部分に相当する開孔をマスク層に形成した後、シ
リコン源ガスと担体ガスとから成る混合ガスからシリコ
ンをエピタキシャル生長させる。次にこの基板をエッチ
ングガスと担体ガスより成る混合ガスに曝露してすでに
被着されたシリコンの一部をエッチングする。この生長
とエッチングを適当回数反復することによりマスク層上
に所定寸法の単結晶シリコン層を得る。
を形成する方法はすでに開示されていて、その方法では
表面に単結晶部分を有する基板を準備し、その表面に2
酸化シリコンのような材料のマスク層を形成し、基板の
単結晶部分に相当する開孔をマスク層に形成した後、シ
リコン源ガスと担体ガスとから成る混合ガスからシリコ
ンをエピタキシャル生長させる。次にこの基板をエッチ
ングガスと担体ガスより成る混合ガスに曝露してすでに
被着されたシリコンの一部をエッチングする。この生長
とエッチングを適当回数反復することによりマスク層上
に所定寸法の単結晶シリコン層を得る。
しかし、以上述べた単結晶層をマスク上に形成する方法
によると、低欠陥の単結晶層を安定的に得ることができ
ないことが確認された。そこで、本発明者が種々検討し
たところ、被着された単結晶シリコン薄膜の品質がマス
ク層の開孔の形状と方位に著しく依存することを発見し
た。
によると、低欠陥の単結晶層を安定的に得ることができ
ないことが確認された。そこで、本発明者が種々検討し
たところ、被着された単結晶シリコン薄膜の品質がマス
ク層の開孔の形状と方位に著しく依存することを発見し
た。
従って、本発明の目的は、低欠陥の単結晶層を安定的に
形成することができる低欠陥の単結晶層をマスク上に形
成する方法を提供することにある。
形成することができる低欠陥の単結晶層をマスク上に形
成する方法を提供することにある。
本発明による低欠陥の単結晶層をマスク上に形成する方
法は、所定結晶方位の単結晶表面部を有するシリコンあ
るいはゲルマニウムの基板を準備する段階と、前記単結
晶表面部上に位置し、縁辺の実質的全部が前記単結晶表
面部上の所定の結晶学的方向に平行になるように形成さ
れた開孔を有するマスクを前記基板上に形成する段階
と、前記基板表面部上にシリコンあるいはゲルマニウム
の単結晶層をエピタキシャル気相成長によって形成し、
前記マスク上に、前記開孔の縁辺に直交し、かつ前記単
結晶層中の滑り面から最も遠い所定の結晶学的方向に成
長するように、結晶学的滑り面を有する結晶性材料をエ
ピタキシャル気相被着する段階を含むものである。
法は、所定結晶方位の単結晶表面部を有するシリコンあ
るいはゲルマニウムの基板を準備する段階と、前記単結
晶表面部上に位置し、縁辺の実質的全部が前記単結晶表
面部上の所定の結晶学的方向に平行になるように形成さ
れた開孔を有するマスクを前記基板上に形成する段階
と、前記基板表面部上にシリコンあるいはゲルマニウム
の単結晶層をエピタキシャル気相成長によって形成し、
前記マスク上に、前記開孔の縁辺に直交し、かつ前記単
結晶層中の滑り面から最も遠い所定の結晶学的方向に成
長するように、結晶学的滑り面を有する結晶性材料をエ
ピタキシャル気相被着する段階を含むものである。
単結晶層は基板上に設けた有孔マスク層上に形成され
る。このマスクの開孔はその基板の単結晶部分の上に配
置され、その開孔内の基板の一部から単結晶層の核が発
生する。マスクの開孔の形状と方位はその縁辺がその単
結晶層中の特定の結晶学的方位に実質的に平行でなけれ
ばならない。
る。このマスクの開孔はその基板の単結晶部分の上に配
置され、その開孔内の基板の一部から単結晶層の核が発
生する。マスクの開孔の形状と方位はその縁辺がその単
結晶層中の特定の結晶学的方位に実質的に平行でなけれ
ばならない。
半導体工業ではシリコンのような単結晶材料は一般に円
筒形素材の形に成長させ、この素材をその円筒軸の直角
にスライスして複数個の円板状単結晶ウエハを得る。そ
の素材の結晶学的方位により、それから切り出されたウ
エハは特定の結晶面に対応する平面の主表面を持つこと
になる。
筒形素材の形に成長させ、この素材をその円筒軸の直角
にスライスして複数個の円板状単結晶ウエハを得る。そ
の素材の結晶学的方位により、それから切り出されたウ
エハは特定の結晶面に対応する平面の主表面を持つこと
になる。
第1図は通常のやり方で製造された、この推奨実施例で
は、シリコンの単結晶ウエハ10を示す。図では主表面
12が紙面に一致し、面(100)、(010)、(0
01)を併合する{100}面群を代表する。ウエハ1
0の表面12はこの{100}面群の任意の面を同等に
代表し得ることに注意すべきであるが、以後この表面1
2を面(100)と呼ぶ。
は、シリコンの単結晶ウエハ10を示す。図では主表面
12が紙面に一致し、面(100)、(010)、(0
01)を併合する{100}面群を代表する。ウエハ1
0の表面12はこの{100}面群の任意の面を同等に
代表し得ることに注意すべきであるが、以後この表面1
2を面(100)と呼ぶ。
シリコンは半導体ウエハに極めて普通に用いられる材料
で、組合さった2つの面心立方格子により形成されるダ
イヤモンド型結晶構造を有する。基板に単結晶シリコン
を用いてさらに処理をする多くの用途では、推奨方位が
第1図に示すようにウエハ10の主表面12に面(10
0)がなければならない。例えば金属酸化物半導体(M
OS)電解効果トランジスタ(FET)やこのMOSF
ETを含む回路の場合のように2酸化シリコンを主表面
12上に形成するような用途では、その主表面12を面
(100)とすることが望ましい。(100)結晶面に
沿って生成されたシリコン/2酸化シリコン界面が他の
シリコン結晶面に生成されたシリコン/2酸化シリコン
界面より低密度の表面状態を生成し、キャリアを少しし
か捕獲しないことは明らかである。
で、組合さった2つの面心立方格子により形成されるダ
イヤモンド型結晶構造を有する。基板に単結晶シリコン
を用いてさらに処理をする多くの用途では、推奨方位が
第1図に示すようにウエハ10の主表面12に面(10
0)がなければならない。例えば金属酸化物半導体(M
OS)電解効果トランジスタ(FET)やこのMOSF
ETを含む回路の場合のように2酸化シリコンを主表面
12上に形成するような用途では、その主表面12を面
(100)とすることが望ましい。(100)結晶面に
沿って生成されたシリコン/2酸化シリコン界面が他の
シリコン結晶面に生成されたシリコン/2酸化シリコン
界面より低密度の表面状態を生成し、キャリアを少しし
か捕獲しないことは明らかである。
さらに第1図に示すように、円形ウエハ10の円周の一
部に切除平坦部14が形成されている。この平坦部14
は結晶方位を示すもので、これを面(100)上におく
と、例えば方向〔011〕に対応させ得るものである。
ここでも方向〔011〕を便宜上用いたが、面(10
0)上にある<011>方向群(すなわち〔011〕、
〔01〕、〔01〕)のどれでも等価である。第1
図の実施例では、平坦部14が方向〔011〕に相当す
る。この方向〔001〕は方向〔011〕と45゜を成
し、方向〔010〕と90゜をなし、方向〔001〕と
〔010〕は面〔100〕上にあることに注意すべきで
ある。
部に切除平坦部14が形成されている。この平坦部14
は結晶方位を示すもので、これを面(100)上におく
と、例えば方向〔011〕に対応させ得るものである。
ここでも方向〔011〕を便宜上用いたが、面(10
0)上にある<011>方向群(すなわち〔011〕、
〔01〕、〔01〕)のどれでも等価である。第1
図の実施例では、平坦部14が方向〔011〕に相当す
る。この方向〔001〕は方向〔011〕と45゜を成
し、方向〔010〕と90゜をなし、方向〔001〕と
〔010〕は面〔100〕上にあることに注意すべきで
ある。
この発明によれば、ウエハ10の表面12上に1個また
は複数個の開孔18を有するマスク層16が設けられ
る。推奨実施例ではこのマスク層16は2酸化シリコン
であるが、窒化シリコン、サファイア、尖晶石、ザクロ
石等の他の種々の材料も使用し得る。各開孔18はウエ
ハ10の表面12上の<010>方向群の1つに平行で
実質的に直線の縁辺19を持つ必要がある。以後これを
方向〔010〕と呼ぶ。推奨実施例でにおいて1対の縁
辺19が直線かつ平行であることがウエハ10の縁辺で
終る帯状特性を示す各開孔18の有力な特性である。
は複数個の開孔18を有するマスク層16が設けられ
る。推奨実施例ではこのマスク層16は2酸化シリコン
であるが、窒化シリコン、サファイア、尖晶石、ザクロ
石等の他の種々の材料も使用し得る。各開孔18はウエ
ハ10の表面12上の<010>方向群の1つに平行で
実質的に直線の縁辺19を持つ必要がある。以後これを
方向〔010〕と呼ぶ。推奨実施例でにおいて1対の縁
辺19が直線かつ平行であることがウエハ10の縁辺で
終る帯状特性を示す各開孔18の有力な特性である。
この発明の実施において各開孔が帯状であることやそれ
がウエハ全面を横切っていることが絶対必要条件ではな
いが、以下詳述するように、次にエピタキシャル成長さ
れる単結晶層の綜合結晶品質は、開孔が帯状でウエハ縁
辺で終っているとき最良になる。これは次のエピタキシ
ャル成長層の結晶欠陥が一般に成長方向の変る開孔の隅
で生ずることを発見したたである。ウエハの周縁の内側
に開孔が含まれる必要があるときは、長さ対幅の比を他
の設計および処理上の制約の許す限り大きくした長方形
の開孔が最もよい。
がウエハ全面を横切っていることが絶対必要条件ではな
いが、以下詳述するように、次にエピタキシャル成長さ
れる単結晶層の綜合結晶品質は、開孔が帯状でウエハ縁
辺で終っているとき最良になる。これは次のエピタキシ
ャル成長層の結晶欠陥が一般に成長方向の変る開孔の隅
で生ずることを発見したたである。ウエハの周縁の内側
に開孔が含まれる必要があるときは、長さ対幅の比を他
の設計および処理上の制約の許す限り大きくした長方形
の開孔が最もよい。
図示実施例では4個の開孔18があるが、1個で5個以
上でもよく、また開孔の数や間隔につての制限はない
が、開孔の縁辺が互いに平行で、また方向〔010〕に
平行なことが肝要である。
上でもよく、また開孔の数や間隔につての制限はない
が、開孔の縁辺が互いに平行で、また方向〔010〕に
平行なことが肝要である。
第2図はウエハ10の開孔18に直角な直径を通る断面
を示す。マスク層16の厚さ約0.1μないし数μで、
開孔18はウエハ10の表面12の各形成部20を露出
するようにマスク層16の厚さ方向に貫通している。
を示す。マスク層16の厚さ約0.1μないし数μで、
開孔18はウエハ10の表面12の各形成部20を露出
するようにマスク層16の厚さ方向に貫通している。
この点で今までウエハ10は均一な単結晶基板として説
明して来たが、基板は単結晶で核生成部20の領域で指
定の方位を示すものであることしか必要でない。例えば
ウエハ10は開孔18から露出した核生成部20が単結
晶で(100)型構造を成す限り無定形または多結晶の
材料から成っていてもよい。
明して来たが、基板は単結晶で核生成部20の領域で指
定の方位を示すものであることしか必要でない。例えば
ウエハ10は開孔18から露出した核生成部20が単結
晶で(100)型構造を成す限り無定形または多結晶の
材料から成っていてもよい。
次に第3図に示すように各開孔18内とマスク16上に
シリコンをエピタキシャル成長させて、各核生成部20
から単結晶島状部22が成長するようにする。各島状部
22が確実に単結晶になるように前述のような被着エッ
チングサイクルを用いることができる。ここに述べるよ
うに開孔18の縁辺19が方向〔010〕を向くとき
は、各島状部22がマスク16の表面を横切って方向
〔001〕に成長する。この各開孔18の縁辺19に直
交するこの方向の成長により、他の結晶方向の成長に比
して高品質の結晶構造が得られる。
シリコンをエピタキシャル成長させて、各核生成部20
から単結晶島状部22が成長するようにする。各島状部
22が確実に単結晶になるように前述のような被着エッ
チングサイクルを用いることができる。ここに述べるよ
うに開孔18の縁辺19が方向〔010〕を向くとき
は、各島状部22がマスク16の表面を横切って方向
〔001〕に成長する。この各開孔18の縁辺19に直
交するこの方向の成長により、他の結晶方向の成長に比
して高品質の結晶構造が得られる。
ダイヤモンド型立方晶構造では方向〔001〕が方向
〔011〕から最も遠いため、〔001〕方向に成長す
ると最高品質の結晶構造が得られることが理論付けられ
る。方向〔011〕は面(11)上にあり、面(1
1)はダイアモンド型立方晶構造の滑り面群の1つで、
〔011〕方向に成長が進むと、発生したあらゆる欠陥
が容易に面(11)に入り込んで結晶構造全体に拡が
り易い。方向〔001〕は方向〔011〕から最も遠い
から、〔001〕方向の成長はこの欠陥の伝播の移動度
が最も小さい。
〔011〕から最も遠いため、〔001〕方向に成長す
ると最高品質の結晶構造が得られることが理論付けられ
る。方向〔011〕は面(11)上にあり、面(1
1)はダイアモンド型立方晶構造の滑り面群の1つで、
〔011〕方向に成長が進むと、発生したあらゆる欠陥
が容易に面(11)に入り込んで結晶構造全体に拡が
り易い。方向〔001〕は方向〔011〕から最も遠い
から、〔001〕方向の成長はこの欠陥の伝播の移動度
が最も小さい。
第4図に示すように、このエピタキシャル成長を続ける
と、各島状部22が互いに融合してマスク16上に実質
的に均一な単結晶シリコン層24を形成する。この単結
晶シリコン層24は無垢の半導体ウエハを用いるのと殆
ど同様の処理に行う装置の基板として用いることができ
る。更に、層24の表面26にマスクを形成し、ここに
説明する処理工程を繰返すことができる。また単結晶層
24を選択的にエッチングしてマスク層によりその下の
基板から絶縁された、または開孔18を介して基板に接
触した1つの成形パタンまたは複数個のシリコン島状部
を得ることもできる。
と、各島状部22が互いに融合してマスク16上に実質
的に均一な単結晶シリコン層24を形成する。この単結
晶シリコン層24は無垢の半導体ウエハを用いるのと殆
ど同様の処理に行う装置の基板として用いることができ
る。更に、層24の表面26にマスクを形成し、ここに
説明する処理工程を繰返すことができる。また単結晶層
24を選択的にエッチングしてマスク層によりその下の
基板から絶縁された、または開孔18を介して基板に接
触した1つの成形パタンまたは複数個のシリコン島状部
を得ることもできる。
隣接する島状部22が実際上融合した界面に沿って結晶
欠陥が生ずることが発見されたことに注意されたい。こ
の欠陥は第4図に線状欠陥28と空隙30として示され
ているが、開孔18の形状寸法を上記のように帯状また
は縦横比の大きい形にすればこのような層24の結晶性
の欠陥の致命的影響が最小になる。
欠陥が生ずることが発見されたことに注意されたい。こ
の欠陥は第4図に線状欠陥28と空隙30として示され
ているが、開孔18の形状寸法を上記のように帯状また
は縦横比の大きい形にすればこのような層24の結晶性
の欠陥の致命的影響が最小になる。
またこの発明の推奨実施例ではダイヤモンド型立方晶の
シリコンウエハの主表面を面(100)に合わせたが、
ウエハの主表面12が{111}面群と共面のときは、
例えば開孔18をその長辺19が<211>方向群の向
きになるようにすべきであることが判っている。
シリコンウエハの主表面を面(100)に合わせたが、
ウエハの主表面12が{111}面群と共面のときは、
例えば開孔18をその長辺19が<211>方向群の向
きになるようにすべきであることが判っている。
以上この発明をシリコンウエハからのシリコン結晶の成
長について説明したが、この発明はシリコンの同種エピ
タキシャル成長かダイヤモンド型立方晶材料かに限定さ
れるものではなく、ゲルマニウムのような他のダイヤモ
ンド型立方晶材料にも、ゲルマニウム上にシリコンを成
長させるようにダイヤモンド型立方晶材料の上にこれと
異なるダイヤモンド型立方晶材料を異種エピタキシャル
成長させる場合にも適用することができる。
長について説明したが、この発明はシリコンの同種エピ
タキシャル成長かダイヤモンド型立方晶材料かに限定さ
れるものではなく、ゲルマニウムのような他のダイヤモ
ンド型立方晶材料にも、ゲルマニウム上にシリコンを成
長させるようにダイヤモンド型立方晶材料の上にこれと
異なるダイヤモンド型立方晶材料を異種エピタキシャル
成長させる場合にも適用することができる。
以上説明した通り、本発明によると、所定の結晶方位の
主表面を有するシリコンあるいはゲルマニウム基板上に
所定の結晶方位に平行な縁辺を有する開孔を形成したマ
スクを設け、その縁辺に直交し、かつ、成長する単結晶
層中の滑り面から最も遠い結晶方位に単結晶層を成長さ
せるようにしたので、低欠陥の単結晶層を安定的に得る
ことができる。
主表面を有するシリコンあるいはゲルマニウム基板上に
所定の結晶方位に平行な縁辺を有する開孔を形成したマ
スクを設け、その縁辺に直交し、かつ、成長する単結晶
層中の滑り面から最も遠い結晶方位に単結晶層を成長さ
せるようにしたので、低欠陥の単結晶層を安定的に得る
ことができる。
第1図はこの発明の有孔マスクを含む通常の円形半導体
ウエハの主表面を示す平面図、第2図ないし第4図はこ
の発明の工程順序を示す第1図のウエハの断面図であ
る。 符号の説明 10……基板、16……マスク層、18……開孔、19
……開孔縁辺、20……単結晶部分。
ウエハの主表面を示す平面図、第2図ないし第4図はこ
の発明の工程順序を示す第1図のウエハの断面図であ
る。 符号の説明 10……基板、16……マスク層、18……開孔、19
……開孔縁辺、20……単結晶部分。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リユ−ボミア・レオン・ジヤストルゼブス キ− アメリカ合衆国ニユ−ジヤ−ジ州プレ−ン ズボロ・ハンタ−ズ・グレン・ドライブ13 −04 (72)発明者 ジヨン・フランシス・コ−ボイ・ジユニア アメリカ合衆国ニユ−ジヤ−ジ州リンゴ− ズ・サドル・シヨツプ・ロ−ド・ボツクス 347ア−ル・デイ・ナンバ−2 (56)参考文献 特公 昭49−44554(JP,B1) 特公 昭44−13098(JP,B1) 特公 昭41−13423(JP,B1) Japanese Journalof Applied physics,Vo l.12,No.11(NOVEMBER 1973),第1808〜1809頁
Claims (7)
- 【請求項1】所定結晶方位の単結晶表面部12を有する
シリコンあるいはゲルマニウムの基板10を準備する段
階と、前記単結晶表面部12上に位置し、縁辺19の実
質的全部が前記単結晶表面部12上の所定の結晶学的方
向に平行になるように形成された開孔18を有するマス
ク16を前記基板10上に形成する段階と、前記基板表
面部12上にシリコンあるいはゲルマニウムの単結晶層
24をエピタキシャル気相成長によって形成し、前記マ
スク16上に、前記開孔18の縁辺19に直交し、かつ
前記単結晶層24中の滑り面から最も遠い所定の結晶学
的方向に成長するように、結晶学的滑り面を有する結晶
性材料24をエピタキシャル気相被着する段階とを含
む、低欠陥の単結晶層24をマスク16上に形成する方
法。 - 【請求項2】前記単結晶表面部12がダイヤモンド型立
方晶{100}面であり、前記マスク開孔18の縁辺1
9が<001>方向群の1つに平行である特許請求の範
囲第1項に記載の方法。 - 【請求項3】前記基板10がシリコンである特許請求の
範囲第2項に記載の方法。 - 【請求項4】前記マスク16が2酸化シリコンである特
許請求の範囲第3項に記載の方法。 - 【請求項5】前記開孔18が略帯状である特許請求の範
囲第4項に記載の方法。 - 【請求項6】前記開孔18が長方形状である特許請求の
範囲第4項に記載の方法。 - 【請求項7】前記エピタキシャル被着材料24がシリコ
ンである特許請求の範囲第4項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US352883 | 1982-02-26 | ||
US06/352,883 US4482422A (en) | 1982-02-26 | 1982-02-26 | Method for growing a low defect monocrystalline layer on a mask |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58159322A JPS58159322A (ja) | 1983-09-21 |
JPH0624184B2 true JPH0624184B2 (ja) | 1994-03-30 |
Family
ID=23386893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58030202A Expired - Lifetime JPH0624184B2 (ja) | 1982-02-26 | 1983-02-24 | 低欠陥の単結晶層をマスク上に形成する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4482422A (ja) |
JP (1) | JPH0624184B2 (ja) |
DE (1) | DE3305985A1 (ja) |
FR (1) | FR2522339B1 (ja) |
GB (1) | GB2116067B (ja) |
IT (1) | IT1167618B (ja) |
SE (1) | SE8301028L (ja) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4612072A (en) * | 1983-06-24 | 1986-09-16 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method for growing low defect, high purity crystalline layers utilizing lateral overgrowth of a patterned mask |
JPS6016420A (ja) * | 1983-07-08 | 1985-01-28 | Mitsubishi Electric Corp | 選択的エピタキシヤル成長方法 |
JPS60178620A (ja) * | 1984-02-24 | 1985-09-12 | Nec Corp | 半導体基板の製造方法 |
US4891092A (en) * | 1986-01-13 | 1990-01-02 | General Electric Company | Method for making a silicon-on-insulator substrate |
US4946543A (en) * | 1986-06-02 | 1990-08-07 | Kalisher Murray H | Method and apparatus for growing films on a substrate |
JP2505754B2 (ja) * | 1986-07-11 | 1996-06-12 | キヤノン株式会社 | 光電変換装置の製造方法 |
EP0307109A1 (en) * | 1987-08-24 | 1989-03-15 | Canon Kabushiki Kaisha | Method for forming semiconductor crystal and semiconductor crystal article obtained by said method |
US4923826A (en) * | 1989-08-02 | 1990-05-08 | Harris Corporation | Method for forming dielectrically isolated transistor |
US5443032A (en) * | 1992-06-08 | 1995-08-22 | Air Products And Chemicals, Inc. | Method for the manufacture of large single crystals |
US6039803A (en) * | 1996-06-28 | 2000-03-21 | Massachusetts Institute Of Technology | Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon |
US6348096B1 (en) | 1997-03-13 | 2002-02-19 | Nec Corporation | Method for manufacturing group III-V compound semiconductors |
WO1998047170A1 (en) | 1997-04-11 | 1998-10-22 | Nichia Chemical Industries, Ltd. | Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device |
AU9674498A (en) * | 1997-10-10 | 1999-05-03 | Cornell Research Foundation Inc. | Methods for growing defect-free heteroepitaxial layers |
JPH11340576A (ja) * | 1998-05-28 | 1999-12-10 | Sumitomo Electric Ind Ltd | 窒化ガリウム系半導体デバイス |
KR100455277B1 (ko) * | 1999-02-12 | 2004-11-06 | 삼성전자주식회사 | 변형된 선택 성장 공정을 이용한 GaN 단결정 성장 방법 |
US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
US6392257B1 (en) | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
US6596377B1 (en) * | 2000-03-27 | 2003-07-22 | Science & Technology Corporation @ Unm | Thin film product and method of forming |
EP1290733A1 (en) | 2000-05-31 | 2003-03-12 | Motorola, Inc. | Semiconductor device and method for manufacturing the same |
US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
AU2001277001A1 (en) | 2000-07-24 | 2002-02-05 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
US6590236B1 (en) | 2000-07-24 | 2003-07-08 | Motorola, Inc. | Semiconductor structure for use with high-frequency signals |
US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
US6493497B1 (en) | 2000-09-26 | 2002-12-10 | Motorola, Inc. | Electro-optic structure and process for fabricating same |
US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
US6501121B1 (en) | 2000-11-15 | 2002-12-31 | Motorola, Inc. | Semiconductor structure |
US6559471B2 (en) | 2000-12-08 | 2003-05-06 | Motorola, Inc. | Quantum well infrared photodetector and method for fabricating same |
US20020096683A1 (en) | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
WO2002082551A1 (en) | 2001-04-02 | 2002-10-17 | Motorola, Inc. | A semiconductor structure exhibiting reduced leakage current |
US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
US6992321B2 (en) | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials |
US6531740B2 (en) | 2001-07-17 | 2003-03-11 | Motorola, Inc. | Integrated impedance matching and stability network |
US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
US6498358B1 (en) | 2001-07-20 | 2002-12-24 | Motorola, Inc. | Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating |
US6855992B2 (en) | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
US20030034491A1 (en) | 2001-08-14 | 2003-02-20 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object |
US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
US20030071327A1 (en) | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
US6916717B2 (en) | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
AU2003242456A1 (en) * | 2002-06-18 | 2003-12-31 | Sumitomo Electric Industries, Ltd. | N-type semiconductor diamond producing method and semiconductor diamond |
US7169619B2 (en) | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
US6885065B2 (en) | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
EP1437426A1 (de) * | 2003-01-10 | 2004-07-14 | Siemens Aktiengesellschaft | Verfahren zum Herstellen von einkristallinen Strukturen |
US7020374B2 (en) | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
US6965128B2 (en) | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
US20060113596A1 (en) * | 2004-12-01 | 2006-06-01 | Samsung Electronics Co., Ltd. | Single crystal substrate and method of fabricating the same |
US7777250B2 (en) * | 2006-03-24 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
US20080187018A1 (en) * | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
KR101093588B1 (ko) * | 2007-09-07 | 2011-12-15 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 멀티-정션 솔라 셀 |
KR20130087843A (ko) * | 2012-01-30 | 2013-08-07 | 한국전자통신연구원 | 단결정 물질을 이용한 엑스선 제어 장치 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL131048C (ja) * | 1960-01-15 | |||
US3200018A (en) * | 1962-01-29 | 1965-08-10 | Hughes Aircraft Co | Controlled epitaxial crystal growth by focusing electromagnetic radiation |
GB1060474A (en) * | 1963-03-27 | 1967-03-01 | Siemens Ag | The production of monocrystalline semiconductor bodies of silicon or germanium |
US3425879A (en) * | 1965-10-24 | 1969-02-04 | Texas Instruments Inc | Method of making shaped epitaxial deposits |
US3746908A (en) * | 1970-08-03 | 1973-07-17 | Gen Electric | Solid state light sensitive storage array |
DE2059116C3 (de) * | 1970-12-01 | 1974-11-21 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung eines Halbleiterbauelementes |
JPS4944554A (ja) * | 1972-09-04 | 1974-04-26 | ||
US3985590A (en) * | 1973-06-13 | 1976-10-12 | Harris Corporation | Process for forming heteroepitaxial structure |
US3945864A (en) * | 1974-05-28 | 1976-03-23 | Rca Corporation | Method of growing thick expitaxial layers of silicon |
EP0506146A2 (en) * | 1980-04-10 | 1992-09-30 | Massachusetts Institute Of Technology | Method of producing sheets of crystalline material |
-
1982
- 1982-02-26 US US06/352,883 patent/US4482422A/en not_active Expired - Lifetime
-
1983
- 1983-02-11 GB GB08303792A patent/GB2116067B/en not_active Expired
- 1983-02-22 DE DE19833305985 patent/DE3305985A1/de not_active Withdrawn
- 1983-02-23 IT IT47762/83A patent/IT1167618B/it active
- 1983-02-24 SE SE8301028A patent/SE8301028L/ not_active Application Discontinuation
- 1983-02-24 JP JP58030202A patent/JPH0624184B2/ja not_active Expired - Lifetime
- 1983-02-25 FR FR8303160A patent/FR2522339B1/fr not_active Expired
Non-Patent Citations (1)
Title |
---|
JapaneseJournalofAppliedphysics,Vol.12,No.11(NOVEMBER1973),第1808〜1809頁 |
Also Published As
Publication number | Publication date |
---|---|
US4482422A (en) | 1984-11-13 |
SE8301028D0 (sv) | 1983-02-24 |
GB2116067B (en) | 1985-10-09 |
FR2522339B1 (fr) | 1988-03-11 |
GB2116067A (en) | 1983-09-21 |
GB8303792D0 (en) | 1983-03-16 |
IT8347762A0 (it) | 1983-02-23 |
IT1167618B (it) | 1987-05-13 |
DE3305985A1 (de) | 1983-09-08 |
JPS58159322A (ja) | 1983-09-21 |
SE8301028L (sv) | 1983-08-27 |
FR2522339A1 (fr) | 1983-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0624184B2 (ja) | 低欠陥の単結晶層をマスク上に形成する方法 | |
US7501022B2 (en) | Methods of fabricating silicon carbide crystals | |
US4557794A (en) | Method for forming a void-free monocrystalline epitaxial layer on a mask | |
JP2002338395A (ja) | 化合物結晶およびその製造法 | |
JP3127624B2 (ja) | ヘテロエピタキシャル層の成長方法 | |
JP3776374B2 (ja) | SiC単結晶の製造方法,並びにエピタキシャル膜付きSiCウエハの製造方法 | |
US20070224784A1 (en) | Semiconductor material having an epitaxial layer formed thereon and methods of making same | |
JP4385764B2 (ja) | ダイヤモンド単結晶基板の製造方法 | |
JP2003282551A (ja) | 単結晶サファイア基板とその製造方法 | |
JPH04315419A (ja) | 元素半導体基板上の絶縁膜/化合物半導体積層構造 | |
JPH05251339A (ja) | 半導体基板およびその製造方法 | |
US20190103267A1 (en) | Semiconductor substrate and method of manufacturing thereof | |
EP0365166B1 (en) | Crystal article and method for forming same | |
US5591666A (en) | Semiconductor device and method of fabrication | |
JPH0722122B2 (ja) | 半導体基体の製造方法 | |
US11749526B2 (en) | Semiconductor substrate and method of manufacturing thereof | |
JPS61274313A (ja) | 半導体装置 | |
TWI745110B (zh) | 半導體基板及其製造方法 | |
JPH02130817A (ja) | 単結晶薄膜形成用基板 | |
JPS62266824A (ja) | 気相成長方法 | |
JPS6142910A (ja) | 半導体装置の製造方法 | |
JP2691667B2 (ja) | 光半導体素子およびその製造方法 | |
JPH03125459A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
JPS63239934A (ja) | 半導体基材の製造方法 | |
JPH0419700B2 (ja) |