JP3127624B2 - ヘテロエピタキシャル層の成長方法 - Google Patents
ヘテロエピタキシャル層の成長方法Info
- Publication number
- JP3127624B2 JP3127624B2 JP04291978A JP29197892A JP3127624B2 JP 3127624 B2 JP3127624 B2 JP 3127624B2 JP 04291978 A JP04291978 A JP 04291978A JP 29197892 A JP29197892 A JP 29197892A JP 3127624 B2 JP3127624 B2 JP 3127624B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growing
- seed
- semiconductor material
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 11
- 238000010899 nucleation Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 10
- 230000007547 defect Effects 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- 230000006911 nucleation Effects 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 38
- 229910052710 silicon Inorganic materials 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 239000010703 silicon Substances 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical compound ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 1
- OMOVVBIIQSXZSZ-UHFFFAOYSA-N [6-(4-acetyloxy-5,9a-dimethyl-2,7-dioxo-4,5a,6,9-tetrahydro-3h-pyrano[3,4-b]oxepin-5-yl)-5-formyloxy-3-(furan-3-yl)-3a-methyl-7-methylidene-1a,2,3,4,5,6-hexahydroindeno[1,7a-b]oxiren-4-yl] 2-hydroxy-3-methylpentanoate Chemical compound CC12C(OC(=O)C(O)C(C)CC)C(OC=O)C(C3(C)C(CC(=O)OC4(C)COC(=O)CC43)OC(C)=O)C(=C)C32OC3CC1C=1C=COC=1 OMOVVBIIQSXZSZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- HRYZWHHZPQKTII-UHFFFAOYSA-N chloroethane Chemical compound CCCl HRYZWHHZPQKTII-UHFFFAOYSA-N 0.000 description 1
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229960003750 ethyl chloride Drugs 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229940035339 tri-chlor Drugs 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical group CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/901—Levitation, reduced gravity, microgravity, space
- Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロエピタキシャル
層を形成する方法に関し、特に異なる型式の半導体基板
上に半導体物質からなる少なくとも一つの薄い層を形成
する方法に関する。
層を形成する方法に関し、特に異なる型式の半導体基板
上に半導体物質からなる少なくとも一つの薄い層を形成
する方法に関する。
【０００２】本発明は、「薄い層」、特に異なる特性の
基板上に単結晶の薄い層をエピタキシャル成長させるヘ
テロエピタキシャル層の成長方法に関する。
基板上に単結晶の薄い層をエピタキシャル成長させるヘ
テロエピタキシャル層の成長方法に関する。
【０００３】
【従来の技術】本発明は、例えばシリコン基板上にＧａ
Ａｓ層又はＩｎＰ層を成長させることに適用され、ブロ
ッキングにより、結晶又は基板で発生する転位を除去す
るときに用いられる。
Ａｓ層又はＩｎＰ層を成長させることに適用され、ブロ
ッキングにより、結晶又は基板で発生する転位を除去す
るときに用いられる。
【０００４】シリコン基板上にＧａＡｓをヘテロエピタ
キシャル成長させる際に、結晶又は基板の中間面で転位
が発生して堆積中に薄い層に伝搬する。これらの転位
は、簡単に言うと、シリコン（０．５４ｎｍ）及びＧａ
Ａｓ（０．５６ｎｍ）の格子パラメータ間の差、及び熱
膨張係数（ＧａＡｓの５．６１０-10 ℃-1に対する２．
３１０-6℃-1）間の差により発生する。
キシャル成長させる際に、結晶又は基板の中間面で転位
が発生して堆積中に薄い層に伝搬する。これらの転位
は、簡単に言うと、シリコン（０．５４ｎｍ）及びＧａ
Ａｓ（０．５６ｎｍ）の格子パラメータ間の差、及び熱
膨張係数（ＧａＡｓの５．６１０-10 ℃-1に対する２．
３１０-6℃-1）間の差により発生する。
【０００５】これらの転位は、一旦核が形成されると、
通常のＭＢＥ又はＭＯＣＶＤ型成長中に除去することが
実質的に不可能であり、これがシリコンＳｉ上にＧａＡ
ｓのヘテロエピタキシャル処理を適用する分野をかなり
限定している。
通常のＭＢＥ又はＭＯＣＶＤ型成長中に除去することが
実質的に不可能であり、これがシリコンＳｉ上にＧａＡ
ｓのヘテロエピタキシャル処理を適用する分野をかなり
限定している。
【０００６】転位は、再結合の中心として作用するの
で、少数キャリアの寿命を著しく短くする。その結果、
例えば、シリコン基板上のＧａＡｓのヘテロエピタキシ
ャル成長層に、例えばレーザ及びフォトダイオードのよ
うなバイポーラ素子を作成するのを実際上不可能にす
る。
で、少数キャリアの寿命を著しく短くする。その結果、
例えば、シリコン基板上のＧａＡｓのヘテロエピタキシ
ャル成長層に、例えばレーザ及びフォトダイオードのよ
うなバイポーラ素子を作成するのを実際上不可能にす
る。
【０００７】転位を防止する方法は既に考えられていた
（１９８８年４月５日出願のフランス特許第８８ ０４
４ ３８号を参照）。この方法は実質的に欠陥のない層
を得るために用られる。この方法（成長強制の方法とし
て知られている。）の原理は、図１に示されている。こ
の方法の欠点は、２つの誘電体レベルと、第１にディン
グ帯(seeding band)、及び第２に強制されたエピタキシ
ー相のガスをアクセスができるようにする帯を形成させ
る２つのマスキング・レベルとを用いる必要があること
である（第１図参照）。
（１９８８年４月５日出願のフランス特許第８８ ０４
４ ３８号を参照）。この方法は実質的に欠陥のない層
を得るために用られる。この方法（成長強制の方法とし
て知られている。）の原理は、図１に示されている。こ
の方法の欠点は、２つの誘電体レベルと、第１にディン
グ帯(seeding band)、及び第２に強制されたエピタキシ
ー相のガスをアクセスができるようにする帯を形成させ
る２つのマスキング・レベルとを用いる必要があること
である（第１図参照）。
【０００８】フランス特許出願第９０ １２ ４４３号
に開示された方法は、唯一のマスキング・レベルが得ら
れるようにしている。図２ａ〜図２ｆは本発明により説
明されている製造方法を示す。この方法は、例えば欠陥
なしにシリコン上にＧａＡｓの単結晶層を形成するため
に用いられる。このために、最初にシリコン基板上にＧ
ａＡｓの層２を形成する（図２ａ）。
に開示された方法は、唯一のマスキング・レベルが得ら
れるようにしている。図２ａ〜図２ｆは本発明により説
明されている製造方法を示す。この方法は、例えば欠陥
なしにシリコン上にＧａＡｓの単結晶層を形成するため
に用いられる。このために、最初にシリコン基板上にＧ
ａＡｓの層２を形成する（図２ａ）。
【０００９】ＧａＡｓ層をシリコンＳｉ3 Ｎ4 層３によ
り覆う（図２ｂ）。層２に開口４をエッチングする（図
２ｃ）。残っているのは、図２ｄに斜線により示すよう
に、ＧａＡｓの中央シード２０だけとなるまで、これら
の開口４を介してＧａＡｓ上に選択的な化学エッチング
処理を行なう。最後に、シリコン基板とシリコンＳｉ3
Ｎ4 層３との間のＧａＡｓシードから気相エピタキシャ
ル成長によりＧａＡｓを成長させる（図２ｅ及び図２
ｆ）。この開示は基板上で、又はＳｉ3 Ｎ4 層上でブロ
ックされる（図２ｆ）。
り覆う（図２ｂ）。層２に開口４をエッチングする（図
２ｃ）。残っているのは、図２ｄに斜線により示すよう
に、ＧａＡｓの中央シード２０だけとなるまで、これら
の開口４を介してＧａＡｓ上に選択的な化学エッチング
処理を行なう。最後に、シリコン基板とシリコンＳｉ3
Ｎ4 層３との間のＧａＡｓシードから気相エピタキシャ
ル成長によりＧａＡｓを成長させる（図２ｅ及び図２
ｆ）。この開示は基板上で、又はＳｉ3 Ｎ4 層上でブロ
ックされる（図２ｆ）。
【００１０】フランス特許出願第９０ １２ ４４３号
に説明されている方法の変形によれば、ＧａＡｓの層２
を形成した後に、帯８（図３）をエッチングし、次いで
シリコン基板を全てリコンＳｉ3 Ｎ4 層３により覆う
（図４）。次いで、Ｓｉ3 Ｎ4層３に、帯８に対して垂
直な帯９をエッチングする（図５）。
に説明されている方法の変形によれば、ＧａＡｓの層２
を形成した後に、帯８（図３）をエッチングし、次いで
シリコン基板を全てリコンＳｉ3 Ｎ4 層３により覆う
（図４）。次いで、Ｓｉ3 Ｎ4層３に、帯８に対して垂
直な帯９をエッチングする（図５）。
【００１１】中央シード２０（図５）を残すところま
で、帯９のエッチングにより形成された開口６を介して
ＧａＡｓを選択的にエッチングする。最後に、ＧａＡｓ
の気相エピタキシャル成長を行ない、シリコン上に複数
のＧａＡｓブロックを得る（図６）。その寸法について
は、帯８及び９をエッチングしているときに、予め定め
ることができる。
で、帯９のエッチングにより形成された開口６を介して
ＧａＡｓを選択的にエッチングする。最後に、ＧａＡｓ
の気相エピタキシャル成長を行ない、シリコン上に複数
のＧａＡｓブロックを得る（図６）。その寸法について
は、帯８及び９をエッチングしているときに、予め定め
ることができる。
【００１２】従って、この方法は異なる性質の半導体に
より成長を得ること、及び異なる層が結晶であっても、
転位や面欠陥のないヘテロエピタキシャル構造を得るこ
とを可能にする。更に、この方法はＧａＡｓとシリコン
Ｓｉとの間の熱膨張係数における差から来る冷却制限を
緩和させることができる。
より成長を得ること、及び異なる層が結晶であっても、
転位や面欠陥のないヘテロエピタキシャル構造を得るこ
とを可能にする。更に、この方法はＧａＡｓとシリコン
Ｓｉとの間の熱膨張係数における差から来る冷却制限を
緩和させることができる。
【００１３】この方法は、元の基板の表面を、方向付け
された側方向成長の閉じ込め面の一つとして使用できる
ようにする。従って、この技術は、１堆積ステップ（Ｓ
ｉ3 Ｎ4 の上側層の堆積）と、１ステップの選択的なエ
ピタキシャル成長（それ自体の強制的な成長ステップ）
を実施すること以外必要でないので、非常に簡単化され
ている。
された側方向成長の閉じ込め面の一つとして使用できる
ようにする。従って、この技術は、１堆積ステップ（Ｓ
ｉ3 Ｎ4 の上側層の堆積）と、１ステップの選択的なエ
ピタキシャル成長（それ自体の強制的な成長ステップ）
を実施すること以外必要でないので、非常に簡単化され
ている。
【００１４】
【発明が解決しようとする課題】しかし、この方法にお
いて、特に方向ｙｙ' 又はｘｘ' （図５）のうちの一つ
が基板の（１００）面の＜０１１＞型結晶方向に対応す
るときは、気相エピタキシャル成長中に問題が発生する
ことがある。実際に、横方向ファセットの形成が観察さ
れ、これらのファセットは成長が法線方向に発生するの
を妨げる。
いて、特に方向ｙｙ' 又はｘｘ' （図５）のうちの一つ
が基板の（１００）面の＜０１１＞型結晶方向に対応す
るときは、気相エピタキシャル成長中に問題が発生する
ことがある。実際に、横方向ファセットの形成が観察さ
れ、これらのファセットは成長が法線方向に発生するの
を妨げる。
【００１５】図７は平面図によりその状況を示す。中央
シード２０は基板の（１００）面の＜０１１＞方向に配
向されており、成長後に現われるファセットを図７に斜
線により示す。この現象は成長後に長方形ブロックを得
るのを困難にするので、不都合である。
シード２０は基板の（１００）面の＜０１１＞方向に配
向されており、成長後に現われるファセットを図７に斜
線により示す。この現象は成長後に長方形ブロックを得
るのを困難にするので、不都合である。
【００１６】
【課題を解決するための手段】本発明は、この欠点を克
服することにある。
服することにある。
【００１７】従って、本発明は、第１の型式の半導体物
質からなる基板上に、気相成長によって、第２の型式の
半導体物質からなる単結晶の薄い層を形成するヘテロエ
ピタキシャル層の成長方法であって、その成長を、少な
くとも一つのシード上に得られるべき薄い層の前記第２
の型式の半導体物質の化学的な組成と同一の化学的な組
成により開始させ、かつ前記基板それ自体の面、及び前
記第２の型式の半導体物と異なる物質からなる閉じ込め
層により定められる空間内に閉じ込めることにより、前
記閉じ込め層の上、又は前記基板の前記面上に半導体物
質の核及び堆積が存在し得ないようにする前記成長方法
において、全般的な成長の方向に対してほぼ垂直な前記
シードの断面が厚みのある中央部と、薄い２つの側部と
を有し、前記基板及び前記閉じ込め層により定められた
空間が前記シードと同一の輪郭を有する断面を有するこ
とを特徴とするヘテロエピタキシャル層の成長方法に関
する。
質からなる基板上に、気相成長によって、第２の型式の
半導体物質からなる単結晶の薄い層を形成するヘテロエ
ピタキシャル層の成長方法であって、その成長を、少な
くとも一つのシード上に得られるべき薄い層の前記第２
の型式の半導体物質の化学的な組成と同一の化学的な組
成により開始させ、かつ前記基板それ自体の面、及び前
記第２の型式の半導体物と異なる物質からなる閉じ込め
層により定められる空間内に閉じ込めることにより、前
記閉じ込め層の上、又は前記基板の前記面上に半導体物
質の核及び堆積が存在し得ないようにする前記成長方法
において、全般的な成長の方向に対してほぼ垂直な前記
シードの断面が厚みのある中央部と、薄い２つの側部と
を有し、前記基板及び前記閉じ込め層により定められた
空間が前記シードと同一の輪郭を有する断面を有するこ
とを特徴とするヘテロエピタキシャル層の成長方法に関
する。
【００１８】本発明の異なる目的及び特徴は、以下の説
明、及び添付された図面から更に明確に理解されるべき
である。
明、及び添付された図面から更に明確に理解されるべき
である。
【００１９】
【実施例】本発明は、シリコン上にヘテロエピタキシャ
ル成長したＧａＡｓの例を参照して説明されるが、発明
の適用範囲はそれよりも遥かに広い。実際に、物質Ｂ上
に物質Ａをヘテロエピタキシャル成長させる場合に、本
方法を適用して、物質Ｂ上に物質Ａが核形成されるのを
（少なくとも一時的に）除去できるようにする堆積方法
を用いること、又は物質Ａの核形成も堆積もなくし得る
物質Ｂを得ることが十分に可能である。
ル成長したＧａＡｓの例を参照して説明されるが、発明
の適用範囲はそれよりも遥かに広い。実際に、物質Ｂ上
に物質Ａをヘテロエピタキシャル成長させる場合に、本
方法を適用して、物質Ｂ上に物質Ａが核形成されるのを
（少なくとも一時的に）除去できるようにする堆積方法
を用いること、又は物質Ａの核形成も堆積もなくし得る
物質Ｂを得ることが十分に可能である。
【００２０】本発明は以下の説明から更に明確に理解さ
れるであろう。
れるであろう。
【００２１】シリコン（１００）からなる最初の基板１
上に（典型的に、０．５〜１μｍ）のＧａＡｓの層２を
形成する。この層２は各端にそれぞれ薄い２つの側部２
２及び２３をもった中央部２１を有する。図８ａに示す
ように、この薄い部分は、中央部２１の各側部の層が漸
次的に減少（例えば段階的に減少）するように、厚さが
異なっていてもよい。
上に（典型的に、０．５〜１μｍ）のＧａＡｓの層２を
形成する。この層２は各端にそれぞれ薄い２つの側部２
２及び２３をもった中央部２１を有する。図８ａに示す
ように、この薄い部分は、中央部２１の各側部の層が漸
次的に減少（例えば段階的に減少）するように、厚さが
異なっていてもよい。
【００２２】＜１１０＞方向に対して方向がややずれて
いるウェーハを用いることは、逆相ドメイン境界型の欠
陥もブロッキングされるので、必要とするものではな
い。エピタキシーの前処理を、ＭＢＥ（分子線エピタキ
シー）、ＭＯＣＶＤ（有機金属化合物化学蒸着法）、Ｍ
ＯＭＢＥ（有機金属分子線エピタキシー）、ＣＢＥ（化
学線エピタキシー）等により行なってもよい。
いるウェーハを用いることは、逆相ドメイン境界型の欠
陥もブロッキングされるので、必要とするものではな
い。エピタキシーの前処理を、ＭＢＥ（分子線エピタキ
シー）、ＭＯＣＶＤ（有機金属化合物化学蒸着法）、Ｍ
ＯＭＢＥ（有機金属分子線エピタキシー）、ＣＢＥ（化
学線エピタキシー）等により行なってもよい。
【００２３】例えば前記引用した方法によりに製造され
たＧａＡｓ層には、最適の場合で、約１０6 転位／ｃｍ
を含むことが知られている（例えば、米国ペンシルベニ
ア州ピィツバーグ、１９８６年、ＭＲＳシンポジュウム
学会報告、第６７号、ファン及びポアテ発行（Ｆａｎ
ａｎｄ Ｐｏａｔｅ）においてクレマー（Ｈ．Ｋｒｏｅ
ｍｅｒ）他によるレビュー論文「シリコン上のヘテロエ
ピタキシー」を参照）。これらは、更に、成長の条件に
従って微小双晶及び逆相ドメイン境界も含むことができ
る。当然、このような欠陥密度を有する層にレーザ及び
フォトダイオードを形成することは不可能である。
たＧａＡｓ層には、最適の場合で、約１０6 転位／ｃｍ
を含むことが知られている（例えば、米国ペンシルベニ
ア州ピィツバーグ、１９８６年、ＭＲＳシンポジュウム
学会報告、第６７号、ファン及びポアテ発行（Ｆａｎ
ａｎｄ Ｐｏａｔｅ）においてクレマー（Ｈ．Ｋｒｏｅ
ｍｅｒ）他によるレビュー論文「シリコン上のヘテロエ
ピタキシー」を参照）。これらは、更に、成長の条件に
従って微小双晶及び逆相ドメイン境界も含むことができ
る。当然、このような欠陥密度を有する層にレーザ及び
フォトダイオードを形成することは不可能である。
【００２４】ＧａＡｓの層２上に、典型的に０．３〜
０．９μｍ程度の厚さを有するＳｉＮの均一な層３を配
置する（図８ｂ）。この製造例では、ＳｉＮを選択した
が、これは以下の処理手順の部分でエピタキシー処理さ
れるべき物質（実施例ではＧａＡｓ）の核形成や堆積を
なくすことができる他の物質でもよい。
０．９μｍ程度の厚さを有するＳｉＮの均一な層３を配
置する（図８ｂ）。この製造例では、ＳｉＮを選択した
が、これは以下の処理手順の部分でエピタキシー処理さ
れるべき物質（実施例ではＧａＡｓ）の核形成や堆積を
なくすことができる他の物質でもよい。
【００２５】Ｓｉ3 Ｎ4 層３に、少なくともシードの中
央部上に達する、少なくとも一つの開口４（図８ｃ）を
形成する。
央部上に達する、少なくとも一つの開口４（図８ｃ）を
形成する。
【００２６】図８ｄに示すように、中央シード２０を維
持するように、層２の開口４を介してエッチングを行な
う。
持するように、層２の開口４を介してエッチングを行な
う。
【００２７】次いで、中央シード２０を構成している物
質と同一の物質により成長させ（図８ｅ）、かつＳｉ3
Ｎ4 層３と基板１との間の中央シード２０から成長（気
相により）を開始させる。
質と同一の物質により成長させ（図８ｅ）、かつＳｉ3
Ｎ4 層３と基板１との間の中央シード２０から成長（気
相により）を開始させる。
【００２８】成長方向ｘｘ′にほぼ垂直な中央シード２
０の断面の全般的な側面には、各側に薄い側部２２及び
２３をもった厚い中央部２１が含まれる。次いで、シー
ドの断面に全般的に垂直な成長を行う。
０の断面の全般的な側面には、各側に薄い側部２２及び
２３をもった厚い中央部２１が含まれる。次いで、シー
ドの断面に全般的に垂直な成長を行う。
【００２９】図９及び図１０を参照して、本発明の実施
例の詳細について説明しよう。
例の詳細について説明しよう。
【００３０】最初に、第１の型式の半導体物質からなる
基板１、第２の型式の半導体物質からなる層２を形成す
る。例えば、基板１はシリコンからなり、層２はＧａＡ
ｓからなる。
基板１、第２の型式の半導体物質からなる層２を形成す
る。例えば、基板１はシリコンからなり、層２はＧａＡ
ｓからなる。
【００３１】次いで、１基板１上にヘテロエピタキシャ
ル成長させた層２（ＧａＡｓ）に、細い帯１８をエッチ
ングする。これらの帯１８は基板１を露出させることは
ない。
ル成長させた層２（ＧａＡｓ）に、細い帯１８をエッチ
ングする。これらの帯１８は基板１を露出させることは
ない。
【００３２】これら細い帯１８の繰返しピッチは、例え
ば５０〜１００μｍである。また、これら帯１８の幅
は、典型的に１〜数μｍである。これらの帯１８は＜１
１０＞又は（図３のｘｘ′に沿った）＜１１０＞方向を
向いている。層２の厚さｅは、例えば０．５〜３μｍで
ある。一方、薄い帯１８の厚さは、例えば０．０５〜
０．２μｍ程度である。
ば５０〜１００μｍである。また、これら帯１８の幅
は、典型的に１〜数μｍである。これらの帯１８は＜１
１０＞又は（図３のｘｘ′に沿った）＜１１０＞方向を
向いている。層２の厚さｅは、例えば０．５〜３μｍで
ある。一方、薄い帯１８の厚さは、例えば０．０５〜
０．２μｍ程度である。
【００３３】次いで、Ｓｉ3 Ｎ4 層３を予めエッチング
された表面に堆積する。図９はこのＳｉ3 Ｎ4 層３の堆
積後に、ｙｙ′に沿った断面図を示す。
された表面に堆積する。図９はこのＳｉ3 Ｎ4 層３の堆
積後に、ｙｙ′に沿った断面図を示す。
【００３４】Ｓｉ3 Ｎ4 層３の典型的な厚さは０．５〜
１μｍである。
１μｍである。
【００３５】次いで、Ｓｉ3 Ｎ4 層３に帯９の第２の装
置をエッチングする。当該帯９の第２の装置は、好まし
くは、第１の帯１８に対して垂直、即ち図１０に示され
ているように、帯１８のエッチングに対して垂直であ
る。
置をエッチングする。当該帯９の第２の装置は、好まし
くは、第１の帯１８に対して垂直、即ち図１０に示され
ているように、帯１８のエッチングに対して垂直であ
る。
【００３６】これらの帯９は１〜１０μｍが典型的なも
のであり、繰り返しのピッチは数１０〜数１００μｍで
ある。
のであり、繰り返しのピッチは数１０〜数１００μｍで
ある。
【００３７】次いで、得られた構造を、層２の物質を化
学的にエッチングするために試薬に浸す。例えば、ヘテ
ロエピタキシャル成長したＧａＡｓの薄い層２の一部分
を選択的に除去するためには、Ｈ2 Ｏ2 とＨ2 ＳＯ4 と
の混合液が適当である。しかし、層２のエッチングは、
Ｓｉ3 Ｎ4 層３の支持として作用すると共に、以下の成
長処理中にシードとして用いる中央シード２０（図１
０）を残すように、止める。
学的にエッチングするために試薬に浸す。例えば、ヘテ
ロエピタキシャル成長したＧａＡｓの薄い層２の一部分
を選択的に除去するためには、Ｈ2 Ｏ2 とＨ2 ＳＯ4 と
の混合液が適当である。しかし、層２のエッチングは、
Ｓｉ3 Ｎ4 層３の支持として作用すると共に、以下の成
長処理中にシードとして用いる中央シード２０（図１
０）を残すように、止める。
【００３８】その結果、ＧａＡｓ層（層２の下）を化学
的にエッチングした後に、シード・ゾーンを越えられる
ようにする。得られたのは、連続的な帯を除き、もはや
長方形ではない。その厚さは周期的に減少する。
的にエッチングした後に、シード・ゾーンを越えられる
ようにする。得られたのは、連続的な帯を除き、もはや
長方形ではない。その厚さは周期的に減少する。
【００３９】図１０はシーディング・帯を定めた後の構
造の平面図である。いずれの場合も、シーディング帯は
不連続ではなく、方向付け成長処理中に、側方向の成長
面が中断されることはない。
造の平面図である。いずれの場合も、シーディング帯は
不連続ではなく、方向付け成長処理中に、側方向の成長
面が中断されることはない。
【００４０】次いで、得られた構造を、例えばＶＰＥ型
の反応室に入れる。反応室が使用するソースは、ＧａＡ
ｓ成長の場合は、ＡｓＣｌ3 及びＧａである。堆積の通
常の条件において、即ち８５０℃の領域でＧａソースを
ある温度に保持するとき、ＡｓＣｌ3 のモル分率が１０
-3程度であるとき、及び基板１が７５０℃領域に保持さ
れるときは、中央シード２０上に核形成及びＧａＡｓの
成長が存在することが観察される。逆に、Ｓｉ3 Ｎ4 層
３の露出面やＳｉ（１００）の基板１上には、核形成も
ＧａＡｓの成長も観察されない。
の反応室に入れる。反応室が使用するソースは、ＧａＡ
ｓ成長の場合は、ＡｓＣｌ3 及びＧａである。堆積の通
常の条件において、即ち８５０℃の領域でＧａソースを
ある温度に保持するとき、ＡｓＣｌ3 のモル分率が１０
-3程度であるとき、及び基板１が７５０℃領域に保持さ
れるときは、中央シード２０上に核形成及びＧａＡｓの
成長が存在することが観察される。逆に、Ｓｉ3 Ｎ4 層
３の露出面やＳｉ（１００）の基板１上には、核形成も
ＧａＡｓの成長も観察されない。
【００４１】選択的な成長と同じような効果は、トリエ
チル又はトリメチル・ガリウム形式でなくなったが、塩
化物に関係する前駆物質により、即ち塩化ガリウム・エ
チル（Ｃ2 Ｈ5 ）ＧａＣｌのような前駆物質によりＭＯ
ＣＶＤ反応室を用いることにより得られる（例えば、１
９９０年６月１８〜２２日、ドイツ、アーヘン、ＭＯＶ
ＰＥに関する第５回国際会議会報、キュッヒ（Ｋｕｅｃ
ｈ）他による記録を参照）。
チル又はトリメチル・ガリウム形式でなくなったが、塩
化物に関係する前駆物質により、即ち塩化ガリウム・エ
チル（Ｃ2 Ｈ5 ）ＧａＣｌのような前駆物質によりＭＯ
ＣＶＤ反応室を用いることにより得られる（例えば、１
９９０年６月１８〜２２日、ドイツ、アーヘン、ＭＯＶ
ＰＥに関する第５回国際会議会報、キュッヒ（Ｋｕｅｃ
ｈ）他による記録を参照）。
【００４２】ＧａＡｓの中央シード２０からの成長は、
Ｓｉ上やＳｉ3 Ｎ4 上にも核形成を存在させることな
く、シリコン基板（１００）とＳｉ3 Ｎ4 層３の下面と
の間で発生する。
Ｓｉ上やＳｉ3 Ｎ4 上にも核形成を存在させることな
く、シリコン基板（１００）とＳｉ3 Ｎ4 層３の下面と
の間で発生する。
【００４３】ここで、ＧａＡｓ／Ｓｉ3 Ｎ4 の中間面
（転位、微小双晶、及び逆相ドメイン境界）に正確に平
行ではない全ての欠陥のブロッキングが観察された。こ
のブロッキングはＳｉ3 Ｎ4 層３の下面３０（図９）
や、Ｓｉ（１００）からなる基板１の面上にも発生す
る。欠陥がブロッキングされると、成長は通常、中央シ
ード２０の各側で発生し、得られる結晶は高品質の結晶
となる。
（転位、微小双晶、及び逆相ドメイン境界）に正確に平
行ではない全ての欠陥のブロッキングが観察された。こ
のブロッキングはＳｉ3 Ｎ4 層３の下面３０（図９）
や、Ｓｉ（１００）からなる基板１の面上にも発生す
る。欠陥がブロッキングされると、成長は通常、中央シ
ード２０の各側で発生し、得られる結晶は高品質の結晶
となる。
【００４４】以下のステップにおいて、Ｓｉ3 Ｎ4 層３
を除去し、シリコンの基板１上に薄い層の形状でＧａＡ
ｓ半導体素子を得る。
を除去し、シリコンの基板１上に薄い層の形状でＧａＡ
ｓ半導体素子を得る。
【００４５】他の実施例は、帯９のエッチングを形成し
た後の構造を、エピタキシー反応室に直接導入すること
からなる。Ｓｉ3 Ｎ4 層３に形成された帯９のエッチン
グ開口を介してＧａＡｓの層２をエッチングすること
は、本来の位置で、トリクロル反応室の場合にＡｓＣｌ
3 の分解により発生した（Ｇａ負荷を介しない付加的な
ＡｓＣｌ3 ラインを得る必要がある。）、又はＭＯＣＶ
Ｄ反応室の場合にシリンダから直接注入した、塩酸ＨＣ
ｌにより行なわれる。
た後の構造を、エピタキシー反応室に直接導入すること
からなる。Ｓｉ3 Ｎ4 層３に形成された帯９のエッチン
グ開口を介してＧａＡｓの層２をエッチングすること
は、本来の位置で、トリクロル反応室の場合にＡｓＣｌ
3 の分解により発生した（Ｇａ負荷を介しない付加的な
ＡｓＣｌ3 ラインを得る必要がある。）、又はＭＯＣＶ
Ｄ反応室の場合にシリンダから直接注入した、塩酸ＨＣ
ｌにより行なわれる。
【００４６】Ｓｉ3 Ｎ4 層３の強制的な成長及び除去の
後、中央シード２０を除き、欠陥なしにＧａＡｓのブロ
ックを得る（図１０）。中央シード２０及び欠陥の帯を
エッチングにより除去する。
後、中央シード２０を除き、欠陥なしにＧａＡｓのブロ
ックを得る（図１０）。中央シード２０及び欠陥の帯を
エッチングにより除去する。
【００４７】更に、Ｓｉ3 Ｎ4 層３の除去前に、各中央
シード２０上の開口を作成するように、方向ｙｙ′に沿
ってＳｉ3 Ｎ4 層３にエッチングを行なうこともでき
る。
シード２０上の開口を作成するように、方向ｙｙ′に沿
ってＳｉ3 Ｎ4 層３にエッチングを行なうこともでき
る。
【００４８】次いで、化学的なエッチング処理を中央シ
ード２０及び欠陥のある半導体部分に行なう。次いで、
同一の物質（ＧａＡｓ）のエピタキシーを行う。Ｓｉ3
Ｎ4層を除去し、欠陥のない半導体物質のブロックを得
る。
ード２０及び欠陥のある半導体部分に行なう。次いで、
同一の物質（ＧａＡｓ）のエピタキシーを行う。Ｓｉ3
Ｎ4層を除去し、欠陥のない半導体物質のブロックを得
る。
【００４９】次いで、必要ならば、２つのブロックを一
緒に結合するように、ブロック上に半導体物質（ＧａＡ
ｓ）を成長させることができる。
緒に結合するように、ブロック上に半導体物質（ＧａＡ
ｓ）を成長させることができる。
【００５０】以上から理解されるように、Ｓｉ3 Ｎ4 層
３と基板１との間にＧａＡｓを成長させることは、薄い
形状をなすシードから行なうが、中断されることはな
い。従って、成長面が中断されることがなくなり、その
効果は図７を参照して説明したように、先に観測された
ファセットの形成をなくすことにある。更に、中央シー
ド２０の厚さは局部的に小さく、かつ周期的に小さくな
るので、収縮歪み（ＧａＡｓの膨張係数と基板の膨張係
数との間の差による）が最も脆い領域である薄厚領域に
局部化される。同じように、クラックが現われたとき
に、問題の領域の周期が適当であるならば、クラックは
薄厚の同一領域に局部化されるであろう。
３と基板１との間にＧａＡｓを成長させることは、薄い
形状をなすシードから行なうが、中断されることはな
い。従って、成長面が中断されることがなくなり、その
効果は図７を参照して説明したように、先に観測された
ファセットの形成をなくすことにある。更に、中央シー
ド２０の厚さは局部的に小さく、かつ周期的に小さくな
るので、収縮歪み（ＧａＡｓの膨張係数と基板の膨張係
数との間の差による）が最も脆い領域である薄厚領域に
局部化される。同じように、クラックが現われたとき
に、問題の領域の周期が適当であるならば、クラックは
薄厚の同一領域に局部化されるであろう。
【００５１】要するに、本発明を、成長後に欠陥がある
ゾーンを局部化するために用いることができる。図１１
ａ及び図１１ｂは封止層の除去後に、この状況を要約し
て示す。
ゾーンを局部化するために用いることができる。図１１
ａ及び図１１ｂは封止層の除去後に、この状況を要約し
て示す。
【００５２】以上の説明が非限定的な実施例により行な
われたことは明らかである。他の実施例を、本発明の範
囲を逸脱することなく、想定することは可能である。数
値は説明を行なうためにのみ設定したものである。更
に、既に説明したように、説明した半導体をベースとし
た構造に本発明を適用することは、実施例により与えら
れたものに過ぎず、シリコン又はＧａＡｓ以外の物質も
用いることができる。この場合に、層２の部分的な除去
に用いられた化学的な溶剤は、層２の物質に適合したも
のでなければならない。更に、エッチング及び成長方法
は以上で説明したものと異なってもよい。
われたことは明らかである。他の実施例を、本発明の範
囲を逸脱することなく、想定することは可能である。数
値は説明を行なうためにのみ設定したものである。更
に、既に説明したように、説明した半導体をベースとし
た構造に本発明を適用することは、実施例により与えら
れたものに過ぎず、シリコン又はＧａＡｓ以外の物質も
用いることができる。この場合に、層２の部分的な除去
に用いられた化学的な溶剤は、層２の物質に適合したも
のでなければならない。更に、エッチング及び成長方法
は以上で説明したものと異なってもよい。
【発明の効果】本発明は、成長面が成長の方向に垂直な
面に完全に含まれる効果を奏する。シリコン上にＧａＡ
ｓのような他の半導体上に半導体を成長させることに利
用することができる。
面に完全に含まれる効果を奏する。シリコン上にＧａＡ
ｓのような他の半導体上に半導体を成長させることに利
用することができる。
【図１】従来技術において知られた方法を示す図であ
る。
る。
【図２】従来技術において知られた方法を示す図であ
る。
る。
【図３】従来技術において知られた方法を示す図であ
る。
る。
【図４】従来技術において知られた方法を示す図であ
る。
る。
【図５】従来技術において知られた方法を示す図であ
る。
る。
【図６】従来技術において知られた方法を示す図であ
る。
る。
【図７】従来技術において知られた方法を示す図であ
る。
る。
【図８ａ】本発明による製造方法の概要を示す図であ
る。
る。
【図８ｂ】本発明による製造方法の概要を示す図であ
る。
る。
【図８ｃ】本発明による製造方法の概要を示す図であ
る。
る。
【図８ｄ】本発明による製造方法の概要を示す図であ
る。
る。
【図８ｅ】本発明による製造方法の概要を示す図であ
る。
る。
【図９】本発明による製造方法を更に詳細に示す図であ
る。
る。
【図１０】本発明による製造方法を更に詳細に示す図で
ある。
ある。
【図１１ａ】本発明による製造方法により得られた装置
を示す図である。
を示す図である。
【図１１ｂ】本発明による製造方法により得られた装置
を示す図である。
を示す図である。
１ 基板 ２ 層 ３ Ｓｉ3 Ｎ4 層 ４、６ 開口 ８、９、１８ 帯 ２０ 中央シード ２１ 中央部 ２２、２３ 側部
フロントページの続き (72)発明者 ピエール レガグノ フランス国， 78320 ル メスニル サン デニス， リュ エンリ ル ブ ル ２番地 (56)参考文献 特開 平１−300514（ＪＰ，Ａ) 特開 平２−10825（ＪＰ，Ａ) 特開 平３−114222（ＪＰ，Ａ) 特開 昭59−61031（ＪＰ，Ａ) 特開 昭63−51622（ＪＰ，Ａ) 特開 平２−130916（ＪＰ，Ａ) 特開 平２−130917（ＪＰ，Ａ) 特開 平４−125920（ＪＰ，Ａ) 特開 平４−303920（ＪＰ，Ａ) 特開 平６−140346（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/31 C30B 25/00 C30B 29/00
Claims (9)
- 【請求項１】 第１の型式の半導体物質からなる基板上
に、気相成長によって、第２の型式の半導体物質からな
る単結晶の薄い層を形成するヘテロエピタキシャル層の
成長方法であって、その成長を、少なくとも一つのシー
ド上に得られるべき薄い層の前記第２の型式の半導体物
質の化学的な組成と同一の化学的な組成により開始さ
せ、かつ前記基板それ自体の面、及び前記第２の型式の
半導体物と異なる物質からなる閉じ込め層により定めら
れる空間内に閉じ込めることにより、前記閉じ込め層の
上、又は前記基板の前記面上に半導体物質の核及び堆積
が存在し得ないようにする前記成長方法において、 全般的な成長の方向に対してほぼ垂直な前記シードの断
面が厚みのある中央部と、薄い２つの側部とを有し、 前記基板及び前記閉じ込め層により定められた空間が前
記シードと同一の輪郭を有する断面を有することを特徴
とするヘテロエピタキシャル層の成長方法。 - 【請求項２】 前記シードを前記閉じ込め層により定め
られた前記空間に含めることを特徴とするヘテロエピタ
キシャル層の成長方法。 - 【請求項３】 ヘテロエピタキシャル層の成長方法にお
いて、 （ａ）単結晶の半導体基板上に、第２の型式の半導体物
質により第１の層を形成する第１のステップと、 （ｂ）前記第１の層に細い形状の複数の帯を前記第１の
層にエッチングする第２のステップと、 （ｃ）前記第２の型式の物質の核形成及び堆積が存在し
得ないように、前記第１の層上に、ある物質からなる閉
じ込め層を形成する第３のステップと、 （ｄ）前記第２の層に、前記第１の層の半導体物質に達
する少なくとも一つの第１の開口をエッチングする第４
のステップと、 （ｅ）前記第２の層と前記基板との間に第２の型式の半
導体物質からなる少なくとも一つのシードを残すよう
に、前記第１の開口から前記第１の層の半導体物質を化
学的にエッチングし、閉じ込め空間を形成する第５のス
テップと、 （ｆ）気相エピタキシーにより、前記閉じ込め空間に前
記第２の型式の単結晶半導体物質を成長させると共に、
その成長を成長の第１の方向に得る第６のステップとを
備えたことを特徴とする請求項１記載のヘテロエピタキ
シャル層の成長方法。 - 【請求項４】 前記閉じ込め層を除去する第７のステッ
プを備えたことを特徴とする請求項３記載のヘテロエピ
タキシャル層の成長方法。 - 【請求項５】 気相エピタキシーにより成長させる前記
第６のステップは、前記シード上の位置で前記第２の層
に少なくとも一つの第２の開口をエッチングするステッ
プと、 更に、形成した前記第２の開口を介して、前記シード、
及び前記シードの各側に位置し、かつ欠陥を有する前記
半導体物質の部分を化学的にエッチングするステップと
を後続させていることを特徴とする請求項３記載のヘテ
ロエピタキシャル層の成長方法。 - 【請求項６】 後続する前記ステップの後に、前記第２
の開口を介して前記第２の型式の半導体物質を気相エピ
タキシーにより得るステップを備えていることを特徴と
する請求項５記載のヘテロエピタキシャル層の成長方
法。 - 【請求項７】 後続する前記ステップの後に、前記第２
の層を除去するステップに続く気相エピタキシーのステ
ップを備えていることを特徴とする請求項６記載のヘテ
ロエピタキシャル層の成長方法。 - 【請求項８】 前記第４のエッチングのステップ中に形
成された前記第１の開口は、前記第１の層に形成された
前記帯に平行していない直線状をなすことを特徴とする
請求項３記載のヘテロエピタキシャル層の成長方法。 - 【請求項９】 前記第１の開口の帯は前記第１の層に形
成された帯に垂直であることを特徴とする請求項８記載
のヘテロエピタキシャル層の成長方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9112352A FR2682128B1 (fr) | 1991-10-08 | 1991-10-08 | Procede de croissance de couches heteroepitaxiales. |
| FR9112352 | 1991-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05217923A JPH05217923A (ja) | 1993-08-27 |
| JP3127624B2 true JP3127624B2 (ja) | 2001-01-29 |
Family
ID=9417689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04291978A Expired - Lifetime JP3127624B2 (ja) | 1991-10-08 | 1992-10-07 | ヘテロエピタキシャル層の成長方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5356510A (ja) |
| EP (1) | EP0537049B1 (ja) |
| JP (1) | JP3127624B2 (ja) |
| DE (1) | DE69204794T2 (ja) |
| FR (1) | FR2682128B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589319U (ja) * | 1992-05-22 | 1993-12-07 | 成一 巽 | パイプコンベヤに於ける保形ローラの取付装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500257B1 (en) * | 1998-04-17 | 2002-12-31 | Agilent Technologies, Inc. | Epitaxial material grown laterally within a trench and method for producing same |
| FR2780808B1 (fr) | 1998-07-03 | 2001-08-10 | Thomson Csf | Dispositif a emission de champ et procedes de fabrication |
| FR2780803B1 (fr) | 1998-07-03 | 2002-10-31 | Thomson Csf | Commande d'un ecran a cathodes a faible affinite electronique |
| US6501121B1 (en) | 2000-11-15 | 2002-12-31 | Motorola, Inc. | Semiconductor structure |
| FR2829873B1 (fr) * | 2001-09-20 | 2006-09-01 | Thales Sa | Procede de croissance localisee de nanotubes et procede de fabrication de cathode autoalignee utilisant le procede de croissance de nanotubes |
| FR2832995B1 (fr) * | 2001-12-04 | 2004-02-27 | Thales Sa | Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi |
| US6998305B2 (en) * | 2003-01-24 | 2006-02-14 | Asm America, Inc. | Enhanced selectivity for epitaxial deposition |
| FR2879342B1 (fr) * | 2004-12-15 | 2008-09-26 | Thales Sa | Cathode a emission de champ, a commande optique |
| FR2886407B1 (fr) | 2005-05-27 | 2007-09-28 | Thales Sa | Injecteur local d'electrons polarises de spin a pointe en semi-conducteur sous excitation lumineuse |
| US8278176B2 (en) | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
| US7759199B2 (en) | 2007-09-19 | 2010-07-20 | Asm America, Inc. | Stressor for engineered strain on channel |
| US8367528B2 (en) | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
| US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
| WO2013158210A2 (en) | 2012-02-17 | 2013-10-24 | Yale University | Heterogeneous material integration through guided lateral growth |
| WO2014144698A2 (en) | 2013-03-15 | 2014-09-18 | Yale University | Large-area, laterally-grown epitaxial semiconductor layers |
| TWI671800B (zh) | 2014-04-16 | 2019-09-11 | 耶魯大學 | 獲得平面的半極性氮化鎵表面的方法 |
| WO2015160903A1 (en) | 2014-04-16 | 2015-10-22 | Yale University | Nitrogen-polar semipolar gan layers and devices on sapphire substrates |
| WO2018031876A1 (en) | 2016-08-12 | 2018-02-15 | Yale University | Stacking fault-free semipolar and nonpolar gan grown on foreign substrates by eliminating the nitrogen polar facets during the growth |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4507158A (en) * | 1983-08-12 | 1985-03-26 | Hewlett-Packard Co. | Trench isolated transistors in semiconductor films |
| US4578142A (en) * | 1984-05-10 | 1986-03-25 | Rca Corporation | Method for growing monocrystalline silicon through mask layer |
| US4615762A (en) * | 1985-04-30 | 1986-10-07 | Rca Corporation | Method for thinning silicon |
| US4663831A (en) * | 1985-10-08 | 1987-05-12 | Motorola, Inc. | Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers |
| JPH0793259B2 (ja) * | 1987-01-14 | 1995-10-09 | 工業技術院長 | 半導体薄膜結晶層の製造方法 |
| US4786615A (en) * | 1987-08-31 | 1988-11-22 | Motorola Inc. | Method for improved surface planarity in selective epitaxial silicon |
| FR2629636B1 (fr) * | 1988-04-05 | 1990-11-16 | Thomson Csf | Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant |
| FR2629637B1 (fr) * | 1988-04-05 | 1990-11-16 | Thomson Csf | Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant |
| EP0380815B1 (en) * | 1989-01-31 | 1994-05-25 | Agfa-Gevaert N.V. | Integration of GaAs on Si substrate |
| US4923826A (en) * | 1989-08-02 | 1990-05-08 | Harris Corporation | Method for forming dielectrically isolated transistor |
| NL9000324A (nl) * | 1990-02-12 | 1991-09-02 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| JPH0654763B2 (ja) * | 1990-09-17 | 1994-07-20 | 日本電気株式会社 | 半導体薄膜の成長方法 |
| FR2667617B1 (fr) * | 1990-10-09 | 1992-11-27 | Thomson Csf | Procede de croissance de couches heteroepitaxiales. |
-
1991
- 1991-10-08 FR FR9112352A patent/FR2682128B1/fr not_active Expired - Lifetime
-
1992
- 1992-09-29 EP EP92402661A patent/EP0537049B1/fr not_active Expired - Lifetime
- 1992-09-29 DE DE69204794T patent/DE69204794T2/de not_active Expired - Lifetime
- 1992-10-06 US US07/956,995 patent/US5356510A/en not_active Expired - Lifetime
- 1992-10-07 JP JP04291978A patent/JP3127624B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589319U (ja) * | 1992-05-22 | 1993-12-07 | 成一 巽 | パイプコンベヤに於ける保形ローラの取付装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05217923A (ja) | 1993-08-27 |
| EP0537049B1 (fr) | 1995-09-13 |
| DE69204794D1 (de) | 1995-10-19 |
| FR2682128B1 (fr) | 1993-12-03 |
| US5356510A (en) | 1994-10-18 |
| EP0537049A1 (fr) | 1993-04-14 |
| DE69204794T2 (de) | 1996-03-21 |
| FR2682128A1 (fr) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3127624B2 (ja) | ヘテロエピタキシャル層の成長方法 | |
| US6376339B2 (en) | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on silicon carbide substrates by lateral growth from sidewalls of masked posts, and gallium nitride semiconductor structures fabricated thereby | |
| KR100498164B1 (ko) | 트렌치 측벽으로부터 횡방향 성장에 의한 갈륨나이트라이드 반도체층의 제조 | |
| JP2889589B2 (ja) | 単結晶半導体材料層及び絶縁材料層の交互層製造方法 | |
| Zytkiewicz | Laterally overgrown structures as substrates for lattice mismatched epitaxy | |
| US5424243A (en) | Method of making a compound semiconductor crystal-on-substrate structure | |
| JP2014129225A (ja) | 高品質ホモエピタキシ用微傾斜窒化ガリウム基板 | |
| US6461944B2 (en) | Methods for growth of relatively large step-free SiC crystal surfaces | |
| US5279687A (en) | Preparing substrates by annealing epitaxial layers in the form of nesas and substrates so prepared | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| US5262348A (en) | Method for the growing of heteroepitaxial layers within a confinement space | |
| JPH0983017A (ja) | エピタキシャルウェハおよびその製造方法 | |
| JP3142312B2 (ja) | 六方晶半導体の結晶成長方法 | |
| Singh et al. | Selective area growth of GaN directly on (0001) sapphire by the HVPE technique | |
| KR100455277B1 (ko) | 변형된 선택 성장 공정을 이용한 ＧａＮ 단결정 성장 방법 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH0722122B2 (ja) | 半導体基体の製造方法 | |
| EP0416128B1 (en) | Wafer of compound semiconductor | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| KR20030061317A (ko) | 3-5족 화합물 반도체의 제조방법 및 반도체 소자 | |
| JP2794506B2 (ja) | 化合物半導体ヘテロエピタキシャル成長方法 | |
| Mirin et al. | Morphology and optical properties of strained InGaAs quantum wires | |
| JP4747319B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH06232045A (ja) | 結晶基板の製造方法 | |
| JPH03247597A (ja) | シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001010 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |