JPH0624103A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【目的】 外部装置の誤入力操作によるプリンタの損傷
や誤動作等を防止することが可能な画像形成装置を提供
する。 【構成】 外部装置１０４から通信インタフェース１１
２にアドレスとデータとが送信されると、前記通信イン
タフェース１１２は、前記アドレスとデータとをアドレ
ス・データバス１０６に設定する。アドレス・データバ
ス１０６上に設定された前記アドレスをアドレスデコー
ダ１１３でデコードし、当該アドレスが書き込み禁止ア
ドレスの場合には、ＡＮＤゲート１１５に供給される書
き込み禁止信号／ＩＮＨを立下げて有効にし、ＲＡＭ１
１０に供給されるメモリ書き込み信号ＷＲ２を無効にす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、外部制御手段を有する
画像形成装置に関する。

【０００２】

【従来の技術】レーザービームプリンタ、複写機等の電
子写真画像形成装置は、マイクロコンピュータ等シーケ
ンス制御手段により電子写真プロセス実行手段を制御し
プリントを行なっている。該電子写真プロセス実行手段
は、給紙部、画像形成部、定着部、排紙部より構成され
各部に設けられたセンサによる検出値とプリンタの制御
情報とをマイクロコンピュータの本体シーケンス制御部
のメモリ上に書き込み、該検出値と制御情報に基づいて
演算や比較を行ない次の制御状態を決定し、各部に制御
命令を出すシーケンス制御が行なわれている。

【０００３】また、前記画像形成装置は、前記マイクロ
コンピュータの前記メモリを読み書きできる外部装置を
本体に接続し、該外部装置からメモリの内容を読み書き
することにより、プリンタ本体の各種の試験や診断が行
なえるように構成されている。これにより、開発過程に
おける装置の各部が所定シーケンスで正常に働いている
か否かの検討や、製造工程、保守・修理サービスの際に
おける故障個所の探索時において、例えばテスタやオシ
ロスコープ等のプローブを狭い本体内に引き回された制
御信号線に直接接続することなく、多数の制御状態を、
外部装置により確実に観測・把握できる。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の画像形成装置は、外部装置からマイクロコンピュー
タのメモリのすべてのアドレスに直接書き込めるように
構成され、また、該メモリ内には、給紙制御や定着器温
制御等を司るパラメータが書き込まれているため、外部
装置の誤入力操作により、その領域に誤った値が書き込
まれた場合、その値によっては、給紙機構や定着器等の
プリンタ本体に致命的な損傷を与えてしまうばかりでな
く、プリンタの誤動作や発火等の恐れが生じるという問
題点がある。

【０００５】本発明は、上記従来の問題点に鑑み、外部
装置の誤入力操作によるプリンタの損傷や誤動作等を防
止することが可能な画像形成装置を提供することを目的
とする。

【０００６】

【課題を解決するための手段】本発明は、上記目的を達
成するために、電子写真プロセスを実行するプロセス実
行手段と、前記プロセス実行手段を制御するシーケンス
プログラムを記憶する第１のメモリと、前記プログラム
による前記プロセス実行手段の制御に使用する情報を書
き込み可能な第２のメモリと、外部操作により前記第２
のメモリのアドレスを選択する制御手段とを備える画像
形成装置において、前記制御手段により選択されたアド
レスが書き込み禁止領域か否かを判別する判別手段と、
前記判別手段により前記選択されたアドレスが書き込み
禁止領域のとき前記第２のメモリへの書き込みを禁止す
る書き込み禁止手段とを有することを特徴とする。

【０００７】

【作用】本発明は上記構成により、外部操作により選択
された第２のメモリのアドレスが書き込み禁止領域であ
る場合に書き込みが行なわれず、したがって、誤入力操
作等により誤った値が前記書き込み禁止領域に書き込ま
れることにより生ずる上述の不具合を防止することがで
きる。

【０００８】

【実施例】以下、本発明の実施例を図面に基づき説明す
る。

【０００９】図１は、本発明に係る画像形成装置の一実
施例であるレーザービームプリンタの制御ブロックの概
略構成を示す概略構成図、図２は、図１の構成における
動作を示すタイミングチャートである。

【００１０】図１において、１０１はシーケンス制御部
であり、画像形成部１０２と協働して電子写真プロセス
部１０３を制御し、全体として画像形成装置を構成す
る。

【００１１】具体的には、図示しないホストコンピュー
タより送られた画像データを画像形成部１０２がドット
データに展開し終わると、シーケンス制御部１０１に対
してプリント要求を行ない、それを受け取ったシーケン
ス制御部１０１は所定シーケンスに基づき、画像形成部
１０２からの画像信号（ＶＩＤＥＯ）と電子写真プロセ
ス部１０３とを同期制御し、プリントを行なう。

【００１２】１０４は外部装置であり、通信ラインを通
じてプリンタ本体の通信インタフェース（Ｉ／Ｆ）１１
２に接続されている。

【００１３】シーケンス制御部１０１は、ＣＰＵ１０５
により制御されるアドレス・データバス１０６、メモリ
リード信号（ＲＤ）、メモリライト信号（ＷＲ）の制御
バス１０７，１０８を有している。アドレス・データバ
ス１０６にはＲＯＭ１０９とＲＡＭ１１０が接続され、
ＲＯＭ１０９にはシーケンスを実行するプログラムとデ
ータが記憶され、またＲＡＭ１１０にはシーケンスを実
行する上でのＣＰＵ１０５の作業領域や制御パラメー
タ、制御ステータスが記憶される。制御ポート１１１
は、電子写真プロセス部１０３及び画像形成部１０２と
シーケンス制御部１０１との直接の制御信号の入出力を
制御するもので、その出力ポートはデータをラッチす
る。前記通信インタフェース１１２は、アドレス・デー
タバス１０６のパラレル信号と通信ラインのシリアル信
号との相互変換を行ない、通信ラインにより外部装置１
０４と接続されている。

【００１４】次に、シーケンス制御部１０１のシーケン
ス制御を電子写真プロセス部１０３の構成とともに説明
する。給紙ローラ１１６，１１７および給紙搬送ローラ
１１８はモータ（非図示）により回転され、該モータを
駆動するモータドライバ及び制御クラッチ（非図示）は
制御ポート１１１に接続され回転制御される。

【００１５】感光ドラム１１９、一次帯電ローラ１２
０、現像器１２１、転写ローラ１２２、熱定着ローラ１
２３、および排紙搬送ローラ１２４は、モータ（非図
示）により回転され、該モータを駆動するモータドライ
バは制御ポート１１１に接続され回転制御される。

【００１６】１２５，１２６，１２７は紙検知センサで
あり、制御ポート１１１に接続され、シーケンス制御部
１０１は前記紙検知センサの出力に応じて前記モータ及
び制御クラッチの回転制御を介して給紙、紙搬送制御を
行なう。

【００１７】熱定着ローラ１２３の内部にはヒータ（非
図示）が配設され、該ヒータはＡＣドライバ（非図示）
に接続され、さらに制御ポート１１１に接続されてい
る。又、熱定着ローラ１２３の表面には温度センサとし
てのサーミスタ（非図示）が接触配置され、その出力信
号はＡ／Ｄコンバータ（非図示）によりデジタル量に変
換され制御ポート１１１に入力する。シーケンス制御部
１０１は前記温度センサの出力に応じて熱定着ローラ１
２３の表面温度が所定定着温度Ｔｃとなるように前記Ａ
Ｃドライバをオン／オフする閉ループ制御を行なう。

【００１８】感光ドラム１１９、一次帯電ローラ１２
０、現像器１２１、転写ローラ１２２は高圧電源（非図
示）に接続され、その高圧電源は制御ポート１１１に接
続されている。又、レーザースキャナ１２８は、制御ポ
ート１１１に接続され、画像形成部１０２からの画像信
号により半導体レーザ（非図示）をドライブしたレーザ
ービームを感光ドラム１１９上に走査し静電潜像を形成
する。

【００１９】シーケンス制御部１０１は前記レーザース
キャナ制御、高圧電源制御、給紙制御を画像形成部１０
２からの画像信号の垂直同期信号／ＶＳＹＮＣに同期し
て行ない、トナー画像をシートの所定位置に転写し、熱
定着ローラ１２３により転写画像を定着し排紙トレイ
（非図示）に排紙することによりプリントを得る。

【００２０】上記のプリンタの制御ブロック構成に於い
て、本発明の目的とする外部装置１０４の誤操作による
プリンタの破壊の防止手段の構成を以下に説明する。

【００２１】１１３はアドレスデコーダで、アドレスバ
ス１０６、ＣＰＵ１０５、および通信インタフェース１
１２に接続され、その出力側がＡＮＤゲート１１５の一
入力端に接続されている。ＡＮＤゲート１１５は他入力
端に制御バス１０８からのメモリ書き込み制御信号ＷＲ
が入力され、その出力をメモリ書き込み制御信号ＷＲ２
としてＲＡＭ１１０に入力する。

【００２２】上記構成における動作を図２を参照して説
明する。通信インタフェース１１２は、外部装置１０４
からシリアル信号を受け通信インタフェース１１２内の
レジスタに受信アドレスとデータがセットされると（図
２（ａ））、これによりＣＰＵ１０５に供給されるバス
開放要求信号ＢＵＳＲＥＱを立上げて有効とし（図２
（ｂ））、これに応じてＣＰＵ１０５からバス開放信号
ＢＵＳＡＣＫによりアドレス・データバスの開放命令を
受けると（図２（ｃ））、受信アドレスをアドレスバス
１０６に、受信データをデータバス１０６に設定する
（図２（ｄ)，(ｅ))とともに、アドレスデコーダ１１３
に供給されるアドレス設定信号ＢＵＳＳＥＴを立下げて
有効とする（図２（ｆ））。又、開放後バスが確定する
所定時間経過後に制御バス１０８上のメモリ書き込み制
御信号ＷＲを立下げて有効にする。アドレスデコーダ１
１３は通信インタフェース１１２から供給されるアドレ
ス設定信号ＢＵＳＳＥＴが有効とされるとアドレスバス
１０６からのアドレス値をデコードし、該アドレス値が
所定アドレスである場合、ＡＮＤゲート１１５に供給さ
れる書き込み禁止信号／ＩＮＨを立下げて有効とする
（図２（ｈ））。ＡＮＤゲート１１５は、メモリ書き込
み制御信号ＷＲと前記書き込み禁止信号／ＩＮＨとのア
ンドをとり、書き込み禁止信号／ＩＮＨが有効の時に
は、メモリ書き込み制御信号ＷＲ２がＲＡＭ１１０に入
力されるのを禁止する（図２（ｉ））。

【００２３】上述の構成により、外部装置１０４からの
書き込みがあったとき、そのアドレスがプリンタの所定
外部入力書き込み禁止アドレスであった場合、ＲＡＭ１
１０の当該アドレスへの書き込みを禁じ、ＲＡＭ１１０
のアドレスのデータを保護することができる。

【００２４】図３は本発明に係る画像形成装置の第２の
実施例であるレーザービームプリンタの制御ブロックの
概略構成を示す概略構成図である。図４〜図６は、図３
の構成におけるＣＰＵ１０５の制御プログラムを示すフ
ローチャートである。

【００２５】本実施例は、前述した第１の実施例に対し
て、外部装置１０４からＲＡＭ１１０の所定アドレスに
対する書き込み禁止手段を、前記第１の実施例がハード
上の禁止手段により構成したのに対し、本実施例ではＣ
ＰＵにより実行されるプログラム、即ちソフト的手段に
より構成した点が異なる。

【００２６】従って、本実施例の制御ブロックの構成は
図３に示すようにアドレスデコーダとメモリ書き込み信
号ＷＲ禁止ゲートが省略された点のみが前述の第１の実
施例と異なるので、その詳細な説明は省略する。

【００２７】以下に本実施例の動作について図４〜図６
のフローチャートに従い説明する。

【００２８】通信インタフェース１１２は、外部装置１
０４からのシリアル信号を通信インタフェース１１２で
アドレスとデータとにハード的に区分してＲＡＭ１１０
上に直接書き込むのではなく、上記シリアル信号を１バ
イト単位ですべてデータとして通信インタフェース１１
２内のレジスタに一時記憶するとともに、ＣＰＵ１０５
への割込み要求信号ＩＮＴを有効とする。

【００２９】ＣＰＵ１０５は、電源投入直後にＲＡＭ１
１０に格納されるバイト数をカウントするバイトカウン
タを初期値１にセットすることにより外部入力割込み処
理の初期化を行なう（ステップ４００，４０１，４０
２）。通信インタフェース１１２から割込み要求信号Ｉ
ＮＴを受けると外部入力割込み処理を行なう（ステップ
４０３）。

【００３０】外部装置からの入力データが１バイト目で
あることをバイトカウンタにより判断すると（ステップ
４０４，４０５）、通信インタフェース１１２内のレジ
スタのデータを下位アドレス８ビットとして、ＲＡＭ１
１０上に割付けたアドレスＬＡＤＲに書き込み（ステッ
プ４０６）、バイトカウンタをインクリメントし（ステ
ップ４０７）、メインルーチン復帰により割込み処理を
一時中断し待機する（ステップ４０８）。

【００３１】同様に２バイト目の通信により通信インタ
フェース１１２から割込み要求信号ＩＮＴを受けると、
２バイト目であることをバイトカウンタにより判断し
（ステップ４０９）、通信インタフェース１１２内のレ
ジスタのデータを上位アドレス８ビットとして、ＲＡＭ
１１０上に割付けたアドレスＨＡＤＲに書き込み（ステ
ップ４１０）、バイトカウンタをインクリメントし（ス
テップ４１１）、メインルーチン復帰により割込み処理
を一時中断し待機する（ステップ４１２）。

【００３２】次に３バイト目の通信により通信インタフ
ェース１１２から割込み要求信号ＩＮＴを受けると、３
バイト目であることをバイトカウンタにより判断し（ス
テップ４１３）、通信インタフェース内のレジスタのデ
ータを書き込みデータと判断して、ＲＡＭ１１０上に割
付けたアドレスＤＡＴＡに書き込み（ステップ４１
５）、バイトカウンタを１にセットし（ステップ４１
６）、後述するステップ４１７以下の書き込み処理制御
（ステップ４１７）へ移行する。尚、上記ステップ４１
３の判定において３バイト目でないと判断した場合、異
常として処理を行なう（ステップ４１４）。

【００３３】書き込み処理制御は、前記１バイト目と２
バイト目の処理で書き込んだ外部入力アドレスをＲＡＭ
１１０のアドレスＨＡＤＲ，ＬＡＤＲより読み出し（ス
テップ４１８）、ＲＯＭ１０９より読み出した書き込み
禁止領域先頭アドレスと比較し（ステップ４１９，４２
０）、外部入力アドレス値が小さい場合、外部入力アド
レスをＣＰＵ１０５内のアドレス指定レジスタにセット
し（ステップ４２１）、ＲＡＭ１１０のアドレスＤＡＴ
Ａから再び読み出したデータを前記アドレス指定レジス
タの指定番地に書き込み、復帰する（ステップ４２２，
４２３，４２４）。

【００３４】前記ステップ４２０にて外部入力アドレス
値が書き込み禁止領域先頭アドレス値より同じか大きい
場合、該外部入力アドレスをＲＯＭ１０９より読み出し
た書き込み禁止領域最終アドレスと比較し（ステップ４
２５，４２６）、外部入力アドレス値が大きい場合、上
記ステップ４２１の処理制御に移行し、外部入力データ
をＣＰＵ１０５内のアドレス指定レジスタの指定メモリ
番地に書き込み、一方、前記ステップ４２６にて外部入
力アドレス値が同じか小さい場合、前記ステップ４２
１，４２２，４２３，４２４の書き込み処理を行なわず
割込み処理を終了する（ステップ４２７）。

【００３５】上述した制御により、予めＲＯＭ１０９上
に設定された外部入力書き込み禁止領域を読み出し、外
部入力により指定された書き込みアドレスと比較し、外
部入力書き込み禁止領域に該当する場合、書き込みを禁
止するようにプログラムを構成したことにより、ＲＡＭ
１１０の指定アドレスのデータを保護すると共に、プリ
ンタが異常状態に制御されることを防止できるものであ
る。

【００３６】本第２の実施例は、前記第１の実施例と比
較して、ＲＡＭへの書き込み禁止制御手段をすべてＣＰ
Ｕによるソフト上の制御により構成したので、書き込み
禁止制御のための特別なハードウェアを設ける必要がな
く、安価に構成できる効果がある。又、書き込み禁止領
域もソフト的に変更できるので、開発時におけるフレキ
シビリティが増大し、開発効率が向上する効果がある。

【００３７】尚、本第２の実施例ではＲＯＭより書き込
み禁止領域の先頭アドレス値と最終アドレス値とを読み
込み、外部入力アドレスと比較することにより書き込み
禁止であるか否かの判定をしたが、ＲＯＭ上のアドレス
とＲＡＭ上のアドレスとを対応させ、ＲＯＭ上に指定パ
ラメータのＲＡＭアドレスを格納しておき、間接アドレ
ス指定によりＲＡＭ上に書き込むようにプログラムを構
成し、書き込み禁止アドレスに相当するＲＯＭ上の格納
アドレス設定値をダミーとして設けたアドレスに設定す
ることによっても、書き込みを防止することができる。
前記制御手段により、ＲＡＭのどのアドレスでもランダ
ムに書き込み許可と禁止とを区別することができ、外部
入力パラメータを例えば紙サイズ指定等当該指定用デー
タの種別に特定のアドレスを定めるように構成すれば、
外部入力装置の各プリンタに対する共通化などの標準化
が容易となる効果がある。

【００３８】

【発明の効果】異常説明したように、本発明は、電子写
真プロセスを実行するプロセス実行手段と、前記プロセ
ス実行手段を制御するシーケンスプログラムを記憶する
第１のメモリと、前記プログラムによる前記プロセス実
行手段の制御に使用する情報を書き込み可能な第２のメ
モリと、外部操作により前記第２のメモリのアドレスを
選択する制御手段とを備える画像形成装置において、前
記制御手段により選択されたアドレスが書き込み禁止領
域か否かを判別する判別手段と、前記判別手段により前
記選択されたアドレスが書き込み禁止領域のとき前記第
２のメモリへの書き込みを禁止する書き込み禁止手段と
を有するので、外部操作により、第２のメモリの書き込
み禁止領域に誤った値を書き込むことにより生じ得る外
部装置の誤入力操作によるプリンタの損傷や誤動作等を
防止することが可能となる効果がある。

【図面の簡単な説明】

【図１】本発明に係る画像形成装置の一実施例であるレ
ーザービームプリンタの制御ブロックの概略構成を示す
概略構成図である。

【図２】図１のレーザービームプリンタのシーケンス制
御部の動作を示すタイミングチャートである。

【図３】本発明の第２の実施例であるレーザービームプ
リンタの制御ブロックの概略構成を示す概略構成図であ
る。

【図４】図３のレーザービームプリンタのシーケンス制
御部のＣＰＵの動作を示すフローチャートである。

【図５】図３のレーザービームプリンタのシーケンス制
御部のＣＰＵの動作を示すフローチャートである。

【図６】図３のレーザービームプリンタのシーケンス制
御部のＣＰＵの動作を示すフローチャートである。

【符号の説明】

１０３ 電子写真プロセス部 １０４ 外部装置（外部操作） １０５ ＣＰＵ（制御手段、書き込み禁止手段、判別手
段） １０９ ＲＯＭ（第１のメモリ） １１０ ＲＡＭ（第２のメモリ）

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電子写真プロセスを実行するプロセス実
   行手段と、前記プロセス実行手段を制御するシーケンス
   プログラムを記憶する第１のメモリと、前記プログラム
   による前記プロセス実行手段の制御に使用する情報を書
   き込み可能な第２のメモリと、外部操作により前記第２
   のメモリのアドレスを選択する制御手段とを備える画像
   形成装置において、 前記制御手段により選択されたアドレスが書き込み禁止
   領域か否かを判別する判別手段と、前記判別手段により
   前記選択されたアドレスが書き込み禁止領域のとき前記
   第２のメモリへの書き込みを禁止する書き込み禁止手段
   とを有することを特徴とする画像形成装置。