JPH06237169A - スイッチを内蔵したｐｌｌ周波数シンセサイザ - Google Patents
スイッチを内蔵したｐｌｌ周波数シンセサイザInfo
- Publication number
- JPH06237169A JPH06237169A JP5021180A JP2118093A JPH06237169A JP H06237169 A JPH06237169 A JP H06237169A JP 5021180 A JP5021180 A JP 5021180A JP 2118093 A JP2118093 A JP 2118093A JP H06237169 A JPH06237169 A JP H06237169A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- oscillator
- amplifier
- attenuator
- spst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ＴＤＭＡ方式のデジタル伝送装置に使用され
るスイッチを内蔵したＰＬＬ周波数シンセサイザにおい
て、スイッチ切換時の発振器の周波数変動が小さい、低
スプリアス特性で、Ｃ／Ｎ劣化の小さいスイッチを内蔵
したＰＬＬ周波数シンセサイザを実現すること。 【構成】 発振器１，９、アッテネータ２，４，10，1
2、増幅器３，11、増幅型スイッチ５，13、ＳＰＳＴス
イッチ６，14、ＳＰＤＴスイッチ７により構成し、増幅
型スイッチ５，13をソース接地型ＦＥＴで構成し、かつ
線形動作領域で使用し、アッテネータ２，10を増幅器
３，11の入力に、アッテネータ４，12を出力に接続した
構成とする。
るスイッチを内蔵したＰＬＬ周波数シンセサイザにおい
て、スイッチ切換時の発振器の周波数変動が小さい、低
スプリアス特性で、Ｃ／Ｎ劣化の小さいスイッチを内蔵
したＰＬＬ周波数シンセサイザを実現すること。 【構成】 発振器１，９、アッテネータ２，４，10，1
2、増幅器３，11、増幅型スイッチ５，13、ＳＰＳＴス
イッチ６，14、ＳＰＤＴスイッチ７により構成し、増幅
型スイッチ５，13をソース接地型ＦＥＴで構成し、かつ
線形動作領域で使用し、アッテネータ２，10を増幅器
３，11の入力に、アッテネータ４，12を出力に接続した
構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＴＤＭＡ(Ｔime Ｄivi
sion Ｍultiple Ａccese)方式のデジタル伝送装置の局
部発振器に使用されるスイッチを内蔵したＰＬＬ周波数
シンセサイザに関するものである。
sion Ｍultiple Ａccese)方式のデジタル伝送装置の局
部発振器に使用されるスイッチを内蔵したＰＬＬ周波数
シンセサイザに関するものである。
【０００２】
【従来の技術】図３に一般的なスイッチを内蔵したＰＬ
Ｌ周波数シンサイザの構成の一例を示す。図３におい
て、１，９は発振器、２，10はアッテネータ、３，11は
増幅器、６，14，29，30はＳＰＳＴスイッチ(single端
子スイッチ)、７はＳＰＤＴスイッチ(double端子スイッ
チ)、８はＳＰＤＴスイッチの第１の入力端子、15はＳ
ＰＤＴスイッチの第２の入力端子、16は出力端子、27，
28は切換信号入力端子である。
Ｌ周波数シンサイザの構成の一例を示す。図３におい
て、１，９は発振器、２，10はアッテネータ、３，11は
増幅器、６，14，29，30はＳＰＳＴスイッチ(single端
子スイッチ)、７はＳＰＤＴスイッチ(double端子スイッ
チ)、８はＳＰＤＴスイッチの第１の入力端子、15はＳ
ＰＤＴスイッチの第２の入力端子、16は出力端子、27，
28は切換信号入力端子である。
【０００３】以下にその構成ならびに動作について説明
する。発振器１の出力にはそれぞれアッテネータ２、増
幅器３、ＳＰＳＴスイッチ６，29が接続されており、Ｓ
ＰＳＴスイッチ６の出力はＳＰＤＴスイッチ７の第１の
入力端子８に接続されている。一方、発振器９の出力に
はそれぞれアッテネータ10、増幅器11、ＳＰＳＴスイッ
チ14，30が接続されており、ＳＰＳＴスイッチ14の出力
はＳＰＤＴスイッチ７の第２の入力端子15に接続されて
いる。ここでアッテネータ２はＳＰＳＴスイッチ６，29
のオン／オフ時の発振器の負荷変動を抑えるためのもの
であり、増幅器３はアッテネータ２の減衰量とＳＰＳＴ
スイッチ６，29、ＳＰＤＴスイッチ７の損失を補償する
ものであり、アッテネータ10、増幅器11も同じ働きをす
る。
する。発振器１の出力にはそれぞれアッテネータ２、増
幅器３、ＳＰＳＴスイッチ６，29が接続されており、Ｓ
ＰＳＴスイッチ６の出力はＳＰＤＴスイッチ７の第１の
入力端子８に接続されている。一方、発振器９の出力に
はそれぞれアッテネータ10、増幅器11、ＳＰＳＴスイッ
チ14，30が接続されており、ＳＰＳＴスイッチ14の出力
はＳＰＤＴスイッチ７の第２の入力端子15に接続されて
いる。ここでアッテネータ２はＳＰＳＴスイッチ６，29
のオン／オフ時の発振器の負荷変動を抑えるためのもの
であり、増幅器３はアッテネータ２の減衰量とＳＰＳＴ
スイッチ６，29、ＳＰＤＴスイッチ７の損失を補償する
ものであり、アッテネータ10、増幅器11も同じ働きをす
る。
【０００４】切換信号入力端子27に０Ｖを、切換信号入
力端子28に−５Ｖの切換信号を入力すれば、ＳＰＳＴス
イッチ６，29はオンし、ＳＰＳＴスイッチ14，30はオフ
し、さらにＳＰＤＴスイッチ７は第１の入力端子８を選
択し、出力端子16には発振器１の信号が出力される(発
振器１を選択)。また、切換信号入力端子28に０Ｖを、
切換信号入力端子27に−５Ｖの切換信号を入力すれば、
ＳＰＳＴスイッチ14，30はオンし、ＳＰＳＴスイッチ
６，29はオフし、さらにＳＴＤＴスイッチ７は第２の入
力端子15を選択し、出力端子16には発振器９の信号が出
力される(発振器９を選択)。
力端子28に−５Ｖの切換信号を入力すれば、ＳＰＳＴス
イッチ６，29はオンし、ＳＰＳＴスイッチ14，30はオフ
し、さらにＳＰＤＴスイッチ７は第１の入力端子８を選
択し、出力端子16には発振器１の信号が出力される(発
振器１を選択)。また、切換信号入力端子28に０Ｖを、
切換信号入力端子27に−５Ｖの切換信号を入力すれば、
ＳＰＳＴスイッチ14，30はオンし、ＳＰＳＴスイッチ
６，29はオフし、さらにＳＴＤＴスイッチ７は第２の入
力端子15を選択し、出力端子16には発振器９の信号が出
力される(発振器９を選択)。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、所望の出力レベルを得るためには、アッテ
ネータの値を大きくできないため、ＳＰＳＴスイッチの
オン／オフ時に発振器の周波数が大きく変動する。ＳＰ
ＳＴスイッチの一段当たりのアイソレーションが良くな
いため、非選択の発振器の信号がスプリアス信号として
出力端子に表れる。そのため、このスプリアス信号を低
減するためにはＳＰＳＴスイッチの段数を増やす必要が
あるという問題を有していた。本発明は上記従来の問題
点を解決するもので、スイッチのオン／オフ時に発振器
の周波数変動が少ない、低いスプリアス特性のスイッチ
を内蔵したＰＬＬ周波数シンセサイザを提供することを
目的とするものである。
の構成では、所望の出力レベルを得るためには、アッテ
ネータの値を大きくできないため、ＳＰＳＴスイッチの
オン／オフ時に発振器の周波数が大きく変動する。ＳＰ
ＳＴスイッチの一段当たりのアイソレーションが良くな
いため、非選択の発振器の信号がスプリアス信号として
出力端子に表れる。そのため、このスプリアス信号を低
減するためにはＳＰＳＴスイッチの段数を増やす必要が
あるという問題を有していた。本発明は上記従来の問題
点を解決するもので、スイッチのオン／オフ時に発振器
の周波数変動が少ない、低いスプリアス特性のスイッチ
を内蔵したＰＬＬ周波数シンセサイザを提供することを
目的とするものである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
本発明は、第１の発振器と第２の発振器のどちらか一方
を選択し出力するＰＬＬ周波数シンセサイザにおいて、
前記第１の発振器と、少なくとも１段以上の第１の増幅
器と、少なくとも１段以上の第１の増幅型スイッチと、
少なくとも１段以上の第１のＳＰＳＴスイッチを従属接
続し、前記第１の発振器と前記第１の増幅器の間に少な
くとも１個以上の第１のアッテネータを挿入し、前記第
１の増幅器と前記第１の増幅型スイッチの間に少なくと
も１個以上の第２のテッテネータを挿入し、前記第１の
ＳＰＳＴスイッチの出力をＳＰＤＴスイッチの第１の入
力端子に接続し、前記第２の発振器と、少なくとも１段
以上の第２の増幅器と、少なくとも１段以上の第２の増
幅型スイッチと、少なくとも１段以上の第２のＳＰＳＴ
スイッチを従属接続し、前記第２の発振器と前記第２の
増幅器の間に少なくとも１個以上の第３のアッテネータ
を挿入し、前記第２の増幅器と前記第２の増幅型スイッ
チの間に少なくとも１個以上の第４のアッテネータを挿
入し、前記第２のＳＰＳＴスイッチの出力を前記ＳＰＤ
Ｔスイッチの第２の入力端子に接続し、前記第１，第２
の増幅型スイッチをソース接地高周波ＦＥＴ(Ｆield Ｅ
ffect Ｔransistor)とし、前記第１，第２の増幅器、前
記第１，第２の増幅型スイッチを線形領域で動作させ、
前記第１，第２の増幅器を常時動作状態としたＰＬＬ周
波数シンセサイザとするものである。
本発明は、第１の発振器と第２の発振器のどちらか一方
を選択し出力するＰＬＬ周波数シンセサイザにおいて、
前記第１の発振器と、少なくとも１段以上の第１の増幅
器と、少なくとも１段以上の第１の増幅型スイッチと、
少なくとも１段以上の第１のＳＰＳＴスイッチを従属接
続し、前記第１の発振器と前記第１の増幅器の間に少な
くとも１個以上の第１のアッテネータを挿入し、前記第
１の増幅器と前記第１の増幅型スイッチの間に少なくと
も１個以上の第２のテッテネータを挿入し、前記第１の
ＳＰＳＴスイッチの出力をＳＰＤＴスイッチの第１の入
力端子に接続し、前記第２の発振器と、少なくとも１段
以上の第２の増幅器と、少なくとも１段以上の第２の増
幅型スイッチと、少なくとも１段以上の第２のＳＰＳＴ
スイッチを従属接続し、前記第２の発振器と前記第２の
増幅器の間に少なくとも１個以上の第３のアッテネータ
を挿入し、前記第２の増幅器と前記第２の増幅型スイッ
チの間に少なくとも１個以上の第４のアッテネータを挿
入し、前記第２のＳＰＳＴスイッチの出力を前記ＳＰＤ
Ｔスイッチの第２の入力端子に接続し、前記第１，第２
の増幅型スイッチをソース接地高周波ＦＥＴ(Ｆield Ｅ
ffect Ｔransistor)とし、前記第１，第２の増幅器、前
記第１，第２の増幅型スイッチを線形領域で動作させ、
前記第１，第２の増幅器を常時動作状態としたＰＬＬ周
波数シンセサイザとするものである。
【０００７】
【作用】したがって本発明によると、スイッチのオン／
オフ時に発振器の周波数変動が少ない、低スプリアス特
性のＰＬＬ周波数シンセサイザとすることができる。
オフ時に発振器の周波数変動が少ない、低スプリアス特
性のＰＬＬ周波数シンセサイザとすることができる。
【０００８】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の一実施例におけるス
イッチを内蔵したＰＬＬ周波数シンセサイザの構成を示
す図、図２は発明の一実施例の増幅型スイッチの具体的
な回路を示す図である。図１，２において、１，９は発
振器、２，４，10，12はアッテネータ、３，11は増幅
器、５，13は増幅型スイッチ、６，14はＳＰＳＴスイッ
チ、７はＳＰＤＴスイッチ、８はＳＰＤＴスイッチの第
１の入力端子、15はＳＰＤＴスイッチの第２の入力端
子、16は出力端子、17はデュアルゲートＦＥＴ、18，1
9，20は抵抗、21，27，28は切換信号入力端子、22，2
5，26，31，33はコンデンサ、23，32はチョークコイル
である。
しながら説明する。図１は本発明の一実施例におけるス
イッチを内蔵したＰＬＬ周波数シンセサイザの構成を示
す図、図２は発明の一実施例の増幅型スイッチの具体的
な回路を示す図である。図１，２において、１，９は発
振器、２，４，10，12はアッテネータ、３，11は増幅
器、５，13は増幅型スイッチ、６，14はＳＰＳＴスイッ
チ、７はＳＰＤＴスイッチ、８はＳＰＤＴスイッチの第
１の入力端子、15はＳＰＤＴスイッチの第２の入力端
子、16は出力端子、17はデュアルゲートＦＥＴ、18，1
9，20は抵抗、21，27，28は切換信号入力端子、22，2
5，26，31，33はコンデンサ、23，32はチョークコイル
である。
【０００９】まず図１についてその構成を説明する。発
振器１の出力にはアッテネータ２，増幅器３，アッテネ
ータ４，増幅型スイッチ５，ＳＰＳＴスイッチ６が従属
接続されており、ＳＰＳＴスイッチ６の出力はＳＰＤＴ
スイッチ７の第１の入力端子８に接続されている。ま
た、発振器９の出力にはアッテネータ10，増幅器11，ア
ッテネータ12，増幅型スイッチ13，ＳＰＳＴスイッチ14
が従属接続されており、ＳＰＳＴスイッチ14の出力はＳ
ＰＤＴスイッチ７の第２の入力端子15に接続されてい
る。増幅型スイッチ５，13が直線動作領域で動作し、か
つ所望の出力が得られように増幅型スイッチ５，13と発
振器１，９の間にアッテネータの減衰量を定めている。
さらに、この減衰量をアッテネータ２，10、アッテネー
タ４，12に振り分けている。本実施例ではアッテネータ
２，10，４，12はパイ型で構成し、アッテネータ４，12
に比べてアッテネータ２，10の減衰量を大きくした。
振器１の出力にはアッテネータ２，増幅器３，アッテネ
ータ４，増幅型スイッチ５，ＳＰＳＴスイッチ６が従属
接続されており、ＳＰＳＴスイッチ６の出力はＳＰＤＴ
スイッチ７の第１の入力端子８に接続されている。ま
た、発振器９の出力にはアッテネータ10，増幅器11，ア
ッテネータ12，増幅型スイッチ13，ＳＰＳＴスイッチ14
が従属接続されており、ＳＰＳＴスイッチ14の出力はＳ
ＰＤＴスイッチ７の第２の入力端子15に接続されてい
る。増幅型スイッチ５，13が直線動作領域で動作し、か
つ所望の出力が得られように増幅型スイッチ５，13と発
振器１，９の間にアッテネータの減衰量を定めている。
さらに、この減衰量をアッテネータ２，10、アッテネー
タ４，12に振り分けている。本実施例ではアッテネータ
２，10，４，12はパイ型で構成し、アッテネータ４，12
に比べてアッテネータ２，10の減衰量を大きくした。
【００１０】次に図２について構成と動作を説明する。
デュアルゲートＦＥＴ17のソース端子Ｓを接地し、所望
のドレイン電流が流れるように第１ゲート端子Ｇ１には
抵抗18，抵抗19で分圧された負電圧を加えている。第２
ゲート端子Ｇ２は抵抗20を介して切換信号入力端子21に
接続されている。第２ゲート端子Ｇ２と抵抗20の間には
一端が接地されたコンデンサ22が接続されている。ドレ
イ端子Ｄはチョークコイル23を介して正電圧端子24に接
続されている。チョークコイル23と正電圧端子24の間に
一端が接地されたコンデンサ25が接続されている。ＲＦ
信号はコンデンサ26を介して第１ゲート端子Ｇ１に入力
され、ドレイン端子Ｄより出力される。
デュアルゲートＦＥＴ17のソース端子Ｓを接地し、所望
のドレイン電流が流れるように第１ゲート端子Ｇ１には
抵抗18，抵抗19で分圧された負電圧を加えている。第２
ゲート端子Ｇ２は抵抗20を介して切換信号入力端子21に
接続されている。第２ゲート端子Ｇ２と抵抗20の間には
一端が接地されたコンデンサ22が接続されている。ドレ
イ端子Ｄはチョークコイル23を介して正電圧端子24に接
続されている。チョークコイル23と正電圧端子24の間に
一端が接地されたコンデンサ25が接続されている。ＲＦ
信号はコンデンサ26を介して第１ゲート端子Ｇ１に入力
され、ドレイン端子Ｄより出力される。
【００１１】切換信号入力端子21の切換信号として０Ｖ
を加えるデュアルゲートＦＥＴ17は通常の増幅動作をす
る。次に切換信号入力端子21にピンチオフ電圧よりも負
側の電圧(本実施例では−５Ｖ)を切換信号として加える
とデュアルゲートＦＥＴ17はピンチオフし、増幅動作を
しない。すなわち、通常動作時の利得とピンチオフした
ときのロスの和が、この増幅型スイッチのアイソレーシ
ョンとなる。ここで、抵抗20とコンデンサ22より構成さ
れるローパスフィルタはＲＦ(低周波)信号を阻止するも
のである。抵抗20の抵抗値Ｒ、コンデンサ22の容量値Ｃ
は切換信号の周期よりも十分小さな時定数Ｔ(Ｔ＝Ｒ・
Ｃ)となるように設定している。
を加えるデュアルゲートＦＥＴ17は通常の増幅動作をす
る。次に切換信号入力端子21にピンチオフ電圧よりも負
側の電圧(本実施例では−５Ｖ)を切換信号として加える
とデュアルゲートＦＥＴ17はピンチオフし、増幅動作を
しない。すなわち、通常動作時の利得とピンチオフした
ときのロスの和が、この増幅型スイッチのアイソレーシ
ョンとなる。ここで、抵抗20とコンデンサ22より構成さ
れるローパスフィルタはＲＦ(低周波)信号を阻止するも
のである。抵抗20の抵抗値Ｒ、コンデンサ22の容量値Ｃ
は切換信号の周期よりも十分小さな時定数Ｔ(Ｔ＝Ｒ・
Ｃ)となるように設定している。
【００１２】次に図１の動作について説明する。本実施
例では、ＳＰＳＴスイッチ６，14はＧaＡs ＭＭＩＣで
あり、端子Ａに０Ｖ、端子Ｂに−５Ｖの信号を加えると
オンし、端子Ａに−５Ｖ、端子Ｂに０Ｖの信号を加える
とＯＦＦする。ＳＰＤＴスイッチ７はＧaＡs ＭＭＩＣ
であり、端子Ｃに０Ｖ、端子Ｄに−５Ｖの信号を加える
と第１の入力端子８を選択し、端子Ｃに−５Ｖ、端子Ｄ
に０Ｖの信号を加えると第２の入力端子15を選択する。
すなわち、切換信号入力端子27に切換信号(1)として０
Ｖを切換信号入力端子28に切換信号(2)として−５Ｖを
加えると、増幅型スイッチ５は上記説明より、通常の増
幅動作を行い、増幅型スイッチ13は増幅動作を停止す
る。ＳＰＳＴスイッチ６はオン、ＳＰＳＴスイッチ14は
オフし、ＳＰＤＴスイッチは第１の入力端子８を選択
し、出力端子16には発振器１の出力がでる(発振器１を
選択)。また、切換信号入力端子27の切換信号(1)として
−５Ｖを切換信号入力端子28に切換信号(2)として０Ｖ
を加えた場合は、増幅型スイッチ５，13、ＳＰＳＴスイ
ッチ６，14、ＳＰＤＴスイッチ７は上記説明と逆の動作
をし、出力端子16には発振器９の出力がでる(発振器９
を選択)。また、本実施例では発振器１，９、増幅器
３，11は常時動作させている。
例では、ＳＰＳＴスイッチ６，14はＧaＡs ＭＭＩＣで
あり、端子Ａに０Ｖ、端子Ｂに−５Ｖの信号を加えると
オンし、端子Ａに−５Ｖ、端子Ｂに０Ｖの信号を加える
とＯＦＦする。ＳＰＤＴスイッチ７はＧaＡs ＭＭＩＣ
であり、端子Ｃに０Ｖ、端子Ｄに−５Ｖの信号を加える
と第１の入力端子８を選択し、端子Ｃに−５Ｖ、端子Ｄ
に０Ｖの信号を加えると第２の入力端子15を選択する。
すなわち、切換信号入力端子27に切換信号(1)として０
Ｖを切換信号入力端子28に切換信号(2)として−５Ｖを
加えると、増幅型スイッチ５は上記説明より、通常の増
幅動作を行い、増幅型スイッチ13は増幅動作を停止す
る。ＳＰＳＴスイッチ６はオン、ＳＰＳＴスイッチ14は
オフし、ＳＰＤＴスイッチは第１の入力端子８を選択
し、出力端子16には発振器１の出力がでる(発振器１を
選択)。また、切換信号入力端子27の切換信号(1)として
−５Ｖを切換信号入力端子28に切換信号(2)として０Ｖ
を加えた場合は、増幅型スイッチ５，13、ＳＰＳＴスイ
ッチ６，14、ＳＰＤＴスイッチ７は上記説明と逆の動作
をし、出力端子16には発振器９の出力がでる(発振器９
を選択)。また、本実施例では発振器１，９、増幅器
３，11は常時動作させている。
【００１３】以上本実施例では、増幅型スイッチを用い
ているため後段のＳＰＳＴスイッチ、ＳＰＤＴスイッチ
の損失を補償でき、増幅型スイッチと発振器間のアッテ
ネータの減衰量を大きくできる。その結果、増幅型スイ
ッチのオン／オフ時の発振器の周波数変動を小さくでき
る。増幅型スイッチを飽和領域でなく直線領域で動作さ
せ、所望の出力を得るために必要な増幅型スイッチと発
振器間のアッテネータの減衰量を増幅器の前に集中させ
ることなく、増幅器の前後に振り分けている。その結
果、アッテネータ２，10によるＣ／Ｎ(Ｃarrier to Ｎo
ise)の劣化を小さくできる。
ているため後段のＳＰＳＴスイッチ、ＳＰＤＴスイッチ
の損失を補償でき、増幅型スイッチと発振器間のアッテ
ネータの減衰量を大きくできる。その結果、増幅型スイ
ッチのオン／オフ時の発振器の周波数変動を小さくでき
る。増幅型スイッチを飽和領域でなく直線領域で動作さ
せ、所望の出力を得るために必要な増幅型スイッチと発
振器間のアッテネータの減衰量を増幅器の前に集中させ
ることなく、増幅器の前後に振り分けている。その結
果、アッテネータ２，10によるＣ／Ｎ(Ｃarrier to Ｎo
ise)の劣化を小さくできる。
【００１４】アッテネータをパイ型で構成しているため
にＴ型に比べて大きな減衰量が得られるため、アッテネ
ータ４，12の減衰量に比べてアッテネータ２，10の減衰
量を大きくでき、増幅量３，11と発振器１，９間のアイ
ソレーションが大きくできる。その結果、増幅型スイッ
チ５，13のオン／オフ時の発振器の周波数変動を小さく
できる。また、増幅型スイッチの線形動作領域で動作さ
せているため、アイソレーションを大きくできる。な
お、本実施例では増幅型スイッチをデュアルゲートＦＥ
Ｔで構成しているが、シングルゲートＦＥＴで構成して
も同じ効果が得られることは言うまでもない。
にＴ型に比べて大きな減衰量が得られるため、アッテネ
ータ４，12の減衰量に比べてアッテネータ２，10の減衰
量を大きくでき、増幅量３，11と発振器１，９間のアイ
ソレーションが大きくできる。その結果、増幅型スイッ
チ５，13のオン／オフ時の発振器の周波数変動を小さく
できる。また、増幅型スイッチの線形動作領域で動作さ
せているため、アイソレーションを大きくできる。な
お、本実施例では増幅型スイッチをデュアルゲートＦＥ
Ｔで構成しているが、シングルゲートＦＥＴで構成して
も同じ効果が得られることは言うまでもない。
【００１５】
【発明の効果】以上のように本発明は、増幅型スイッチ
を用いたため、発振器と増幅型スイッチ間のアイソレー
ションを大きくすることができる。その結果、増幅型ス
イッチのオン／オフ時の発振器の周波数変動を小さくで
きる。また、増幅型スイッチの線形動作領域で使用して
いるため、アイソレーションを大きくできる。その結
果、ＰＬＬ周波数シンセサイザの出力端でのスプリアス
信号レベルを低くできる。アッテネータを増幅器の前後
に配置したため、Ｃ／Ｎの劣化の少ないＰＬＬ周波数シ
ンセサイザとなる。
を用いたため、発振器と増幅型スイッチ間のアイソレー
ションを大きくすることができる。その結果、増幅型ス
イッチのオン／オフ時の発振器の周波数変動を小さくで
きる。また、増幅型スイッチの線形動作領域で使用して
いるため、アイソレーションを大きくできる。その結
果、ＰＬＬ周波数シンセサイザの出力端でのスプリアス
信号レベルを低くできる。アッテネータを増幅器の前後
に配置したため、Ｃ／Ｎの劣化の少ないＰＬＬ周波数シ
ンセサイザとなる。
【図１】本発明の一実施例におけるスイッチを内蔵した
ＰＬＬ周波数シンセサイザの構成を示す図である。
ＰＬＬ周波数シンセサイザの構成を示す図である。
【図２】本発明の一実施例による増幅型スイッチの具体
的な回路図である。
的な回路図である。
【図３】従来のスイッチを内蔵したＰＬＬ周波数シンセ
サイザの構成を示す図である。
サイザの構成を示す図である。
１，９…発振器、 ２，４，10，12…アッテネータ、
３，11…増幅器、 ５，13…増幅型スイッチ、 ６，1
4，29，30…ＳＰＳＴスイッチ、 ７…ＳＰＤＴスイッ
チ、 ８…ＳＰＤＴスイッチの第１の入力端子、 15…
ＳＰＤＴスイッチの第２の入力端子、 16…出力端子、
17…デュアルゲートＦＥＴ、 18，19，20…抵抗、
21，27，28…切換信号入力端子、 22，25，26，31，33
…コンデンサ、 23，32…チョークコイル。
３，11…増幅器、 ５，13…増幅型スイッチ、 ６，1
4，29，30…ＳＰＳＴスイッチ、 ７…ＳＰＤＴスイッ
チ、 ８…ＳＰＤＴスイッチの第１の入力端子、 15…
ＳＰＤＴスイッチの第２の入力端子、 16…出力端子、
17…デュアルゲートＦＥＴ、 18，19，20…抵抗、
21，27，28…切換信号入力端子、 22，25，26，31，33
…コンデンサ、 23，32…チョークコイル。
Claims (1)
- 【請求項１】 第１の発振器と第２の発振器のどちらか
一方を選択し出力するＰＬＬ(Ｐhase Ｌock Ｌoop)周波
数シンセサイザにおいて、前記第１の発振器と、少なく
とも１段以上の第１の増幅器と、少なくとも１段以上の
第１の増幅型スイッチと、少なくとも１段以上の第１の
ＳＰＳＴ(single端子)スイッチを従属接続し、前記第１
の発振器と前記第１の増幅器の間に少なくとも１個以上
の第１のアッテネータを挿入し、前記第１の増幅器と前
記第１の増幅型スイッチの間に少なくとも１個以上の第
２のアッテネータを挿入し、前記第１のＳＰＳＴスイッ
チの出力をＳＰＤＴ(double端子)スイッチの第１の入力
端子に接続し、 前記第２の発振器と、少なくとも１段以上の第２の増幅
器と、少なくとも１段以上の第２の増幅型スイッチと、
少なくとも１段以上の第２のＳＰＳＴスイッチを従属接
続し、前記第２の発振器と前記第２の増幅器の間に少な
くとも１個以上の第３のアッテネータを挿入し、前記第
２の増幅器と前記第２の増幅型スイッチの間に少なくと
も１個以上の第４のアッテネータを挿入し、前記第２の
ＳＰＳＴスイッチの出力を前記ＳＰＤＴスイッチの第２
の入力端子に接続し、かつ、前記第１，第２の増幅型ス
イッチをソース接地高周波ＦＥＴで構成し、前記第１，
第２の増幅型スイッチを線形動作領域で動作させ、前記
第１，第２の増幅器を常時動作状態としたことを特徴と
するスイッチを内蔵したＰＬＬ周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021180A JPH06237169A (ja) | 1993-02-09 | 1993-02-09 | スイッチを内蔵したｐｌｌ周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021180A JPH06237169A (ja) | 1993-02-09 | 1993-02-09 | スイッチを内蔵したｐｌｌ周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06237169A true JPH06237169A (ja) | 1994-08-23 |
Family
ID=12047745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5021180A Pending JPH06237169A (ja) | 1993-02-09 | 1993-02-09 | スイッチを内蔵したｐｌｌ周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06237169A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100375403C (zh) * | 2005-01-26 | 2008-03-12 | 中兴通讯股份有限公司 | 一种同频无线通讯系统板间本振复用备份的装置 |
| CN104637456A (zh) * | 2013-11-08 | 2015-05-20 | 瑞鼎科技股份有限公司 | 应用于液晶显示装置的模拟数据传送器及其运作方法 |
-
1993
- 1993-02-09 JP JP5021180A patent/JPH06237169A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100375403C (zh) * | 2005-01-26 | 2008-03-12 | 中兴通讯股份有限公司 | 一种同频无线通讯系统板间本振复用备份的装置 |
| CN104637456A (zh) * | 2013-11-08 | 2015-05-20 | 瑞鼎科技股份有限公司 | 应用于液晶显示装置的模拟数据传送器及其运作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6215355B1 (en) | Constant impedance for switchable amplifier with power control | |
| EP1149467B1 (en) | Amplifier | |
| JPH0730343A (ja) | 分布型増幅器及び双方向増幅器 | |
| JPH06112767A (ja) | スイッチされる低損失減衰器 | |
| JP4405113B2 (ja) | 利得可変増幅回路 | |
| US5072199A (en) | Broadband N-way active power splitter | |
| KR20060044106A (ko) | 가변 이득 증폭기 | |
| ZA200808593B (en) | Matrix Balun | |
| US7408411B2 (en) | High linearity programmable gain amplifier using switch | |
| US6400933B1 (en) | Amplifier | |
| JPH06237169A (ja) | スイッチを内蔵したｐｌｌ周波数シンセサイザ | |
| RU2181928C2 (ru) | Коммутатор с высокой развязкой | |
| JP7148056B2 (ja) | 利得可変型増幅器 | |
| JP3283968B2 (ja) | 伝送線路スイッチ | |
| US6188284B1 (en) | Distributed gain line driver amplifier including improved linearity | |
| JPH0758563A (ja) | ステップ減衰器 | |
| JP2002335138A (ja) | 利得切換付き増幅器デバイス | |
| JPH09266427A (ja) | 多段増幅器 | |
| US5339458A (en) | Frequency converter unit for use in a high-frequency receiver | |
| JP2701572B2 (ja) | 低雑音増幅器 | |
| JP3108712U (ja) | 可変利得増幅回路 | |
| JP2002026678A (ja) | 抵抗ラダー式電子ボリューム | |
| JP3280788B2 (ja) | 利得制御増幅回路 | |
| JPS59146229A (ja) | チユ−ナ装置 | |
| JPH0590935A (ja) | Ｆｅｔスイツチ装置 |