JPH06232629A - 可変周波数発振回路及び可変遅延回路 - Google Patents

Abstract

(57)【要約】 【目的】 周波数の可変範囲が広くとれ、回路組み立て
後に周波数可変範囲の微調整が不要な可変周波数発振回
路を得る。 【構成】 反転増幅器１の入出力間に水晶振動子４と負
荷容量７ａ，７ｂで構成された正帰還ループを設ける。
水晶振動子４と反転増幅器１との間に可変遅延回路１２
を挿入する。周波数制御端子５に入力される制御信号に
よって可変遅延回路１２における信号の遅延時間を制御
する。 【効果】 可変遅延回路１２での遅延時間を変化させ、
反転増幅器１へ帰還する信号の位相を変えて発振周波数
を制御するので、発振周波数の変化範囲が広くなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、外部からの制御信号
に応じて発振周波数を変えることのできる可変周波数発
振回路に関し、特に可変周波数範囲の広帯域化及びそれ
に用いられる可変遅延回路に関するものである。

【０００２】

【従来の技術】図６は従来の可変周波数発振回路の構成
を示す回路図である。図において、１はインバータ２ａ
とインバータ２ａの入出力端間に接続された帰還抵抗３
とで構成された反転増幅器、２ｂは反転増幅器１の出力
端であるインバータ２ａの出力端に入力端を接続し信号
出力端子６に出力端を接続し信号出力端子６に接続され
る負荷を駆動するバッファとして働くインバータ、４は
反転増幅器１の入出力端間に接続された水晶振動子、７
ｃは一方端を反転増幅器１の出力端に接続し他方端を接
地電位点８に接続した容量可変の負荷容量、１０は反転
増幅器１の入力端と接地電位点８との間に直列に配設さ
れアノード電極を接地電位点８に接続されたバリキャッ
プ、１１は一方端をバリキャップ１０のカソード電極に
接続し他方端を反転増幅器１の入力端に接続したコンデ
ンサである。また、周波数制御端子５は制限抵抗９を介
してバリキャップ１０のカソード電極に接続されてい
る。

【０００３】次に動作について説明する。信号出力端子
６から出力される出力信号の周波数、すなわちこの可変
周波数発振回路の発振周波数ｆ₀ は、入力した信号の極
性を反転して増幅する反転増幅器１に接続された水晶振
動子４、負荷容量７ｃ、バリキャップ１０及びコンデン
サ１１によって決定される。

【０００４】この可変周波数発振回路の発振周波数ｆ₀
を変化させる場合、バリキャップ１０あるいは負荷容量
７ｃの容量を変化させる。ただし、一般的に負荷容量７
ｃは所要の周波数変化範囲を確保するための微調整用に
用いられ、反転増幅器１の入力側に接続されたバリキャ
ップ１０を用いて発振周波数を変化させる。そのために
は、周波数制御端子５に電位を与えることによりバリキ
ャップ１０の容量を変化させる。

【０００５】一般に、バリキャップは逆方向電圧を与え
て使用する。周波数制御端子５に印加する電位に対し、
バリキャップ１０の端子間容量は、図７に示すように周
波数制御端子５に印加する電位を大きくすると小さくな
る特性を有する。

【０００６】一般に、バリキャップの容量変化と発振周
波数の関係、つまり、バリキャップの容量が小さい時に
発振周波数が高くなるか、あるいは低くなるかの違い
は、発振回路の構成によって異なる。図６に示す可変周
波数発振回路では、図８に示すように、周波数制御端子
５に与える電位が高くなれば、バリキャップ１０の容量
が小さくなり、発振周波数ｆ₀ は高くなる。

【０００７】

【発明が解決しようとする課題】従来の可変周波数発振
回路は以上のように構成されているので、発振回路のバ
リキャップ１０の容量を変化させて発振周波数を変化さ
せる方式のため、発振周波数の可変範囲が狭くなり、部
品の容量のばらつきや水晶振動子のばらつきによって個
々の可変周波数発振回路毎に発振周波数が異なることか
ら、所要の周波数変化範囲を確保することが難しく、回
路接続後に負荷容量７ｃの容量を変えてフリーラン周波
数の微調整が必要であるという問題点があった。また、
可変周波数発振回路を集積回路化する場合、反転増幅器
１とインバータ２ｂ以外の水晶振動子４、負荷容量７
ｃ、バリキャップ１０、制限抵抗９及びコンデンサ１１
は集積回路内部に取り込めないため、外付部品が多くな
ってしまうなどの問題点があった。

【０００８】この発明は上記のような問題点を解決する
ためになされたもので、周波数可変範囲を広くすること
でフリーラン周波数の微調整を不要とするとともに、集
積回路化した場合に、外付け部品を削減することができ
る可変周波数発振回路を得ることを目的とする。

【０００９】

【課題を解決するための手段】第１の発明に係る可変周
波数発振回路は、入力端と出力端とを有し、入力端より
入力した入力信号の極性を反転して増幅する反転増幅器
と、前記反転増幅器の前記出力端に接続した一方端と、
他方端とを有し、所定の共振周波数の範囲を持つ共振手
段と、前記共振手段の前記他方端に接続した入力端と、
前記反転増幅器の前記入力端に接続した出力端とを有
し、外部から入力される制御信号に応じて自己の前記入
出力端間の信号伝搬時間を変化させることのできる可変
遅延回路とを備えて構成されている。

【００１０】第２の発明に係る可変遅延回路は、入力端
及び出力端と、前記入力端と前記出力端との間に配設さ
れた少なくとも一つのインバータを備え、前記インバー
タは、ゲート電極及びドレイン電極をそれぞれ共通に接
続し、ソース電極をそれぞれ第１及び第２の電源に接続
したＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯ
Ｓトランジスタを有し、前記インバータは前記Ｐチャネ
ルＭＯＳトランジスタまたは前記ＮチャネルＭＯＳトラ
ンジスタのうちの少なくとも一方のバックゲート電位を
外部から入力される制御信号に応じて可変としたことを
特徴とする。

【００１１】

【作用】第１の発明における可変遅延回路は、共振手段
の他方端に出力された信号に付加する遅延時間を変える
ことによって反転増幅回路に帰還する信号の位相を外部
から入力される制御信号に応じて任意に制御することが
でき、発振周波数の可変範囲を共振手段の持つ共振周波
数の範囲全体に渡って広げることができる。また、可変
遅延回路をトランジスタのみで構成することができ、集
積回路化する際に外付け部品の部品点数を削減すること
ができる。

【００１２】第２の発明におけるインバータは、バック
ゲート電位を外部から入力される制御信号に応じて変え
ることにより遅延時間を制御することができる。

【００１３】

【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による可変周波数発振
回路の構成を示す回路図である。図１において、１はイ
ンバータ２ａとインバータ２ａの入出力端間に接続され
た帰還抵抗３とで構成された反転増幅器、２ｂは反転増
幅器１の出力端に入力端を接続し信号出力端子６に出力
端を接続したインバータ、４は反転増幅器１の出力端に
一方端を接続した水晶振動子、７ａは一方端を反転増幅
器１の出力端に接続し他方端を接地電位点８に接続した
負荷容量、７ｂは一方端を水晶振動子４の他方端に接続
し他方端を接地電位点８に接続した負荷容量、１２は入
力端子１３を水晶振動子４の他方端に接続し出力端子１
４を反転増幅器１の入力端に接続した可変遅延回路であ
る。可変遅延回路１２には周波数制御端子５から遅延時
間を制御するための電位が与えられる。

【００１４】次に、図１に示した可変周波数発振回路の
動作について説明する。一般に、増幅器に対して正帰還
をかけることにより発振するが、発振器として使用する
場合、特定の周波数で発振させるのが常である。図１に
示した可変周波数発振回路は、特定の発振周波数ｆ₀ で
発振するように、つまりその特定の周波数で所定の条件
を満たして正帰還がかかるようにある特定の共振周波数
を持った水晶振動子４と負荷容量７ａ，７ｂを接続して
いる。

【００１５】正帰還のループ全体として見た場合、反転
増幅器１に入力される信号と、その信号が反転増幅器１
で増幅して出力され、水晶振動子４と負荷容量７ａ，７
ｂを有するループを通って再び反転増幅器１の入力端に
入力される信号との位相差が０度であり、かつその周波
数でのループゲインが１より大きければ、その周波数で
発振する。

【００１６】ループゲインが１より大きくなる周波数範
囲Ｒ₀ は水晶振動子４等の特性で決まる。正帰還のルー
プ中に可変遅延回路１２を挿入し、水晶振動子４と負荷
容量７ａ，７ｂで決まる信号の位相の回転に更に信号の
遅延時間を加えることにより、反転増幅器１の入力端に
帰還する信号の位相を任意に変化させることによって、
周波数範囲Ｒ₀ で発振周波数を任意に制御することがで
きる。ここで、可変遅延回路１２における遅延時間の制
御は、周波数制御端子５に印加する信号によって行う。

【００１７】次に、図１に示した可変周波数発振回路に
用いられる可変遅延回路の第１の態様を図２に示す。図
２において、１３は入力端子、１４は出力端子、１５は
接地電位点８よりも高い電源電位を与える電源電位点、
Ｑ１はゲート電極を入力端子１３に接続しソース電極を
電源電位点１５に接続し基板を遅延制御端子１６に接続
しバックゲート電位を外部からの印加電圧で可変のＰチ
ャネルＭＯＳトランジスタ、Ｑ２はゲート電極を入力端
子１３に接続しソース電極を接地電位点８に接続しドレ
イン電極をＰチャネルＭＯＳトランジスタＱ１のドレイ
ン電極に接続しＰチャネルＭＯＳトランジスタＱ１とと
もにインバータ１７を構成しているＮチャネルＭＯＳト
ランジスタ、Ｑ３はゲート電極をＰチャネルＭＯＳトラ
ンジスタＱ１のドレイン電極に接続しソース電極を電源
電位点１５に接続し基板を遅延制御端子１６に接続しバ
ックゲート電位を外部からの印加電圧で可変のＰチャネ
ルＭＯＳトランジスタ、Ｑ４はゲート電極をＮチャネル
ＭＯＳトランジスタＱ２のドレイン電極に接続しソース
電極を接地電位点８に接続しドレイン電極をＰチャネル
ＭＯＳトランジスタＱ３のドレイン電極及び出力端子１
４に接続しＰチャネルＭＯＳトランジスタＱ３とともに
インバータ１８を構成しているＮチャネルＭＯＳトラン
ジスタである。

【００１８】入力端子１３と出力端子１４の間にインバ
ータ１７，１８が直列に接続された構成であり、図２に
示す可変遅延回路は通常のＣＭＯＳバッファと同じ動作
をする。入力端子１３から入力した信号はＣＭＯＳイン
バータ２段分の遅延を伴って出力端子１４から出力され
る。ここでインバータ１７，１８を直列に２段接続した
のは非反転のバッファとして使用するためである。そし
て、各インバータ１７，１８での遅延時間を制御するた
めにＰチャネルＭＯＳトランジスタＱ１，Ｑ３の基板を
遅延制御端子１６に接続しバックゲート電位を制御して
おり、遅延制御端子１６の電位を高くすると遅延時間が
小さくなる。ただし、通常、バックゲート電位は電源電
位を上限とする。逆に、遅延制御端子１６の電位を下げ
ることにより遅延時間が大きくなる。

【００１９】そして、図２に示した可変遅延回路を図１
に示した可変周波数発振回路に用いる場合、図２に示し
た可変遅延回路の入力端子１３を水晶振動子４の他方端
に接続し出力端子１４を反転増幅器１の入力端に接続し
遅延制御端子１６を周波数制御端子５に接続して外部か
ら可変遅延回路の遅延時間を制御する。図２に示した可
変遅延回路はＭＯＳトランジスタのみで構成でき、図１
に示した可変周波数発振回路の集積回路化が容易にな
る。また図２に示した可変遅延回路は比較点簡単な構成
で精度の良い、そして制御の容易な可変遅延回路となっ
ている。

【００２０】なお、図２において、可変遅延回路の第１
の態様として入出力端子１３，１４間に直列に接続され
たインバータ１７，１８のＰチャネルＭＯＳトランジス
タＱ１，Ｑ３のバックゲート電位を制御することにより
遅延時間を可変とする例を示したが、ＮチャネルＭＯＳ
トランジスタＱ２，Ｑ４のバックゲート電位を制御して
もよく、またＰチャネルＭＯＳトランジスタＱ１，Ｑ３
及びＮチャネルＭＯＳトランジスタＱ２，Ｑ４のバック
ゲート電位を制御してもよく、またＰチャネルＭＯＳト
ランジスタＱ１，Ｑ３のいづれか一方でもよく、いずれ
の場合も遅延制御回路の遅延時間を制御でき、上記実施
例と同様の効果を奏する。

【００２１】次に、図１に示した可変周波数発振回路に
用いられる可変遅延回路の第２の態様を図３に示す。図
３において、１３は入力端子、１４は出力端子、Ｑ５は
ゲート電極を入力端子１３に接続しソース電極を遅延制
御端子１６に接続したＰチャネルＭＯＳトランジスタ、
Ｑ６はゲート電極を入力端子１３に接続しソース電極を
接地電位点８に接続しドレイン電極をＰチャネルＭＯＳ
トランジスタＱ５のドレイン電極に接続しＰチャネルＭ
ＯＳトランジスタＱ５とともにインバータ１９を構成し
ているＮチャネルＭＯＳトランジスタ、Ｑ７はゲート電
極をＰチャネルＭＯＳトランジスタＱ５のドレイン電極
に接続しソース電極を遅延制御端子１６に接続しドレイ
ン電極を出力端子１４に接続したＰチャネルＭＯＳトラ
ンジスタ、Ｑ８はゲート電極をＮチャネルＭＯＳトラン
ジスタＱ６のドレイン電極に接続しソース電極を接地電
位点８に接続しドレイン電極をＰチャネルＭＯＳトラン
ジスタＱ７のドレイン電極に接続しＰチャネルＭＯＳト
ランジスタＱ７とともにインバータ２０を構成している
ＮチャネルＭＯＳトランジスタである。

【００２２】入力端子１３と出力端子１４の間にインバ
ータ１９，２０が直列に接続された構成であり、図３に
示す可変遅延回路は通常のＣＭＯＳバッファと同じ動作
をする。入力端子１３から入力した信号はＣＭＯＳイン
バータ２段分の遅延を伴って出力端子１４から出力され
る。ここで、インバータ１９，２０を直列に２段接続し
たのは非反転のバッファとして使用するためである。

【００２３】ＣＭＯＳバッファを使用して遅延時間を制
御する手段の一つとして、電源電位を制御する手段を示
したものである。ＣＭＯＳバッファの電源端子に相当す
る遅延制御端子１６の電位を高くすると遅延時間が小さ
くなり、電位を低くすると遅延時間が大きくなる。

【００２４】そして、図３に示した可変遅延回路を図１
に示した可変周波数発振回路に用いる場合、入力端子１
３、出力端子１４及び遅延制御端子１６の接続は、図２
に示した可変遅延回路の接続と同様に行う。可変遅延回
路での遅延を制御するために周波数制御端子５に入力す
る電位はインバータ１９，２０の電源電位である。

【００２５】次に、図１に示した可変周波数発振回路に
用いられる可変遅延回路の第３の態様を図４に示す。図
４において、１３は入力端子、１４は出力端子、１５は
接地電位点８よりも高い電源電位を与える電源電位点、
Ｑ９はゲート電極を入力端子１３に接続しソース電極を
電源電位点１５に接続したＰチャネルＭＯＳトランジス
タ、２１は一方端をＰチャネルＭＯＳトランジスタＱ９
のドレイン電極に接続し他方端を接地電位点８に接続し
遅延制御端子１６から制御信号を入力してこの制御信号
によって電流値が制御される可変電流源、Ｑ１０はゲー
ト電極をＰチャネルＭＯＳトランジスタＱ９のドレイン
電極に接続しソース電極を電源電位点１５に接続しドレ
イン電極を出力端子１４に接続したＰチャネルＭＯＳト
ランジスタ、Ｑ１１はゲート電極をＰチャネルＭＯＳト
ランジスタＱ９のドレイン電極に接続しソース電極を電
源電位点１５に接続しドレイン電極をＰチャネルＭＯＳ
トランジスタＱ１０のドレイン電極に接続してＰチャネ
ルＭＯＳトランジスタＱ１０とともにインバータ２２を
構成しているＮチャネルＭＯＳトランジスタである。

【００２６】図４に示す可変遅延回路は、可変電流源１
７の電流値を遅延制御端子１６から制御することで、Ｐ
チャネルＭＯＳトランジスタＱ９がオンオフ動作を行う
ことによって、ＰチャネルＭＯＳトランジスタＱ１０及
びＮチャネルＭＯＳトランジスタＱ１１のゲート電極へ
供給あるいは引き抜かれる電流値を変化させ、入力端子
１４と出力端子１５間の遅延時間を変えることができ
る。可変電流源２１の電流を多くすれば遅延時間は小さ
くなり、可変電流源２１の電流を少なくすれば遅延時間
は大きくなる。

【００２７】そして、図４に示した可変遅延回路を図１
に示した可変周波数発振回路に用いる場合、入力端子１
３、出力端子１４及び遅延制御端子１６の接続は、図２
に示した可変遅延回路の接続と同様に行う。可変遅延回
路での遅延を制御するために周波数制御端子５に入力す
る信号は可変電流源の電流値を制御する制御信号であ
る。

【００２８】次に、図１に示した可変周波数発振回路に
用いられる可変遅延回路の第４の態様を図５に示す。図
５において、１３は入力端子、１４は出力端子、Ｑ１２
はゲート電極を接地電位点８に接続し入力端子１３にソ
ース電極を接続しドレイン電極を出力端子１４に接続し
基板を遅延制御端子１６に接続しバックゲート電位を外
部からの印加電圧で可変のＰチャネルＭＯＳトランジス
タ、２３は一方端を出力端子１４に接続し他方端を接地
電位点８に接続したコンデンサである。

【００２９】図５に示す可変遅延回路は１つの容量Ｃと
１つの抵抗Ｒとによる積分回路と同じ動作をする。Ｐチ
ャネルＭＯＳトランジスタＱ１２はバックゲート電位を
制御し可変抵抗として使用しており、遅延制御端子１６
の電位を高くすればＰチャネルＭＯＳトランジスタＱ１
２のソース・ドレイン間の抵抗値が低くなって遅延時間
が小さくなり、逆に遅延制御端子１６の電位を低くすれ
ばソース・ドレイン間の抵抗値が高くなって遅延時間は
増大する。

【００３０】そして、図５に示した可変遅延回路を図１
に示した可変周波数発振回路に用いる場合、入力端子１
３、出力端子１４及び遅延制御端子１６の接続は、図２
に示した可変遅延回路の接続と同様に行う。可変遅延回
路での遅延を制御するために周波数制御端子５に入力す
る電位はＰチャネルＭＯＳトランジスタＱ１２のバック
ゲート電位を与える電位である。

【００３１】図２乃至図５に示された可変遅延回路を組
み込んだ可変周波数発振回路を集積回路化する場合、水
晶振動子４と負荷容量７ａ，７ｂが外付け部品となり、
その他の部品は集積回路内部に取り込むことができる。

【００３２】なお、上記実施例では反転増幅器としてイ
ンバータ２ａと帰還抵抗３とで構成した反転増幅器１を
用いたが、他の反転増幅器を用いてもよく、上記実施例
と同様の効果を奏する。

【００３３】また、可変周波数発振回路に用いる共振素
子として水晶振動子４を用いたが、セラミック振動子や
他の共振素子、あるいは共振回路を用いてもよく、上記
実施例と同様の効果を奏する。

【００３４】

【発明の効果】以上のように、請求項１記載の可変周波
数発振回路によれば、共振手段の他方端に接続した入力
端と、反転増幅器の入力端に接続した出力端とを有し、
外部から入力される制御信号に応じて自己の入出力端間
の信号伝搬時間を変化させることのできる可変遅延回路
を備えて構成されているので、共振手段の他方端から出
力され、反転増幅器の入力端に入力される信号の位相を
任意に制御して発振周波数の変化範囲を共振手段の有す
る共振周波数範囲まで任意に広げることができ、回路組
み立て後の周波数変化範囲の微調整が不要な可変周波数
発振回路を得ることができるという効果があり、また可
変周波数発振回路を集積回路化する際に外付け部品の部
品点数を削減することができるという効果がある。

【００３５】請求項２記載の可変遅延回路は、入力端と
出力端との間に配設された少なくとも一つのインバータ
を備え、インバータは、ゲート電極及びドレイン電極を
それぞれ共通に接続し、ソース電極をそれぞれ第１及び
第２の電源に接続したＰチャネルＭＯＳトランジスタ及
びＮチャネルＭＯＳトランジスタを有し、インバータは
ＰチャネルＭＯＳトランジスタまたはＮチャネルＭＯＳ
トランジスタのうちの少なくとも一方のバックゲート電
位を外部から入力される制御信号に応じて可変としてい
るので、ＭＯＳトランジスタのみで構成でき、集積回路
化が容易な可変遅延回路を得ることができるという効果
があり、また比較点簡単な構成で精度の良い、そして制
御の容易な可変遅延回路を得ることができるという効果
がある。

【図面の簡単な説明】

【図１】この発明の一実施例による可変周波数発振回路
の構成を示す回路図である。

【図２】図１に示した可変周波数発振回路に用いられる
可変遅延回路の第１の態様を示す回路図である。

【図３】図１に示した可変周波数発振回路に用いられる
可変遅延回路の第２の態様を示す回路図である。

【図４】図１に示した可変周波数発振回路に用いられる
可変遅延回路の第３の態様を示す回路図である。

【図５】図１に示した可変周波数発振回路に用いられる
可変遅延回路の第４の態様を示す回路図である。

【図６】従来の可変周波数発振回路の構成を示す回路図
である。

【図７】バリキャップの端子間容量と端子電位との関係
を示す図である。

【図８】バリキャップの端子電位と発振周波数の関係を
示す図である。

【符号の説明】

１ 反転増幅器 ２ａ，２ｂ，１７〜２０，２２ インバータ ３ 帰還抵抗 ４ 水晶振動子 ７ａ〜７ｃ 負荷容量 ９ 制限抵抗 １０ バリキャップ １１，２３ コンデンサ １２ 可変遅延回路 ２１ 可変電流源

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年７月２６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】変更

【補正内容】

【００２５】次に、図１に示した可変周波数発振回路に
用いられる可変遅延回路の第３の態様を図４に示す。図
４において、１３は入力端子、１４は出力端子、１５は
接地電位点８よりも高い電源電位を与える電源電位点、
Ｑ９はゲート電極を入力端子１３に接続しソース電極を
電源電位点１５に接続したＰチャネルＭＯＳトランジス
タ、２１は一方端をＰチャネルＭＯＳトランジスタＱ９
のドレイン電極に接続し他方端を接地電位点８に接続し
遅延制御端子１６から制御信号を入力してこの制御信号
によって電流値が制御される可変電流源、Ｑ１０はゲー
ト電極をＰチャネルＭＯＳトランジスタＱ９のドレイン
電極に接続しソース電極を電源電位点１５に接続しドレ
イン電極を出力端子１４に接続したＰチャネルＭＯＳト
ランジスタ、Ｑ１１はゲート電極をＰチャネルＭＯＳト
ランジスタＱ９のドレイン電極に接続しソース電極を接
地電位点８に接続しドレイン電極をＰチャネルＭＯＳト
ランジスタＱ１０のドレイン電極に接続してＰチャネル
ＭＯＳトランジスタＱ１０とともにインバータ２２を構
成しているＮチャネルＭＯＳトランジスタである。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】図４に示す可変遅延回路は、可変電流源２
１の電流値を遅延制御端子１６から制御することで、Ｐ
チャネルＭＯＳトランジスタＱ９がオンオフ動作を行う
ことによって、ＰチャネルＭＯＳトランジスタＱ１０及
びＮチャネルＭＯＳトランジスタＱ１１のゲート電極へ
供給あるいは引き抜かれる電流値を変化させ、入力端子
１３と出力端子１４間の遅延時間を変えることができ
る。可変電流源２１の電流を多くすれば遅延時間は小さ
くなり、可変電流源２１の電流を少なくすれば遅延時間
は大きくなる。

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力端と出力端とを有し、入力端より入
   力した入力信号の極性を反転して増幅する反転増幅器
   と、 前記反転増幅器の前記出力端に接続した一方端と、他方
   端とを有し、所定の共振周波数の範囲を持つ共振手段
   と、 前記共振手段の前記他方端に接続した入力端と、前記反
   転増幅器の前記入力端に接続した出力端とを有し、外部
   から入力される制御信号に応じて自己の前記入出力端間
   の信号伝搬時間を変化させることのできる可変遅延回路
   と、 を備える可変周波数発振回路。
2. 【請求項２】 入力端及び出力端と、 前記入力端と前記出力端との間に配設された少なくとも
   一つのインバータを備え、 前記インバータは、ゲート電極及びドレイン電極をそれ
   ぞれ共通に接続し、ソース電極をそれぞれ第１及び第２
   の電源に接続したＰチャネルＭＯＳトランジスタ及びＮ
   チャネルＭＯＳトランジスタを有し、 前記インバータは前記ＰチャネルＭＯＳトランジスタま
   たは前記ＮチャネルＭＯＳトランジスタのうちの少なく
   とも一方のバックゲート電位を外部から入力される制御
   信号に応じて可変としたことを特徴とする、可変遅延回
   路。