JPH06224125A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPH06224125A JPH06224125A JP909393A JP909393A JPH06224125A JP H06224125 A JPH06224125 A JP H06224125A JP 909393 A JP909393 A JP 909393A JP 909393 A JP909393 A JP 909393A JP H06224125 A JPH06224125 A JP H06224125A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor manufacturing
- manufacturing apparatus
- scattering
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】ガス流を完全制御できる高速ディスク回転方式
の半導体製造装置において、スリップなどの欠陥を最小
限に抑える。 【構成】本体１１は、ウェ−ハ１４を搭載するための支
持部１３、ウェ−ハ１４の熱分布を均一化するための散
乱部１６を有し、散乱部１６の直下には、少なくとも二
つ以上の部分から構成され、それぞれの部分が独立に制
御されるような加熱源１５Ａ〜１５Ｃが配置されてい
る。また、散乱部１６は、支持部１３直下の領域に放射
率または輻射率の低い材質から構成される低輻射領域１
６´を有している。これにより、ウェ−ハ１４表面の温
度分布を均一にでき、スリップなどの欠陥を最小限に抑
えることができる。
の半導体製造装置において、スリップなどの欠陥を最小
限に抑える。 【構成】本体１１は、ウェ−ハ１４を搭載するための支
持部１３、ウェ−ハ１４の熱分布を均一化するための散
乱部１６を有し、散乱部１６の直下には、少なくとも二
つ以上の部分から構成され、それぞれの部分が独立に制
御されるような加熱源１５Ａ〜１５Ｃが配置されてい
る。また、散乱部１６は、支持部１３直下の領域に放射
率または輻射率の低い材質から構成される低輻射領域１
６´を有している。これにより、ウェ−ハ１４表面の温
度分布を均一にでき、スリップなどの欠陥を最小限に抑
えることができる。
Description
【０００１】
【産業上の利用分野】本発明は、特に裏面からウェ−ハ
を加熱しながら、当該ウェ−ハの表面上にシリコンをエ
ピタキシャル成長させる半導体製造装置の改良に関す
る。
を加熱しながら、当該ウェ−ハの表面上にシリコンをエ
ピタキシャル成長させる半導体製造装置の改良に関す
る。
【０００２】
【従来の技術】従来、ウェ−ハの表面上にシリコンをエ
ピタキシャル成長させる半導体製造装置は、ウェ−ハを
加熱する方法によって、高周波誘導加熱方式とランプ加
熱方式の二つの種類に大きく分けることができる。
ピタキシャル成長させる半導体製造装置は、ウェ−ハを
加熱する方法によって、高周波誘導加熱方式とランプ加
熱方式の二つの種類に大きく分けることができる。
【０００３】一般に、高周波誘導加熱方式を用いる半導
体製造装置としては、例えば図５に示すようなパンケ−
キ型エピタキシャル成長装置が知られている。また、ラ
ンプ加熱方式を用いる半導体製造装置としては、例えば
図６に示すようなシリンダ−型エピタキシャル成長装置
や、図７に示すような枚葉型エピタキシャル成長装置が
知られている。
体製造装置としては、例えば図５に示すようなパンケ−
キ型エピタキシャル成長装置が知られている。また、ラ
ンプ加熱方式を用いる半導体製造装置としては、例えば
図６に示すようなシリンダ−型エピタキシャル成長装置
や、図７に示すような枚葉型エピタキシャル成長装置が
知られている。
【０００４】パンケ−キ型エピタキシャル成長装置の利
点は、ウェ−ハ上に形成したシリコン膜の膜厚の分布
（以下、ｔＶＧ分布という。）や当該シリコン膜の抵抗
値の分布（以下、ρＶＧ分布という。）の均一性がシリ
ンダ−型エピタキシャル成長装置に比べて良好であるこ
と、およびρＶＧ分布については高い均一性を有するシ
リコン膜が作製できることである。一方、その欠点は、
当該装置により形成されたシリコン膜の表面にいわゆる
マウンド、スパイクなどの欠陥が形成されること、およ
びその加熱方式に起因して当該シリコン膜にいわゆるス
リップなどの欠陥が形成されることである。
点は、ウェ−ハ上に形成したシリコン膜の膜厚の分布
（以下、ｔＶＧ分布という。）や当該シリコン膜の抵抗
値の分布（以下、ρＶＧ分布という。）の均一性がシリ
ンダ−型エピタキシャル成長装置に比べて良好であるこ
と、およびρＶＧ分布については高い均一性を有するシ
リコン膜が作製できることである。一方、その欠点は、
当該装置により形成されたシリコン膜の表面にいわゆる
マウンド、スパイクなどの欠陥が形成されること、およ
びその加熱方式に起因して当該シリコン膜にいわゆるス
リップなどの欠陥が形成されることである。
【０００５】シリンダ−型エピタキシャル成長装置の利
点は、ランプにより表面上からウェ−ハを加熱できるた
め面内温度分布特性に優れスリップなどの欠陥が形成さ
れ難いこと、およびウェ−ハをほぼ垂直に保持する機構
を備えているためマウンド、スパイクなどの欠陥が形成
され難いことがある。一方、その欠点は、一度に数枚の
ウェ−ハを処理するためｔＶＧ分布やρＶＧ分布の均一
性がパンケ−キ型エピタキシャル成長装置に比べて悪い
ことがある。
点は、ランプにより表面上からウェ−ハを加熱できるた
め面内温度分布特性に優れスリップなどの欠陥が形成さ
れ難いこと、およびウェ−ハをほぼ垂直に保持する機構
を備えているためマウンド、スパイクなどの欠陥が形成
され難いことがある。一方、その欠点は、一度に数枚の
ウェ−ハを処理するためｔＶＧ分布やρＶＧ分布の均一
性がパンケ−キ型エピタキシャル成長装置に比べて悪い
ことがある。
【０００６】枚葉型エピタキシャル成長装置の利点は、
シリンダ−型エピタキシャル成長装置の利点に加えて、
さらにシリンダ−型エピタキシャル成長装置に比べてｔ
ＶＧ分布の均一性が良好になることがある。
シリンダ−型エピタキシャル成長装置の利点に加えて、
さらにシリンダ−型エピタキシャル成長装置に比べてｔ
ＶＧ分布の均一性が良好になることがある。
【０００７】これら高周波誘導加熱方式やランプ加熱方
式を用いる半導体製造装置の共通の欠点は、ガス流の制
御に限界があるためｔＶＧ分布やρＶＧ分布の均一性に
限界があること、およびガス流に乱流が生じるため装置
の側壁などから剥れたいわゆるパ−ティクルがウェ−ハ
に付着することがある。
式を用いる半導体製造装置の共通の欠点は、ガス流の制
御に限界があるためｔＶＧ分布やρＶＧ分布の均一性に
限界があること、およびガス流に乱流が生じるため装置
の側壁などから剥れたいわゆるパ−ティクルがウェ−ハ
に付着することがある。
【０００８】ところで、ガス流を完全制御したものに高
速ディスク回転方式の半導体製造装置がある。本方式に
よれば、ｔＶＧ分布やρＶＧ分布の均一性の向上に寄与
でき、かつパ−ティクルがウェ−ハに付着するという事
態も回避できる。
速ディスク回転方式の半導体製造装置がある。本方式に
よれば、ｔＶＧ分布やρＶＧ分布の均一性の向上に寄与
でき、かつパ−ティクルがウェ−ハに付着するという事
態も回避できる。
【０００９】しかし、高速ディスク回転方式の半導体製
造装置は、裏面からウェ−ハを加熱する構造を有してい
るため、パンケ−キ型エピタキシャル成長装置と同様
に、シリコン膜の表面にスリップなどの欠陥が形成され
易いという欠点がある。なお、図８に示すように、熱輻
射を利用した加熱方式の半導体製造装置が考案されてい
る。ここで、１はウェ−ハ、２はウェ−ハの支持部、３
は散乱部、４はヒ−タ、５は支柱である。ところが、か
かる構造では、ウェ−ハのエッジ部近傍における温度の
制御が困難であり、スリップなどの欠陥を完全になくす
までには至っていない。
造装置は、裏面からウェ−ハを加熱する構造を有してい
るため、パンケ−キ型エピタキシャル成長装置と同様
に、シリコン膜の表面にスリップなどの欠陥が形成され
易いという欠点がある。なお、図８に示すように、熱輻
射を利用した加熱方式の半導体製造装置が考案されてい
る。ここで、１はウェ−ハ、２はウェ−ハの支持部、３
は散乱部、４はヒ−タ、５は支柱である。ところが、か
かる構造では、ウェ−ハのエッジ部近傍における温度の
制御が困難であり、スリップなどの欠陥を完全になくす
までには至っていない。
【００１０】
【発明が解決しようとする課題】このように、従来は、
ガス流を完全制御できる高速ディスク回転方式の半導体
製造装置があり、当該装置にはスリップなどの欠陥を減
少させるため熱輻射を利用した加熱方式が用いられてい
た。しかし、本方式においても、ウェ−ハのエッジ部近
傍における温度の制御が難しく、スリップなどの欠陥を
完全になくすことができない欠点があった。
ガス流を完全制御できる高速ディスク回転方式の半導体
製造装置があり、当該装置にはスリップなどの欠陥を減
少させるため熱輻射を利用した加熱方式が用いられてい
た。しかし、本方式においても、ウェ−ハのエッジ部近
傍における温度の制御が難しく、スリップなどの欠陥を
完全になくすことができない欠点があった。
【００１１】本発明は、上記欠点を解決すべくなされた
もので、ガス流を完全制御できる高速ディスク回転方式
の半導体製造装置において、スリップなどの欠陥を最小
限に抑えることを目的とする。
もので、ガス流を完全制御できる高速ディスク回転方式
の半導体製造装置において、スリップなどの欠陥を最小
限に抑えることを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体製造装置は、上部にウェ−ハを搭載
するための支持部を有し、下部に前記ウェ−ハの熱分布
を均一化するための散乱部を有する本体と、前記本体を
支える支柱と、前記散乱部の直下に配置され、少なくと
も二つ以上の部分から構成され、それぞれの部分が独立
に制御されるような加熱源とを備えている。
に、本発明の半導体製造装置は、上部にウェ−ハを搭載
するための支持部を有し、下部に前記ウェ−ハの熱分布
を均一化するための散乱部を有する本体と、前記本体を
支える支柱と、前記散乱部の直下に配置され、少なくと
も二つ以上の部分から構成され、それぞれの部分が独立
に制御されるような加熱源とを備えている。
【００１３】
【作用】上記構成によれば、加熱源が少なくとも二つ以
上の部分から構成され、それぞれの部分が独立に制御さ
れている。このため、支持部に搭載されるウェ−ハの温
度を微妙に制御することができ、この結果、ウェ−ハ表
面の温度分布を均一にできる。これにより、スリップな
どの欠陥を最小限に抑えることができる。
上の部分から構成され、それぞれの部分が独立に制御さ
れている。このため、支持部に搭載されるウェ−ハの温
度を微妙に制御することができ、この結果、ウェ−ハ表
面の温度分布を均一にできる。これにより、スリップな
どの欠陥を最小限に抑えることができる。
【００１４】
【実施例】以下、図面を参照しながら本発明の一実施例
について詳細に説明する。
について詳細に説明する。
【００１５】図１は、本発明の一実施例に係わる半導体
製造装置の主要部を示す断面図である。図１において、
１１は本体、１２は支柱、１３はウェ−ハの支持部、１
４はウェ−ハ、１５Ａ〜１５Ｃはヒ−タ、１６は散乱部
である。本体１１は、例えば円盤状に形成され、その中
央部に支柱１２が取り付けられている。また、本体１１
は、支柱１２を軸として高速度で回転できるようになっ
ている。さらに、本体１１は、反応炉内に配置され、高
速度ディスク回転方式の半導体製造装置が構成される。
本体１１の中央部には凹部が形成され、当該凹部の周囲
を取り囲むようにしてウェ−ハの支持部１３が設けられ
ている。ウェ−ハの支持部１３にはウェ−ハ１４が設置
される。
製造装置の主要部を示す断面図である。図１において、
１１は本体、１２は支柱、１３はウェ−ハの支持部、１
４はウェ−ハ、１５Ａ〜１５Ｃはヒ−タ、１６は散乱部
である。本体１１は、例えば円盤状に形成され、その中
央部に支柱１２が取り付けられている。また、本体１１
は、支柱１２を軸として高速度で回転できるようになっ
ている。さらに、本体１１は、反応炉内に配置され、高
速度ディスク回転方式の半導体製造装置が構成される。
本体１１の中央部には凹部が形成され、当該凹部の周囲
を取り囲むようにしてウェ−ハの支持部１３が設けられ
ている。ウェ−ハの支持部１３にはウェ−ハ１４が設置
される。
【００１６】本体１１の下部にはヒ−タが配置されてい
る。ヒ−タは、例えば三つの部分１５Ａ〜１５Ｃを有
し、それぞれの部分は、例えば支柱１２を中心とする同
心円として配置されている。これら各部分は、互いに独
立に制御されているため、ウェ−ハ１４の温度分布を精
密に制御することができる。なお、ヒ−タは、例えば支
柱１２を中心として螺旋状に配置されていてもよい。こ
の場合、ヒ−タは、ウェ−ハの支持部１３の直下を除く
ようにして配置するのもよいし、または二つ以上の部分
に分けてそれぞれの部分を独立に制御してもよい。
る。ヒ−タは、例えば三つの部分１５Ａ〜１５Ｃを有
し、それぞれの部分は、例えば支柱１２を中心とする同
心円として配置されている。これら各部分は、互いに独
立に制御されているため、ウェ−ハ１４の温度分布を精
密に制御することができる。なお、ヒ−タは、例えば支
柱１２を中心として螺旋状に配置されていてもよい。こ
の場合、ヒ−タは、ウェ−ハの支持部１３の直下を除く
ようにして配置するのもよいし、または二つ以上の部分
に分けてそれぞれの部分を独立に制御してもよい。
【００１７】凹部の底部は、ヒ−タからの熱輻射を平滑
化させる作用を有する散乱部１６となっている。散乱部
１６は、例えば板状に形成され、ウェ−ハ１４との距離
が３ｍｍ以上に離れるようにして設けられる。散乱部１
６は、ウェ−ハの支持部１３の直下に、本発明の特徴で
ある放射率または輻射率の低い材質から構成される低輻
射領域１６´を有している。なお、低輻射領域１６´
は、熱を遮断する効果を持つものであれば、何から構成
されていてもよい。また、低輻射領域１６´が設けられ
る場所は、ヒ−タの配置される位置に応じて適切に調整
される。これにより、ウェ−ハの支持部１３における部
分的な温度上昇を有効に防ぐことができ、ウェ−ハ１４
の温度分布を均一に制御することができる。なお、本体
１１は、例えばＳｉＯ2 、ＳｉＣ、ＳｉＣをコ−ティン
グしたカ−ボンなどの耐熱材料から構成される。
化させる作用を有する散乱部１６となっている。散乱部
１６は、例えば板状に形成され、ウェ−ハ１４との距離
が３ｍｍ以上に離れるようにして設けられる。散乱部１
６は、ウェ−ハの支持部１３の直下に、本発明の特徴で
ある放射率または輻射率の低い材質から構成される低輻
射領域１６´を有している。なお、低輻射領域１６´
は、熱を遮断する効果を持つものであれば、何から構成
されていてもよい。また、低輻射領域１６´が設けられ
る場所は、ヒ−タの配置される位置に応じて適切に調整
される。これにより、ウェ−ハの支持部１３における部
分的な温度上昇を有効に防ぐことができ、ウェ−ハ１４
の温度分布を均一に制御することができる。なお、本体
１１は、例えばＳｉＯ2 、ＳｉＣ、ＳｉＣをコ−ティン
グしたカ−ボンなどの耐熱材料から構成される。
【００１８】このような構成によれば、ヒ−タは二つ以
上の部分を有し、それぞれの部分が独立に制御されてい
る。また、ウェ−ハとヒ−タとの間に配置される散乱部
１６は、ウェ−ハの支持部１３の直下に低輻射領域１６
´を有している。これにより、ウェ−ハ１４の熱分布を
均一にすることができ、スリップの発生率が大幅に低く
なる。また、スリップの発生率が低くなることにより、
高品質な半導体装置を提供することができる。
上の部分を有し、それぞれの部分が独立に制御されてい
る。また、ウェ−ハとヒ−タとの間に配置される散乱部
１６は、ウェ−ハの支持部１３の直下に低輻射領域１６
´を有している。これにより、ウェ−ハ１４の熱分布を
均一にすることができ、スリップの発生率が大幅に低く
なる。また、スリップの発生率が低くなることにより、
高品質な半導体装置を提供することができる。
【００１９】図２は、本発明の半導体製造装置で形成し
たエピタキシャルウェ−ハ（以下、発明品という。）と
従来の半導体製造装置で形成したエピタキシャルウェ−
ハ（以下、従来品という。）についてスリップの平均の
長さを比較して示すものである。なお、図３は、シリコ
ン膜に形成されたスリップＡを概念的に示すものであ
り、図３（ａ）は従来品を、図３（ｂ）は発明品をそれ
ぞれ示している。エピタキシャル成長の条件は、直径６
インチのウェ−ハを室温から１１５０℃へ３０秒で昇温
させ、１１５０℃で１０分間保持することとした。図２
に示すように、発明品のスリップ長は、従来品のスリッ
プ長よりも短くなっているのがわかる。これは、本体に
接触している部分のウェ−ハの温度を、ヒ−タを二つ以
上の部分に分割し、散乱部に低輻射領域を設けることに
より、適切に制御できるからである。従って、本体に搭
載されたウェ−ハの表面温度を均一化でき、従来のよう
なウェ−ハの熱分布に起因して発生していたスリップの
発生を最小限に抑えることができ、エピタキシャルウェ
−ハの高品質化が可能となった。
たエピタキシャルウェ−ハ（以下、発明品という。）と
従来の半導体製造装置で形成したエピタキシャルウェ−
ハ（以下、従来品という。）についてスリップの平均の
長さを比較して示すものである。なお、図３は、シリコ
ン膜に形成されたスリップＡを概念的に示すものであ
り、図３（ａ）は従来品を、図３（ｂ）は発明品をそれ
ぞれ示している。エピタキシャル成長の条件は、直径６
インチのウェ−ハを室温から１１５０℃へ３０秒で昇温
させ、１１５０℃で１０分間保持することとした。図２
に示すように、発明品のスリップ長は、従来品のスリッ
プ長よりも短くなっているのがわかる。これは、本体に
接触している部分のウェ−ハの温度を、ヒ−タを二つ以
上の部分に分割し、散乱部に低輻射領域を設けることに
より、適切に制御できるからである。従って、本体に搭
載されたウェ−ハの表面温度を均一化でき、従来のよう
なウェ−ハの熱分布に起因して発生していたスリップの
発生を最小限に抑えることができ、エピタキシャルウェ
−ハの高品質化が可能となった。
【００２０】図４は、本発明の他の実施例に係わる半導
体製造装置の主要部を示す断面図である。図４におい
て、図１と同一の部分には同一の符号を付すことによ
り、詳細な説明は省略することとする。図４に示す半導
体製造装置は、ウェ−ハの支持部１３の直下に設けられ
る低輻射領域１６´に変えて、板状に形成された散乱部
１６の厚さに分布を持たせたもので、他は図１に示す半
導体製造装置と何ら変わるところはない。つまり、ウェ
−ハの支持部１３の直下の散乱部１６の厚さを他の部分
よりも厚くしている。これにより、ウェ−ハの支持部１
３における部分的な温度上昇を有効に防ぐことができ、
ウェ−ハ１４の熱分布を均一にすることができる。従っ
て、図１に示す半導体製造装置と同様の効果を得ること
ができる。なお、ヒ−タは、ウェ−ハの支持部１３の部
分的な温度上昇を防ぐため、その直下には配置しないよ
うにすることもできる。
体製造装置の主要部を示す断面図である。図４におい
て、図１と同一の部分には同一の符号を付すことによ
り、詳細な説明は省略することとする。図４に示す半導
体製造装置は、ウェ−ハの支持部１３の直下に設けられ
る低輻射領域１６´に変えて、板状に形成された散乱部
１６の厚さに分布を持たせたもので、他は図１に示す半
導体製造装置と何ら変わるところはない。つまり、ウェ
−ハの支持部１３の直下の散乱部１６の厚さを他の部分
よりも厚くしている。これにより、ウェ−ハの支持部１
３における部分的な温度上昇を有効に防ぐことができ、
ウェ−ハ１４の熱分布を均一にすることができる。従っ
て、図１に示す半導体製造装置と同様の効果を得ること
ができる。なお、ヒ−タは、ウェ−ハの支持部１３の部
分的な温度上昇を防ぐため、その直下には配置しないよ
うにすることもできる。
【００２１】
【発明の効果】以上、説明したように、本発明の半導体
製造装置によれば、次のような効果を奏する。
製造装置によれば、次のような効果を奏する。
【００２２】ウェ−ハが本体に接触する部分の温度は、
散乱部に設けられた低輻射領域により、または散乱部の
厚さを部分的に変えることにより、制御されている。ま
た、ヒ−タは、精密な温度制御ができるように、二つ以
上の部分に分割され、それぞれの部分は独立に制御され
ている。これにより、ウェ−ハの温度分布を均一にで
き、スリップの発生を最小限に抑えることができるた
め、エピタキシャルウェ−ハの高品質化が達成できる。
散乱部に設けられた低輻射領域により、または散乱部の
厚さを部分的に変えることにより、制御されている。ま
た、ヒ−タは、精密な温度制御ができるように、二つ以
上の部分に分割され、それぞれの部分は独立に制御され
ている。これにより、ウェ−ハの温度分布を均一にで
き、スリップの発生を最小限に抑えることができるた
め、エピタキシャルウェ−ハの高品質化が達成できる。
【図１】本発明の一実施例に係わる半導体製造装置の主
要部を示す断面図。
要部を示す断面図。
【図２】発明品と従来品とについてスリップの平均の長
さを比較して示す図。
さを比較して示す図。
【図３】シリコン膜に形成されたスリップを概念的に示
す図。
す図。
【図４】本発明の他の実施例に係わる半導体製造装置の
主要部を示す断面図。
主要部を示す断面図。
【図５】従来の半導体製造装置を示す断面図。
【図６】従来の半導体製造装置を示す断面図。
【図７】従来の半導体製造装置を示す断面図。
【図８】従来の半導体製造装置の主要部を示す断面図。
１１…本体、１２…支柱、１３…ウェ−ハの支持部、１
４…ウェ−ハ、１５…ヒ−タ、１６…散乱部、１６´…
低輻射領域。
４…ウェ−ハ、１５…ヒ−タ、１６…散乱部、１６´…
低輻射領域。
Claims (3)
- 【請求項１】 上部にウェ−ハを搭載するための支持部
を有し、下部に前記ウェ−ハの熱分布を均一化するため
の散乱部を有する本体と、前記本体を支える支柱と、前
記散乱部の直下に配置され、少なくとも二つ以上の部分
から構成され、それぞれの部分が独立に制御されるよう
な加熱源とを具備することを特徴とする半導体製造装
置。 - 【請求項２】 前記散乱部は、前記支持部直下の領域に
放射率または輻射率の低い材質から構成される低輻射領
域を有することを特徴とする請求項１に記載の半導体製
造装置。 - 【請求項３】 前記散乱部は、板状に形成され、前記支
持部直下の領域が他の領域に比べて厚く形成されている
ことを特徴とする請求項１に記載の半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP909393A JPH06224125A (ja) | 1993-01-22 | 1993-01-22 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP909393A JPH06224125A (ja) | 1993-01-22 | 1993-01-22 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224125A true JPH06224125A (ja) | 1994-08-12 |
Family
ID=11711007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP909393A Withdrawn JPH06224125A (ja) | 1993-01-22 | 1993-01-22 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224125A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016056338A1 (ja) * | 2014-10-06 | 2016-04-14 | 株式会社日立国際電気 | 基板処理装置、基板載置台および半導体装置の製造方法 |
-
1993
- 1993-01-22 JP JP909393A patent/JPH06224125A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016056338A1 (ja) * | 2014-10-06 | 2016-04-14 | 株式会社日立国際電気 | 基板処理装置、基板載置台および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4592849B2 (ja) | 半導体製造装置 | |
| US6301434B1 (en) | Apparatus and method for CVD and thermal processing of semiconductor substrates | |
| US8088225B2 (en) | Substrate support system for reduced autodoping and backside deposition | |
| JPH0834187B2 (ja) | サセプタ | |
| JP3076791B2 (ja) | 半導体製造装置 | |
| JP2024501860A (ja) | 半導体ウェハ反応装置における予熱リングのためのシステムおよび方法 | |
| JP3004846B2 (ja) | 気相成長装置用サセプタ | |
| JPH09219369A (ja) | 半導体装置の製造装置および製造方法 | |
| JPH06224125A (ja) | 半導体製造装置 | |
| JP3074312B2 (ja) | 気相成長方法 | |
| JPH045000B2 (ja) | ||
| JPH06151322A (ja) | 薄膜製造装置用加熱装置 | |
| JPH07249580A (ja) | 薄膜製造装置 | |
| JP4042618B2 (ja) | エピタキシャルウエーハ製造方法 | |
| JP3603216B2 (ja) | 薄膜成長装置 | |
| JPH0722342A (ja) | 気相成長装置 | |
| JP2764416B2 (ja) | サセプタ | |
| US6091889A (en) | Rapid thermal processor for heating a substrate | |
| JPH07118465B2 (ja) | 縦型エピタキシャル装置用サセプター | |
| JPS6058613A (ja) | エピタキシャル装置 | |
| JP2848416B2 (ja) | 気相成長装置 | |
| JPH0653139A (ja) | サセプタ | |
| JP2000349030A (ja) | 気相反応装置 | |
| JPH02174114A (ja) | サセプタ | |
| JP2004296778A (ja) | サセプタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |