JPH0621997B2 - キー操作機器用ｒｏｍデータ読出装置 - Google Patents
キー操作機器用ｒｏｍデータ読出装置Info
- Publication number
- JPH0621997B2 JPH0621997B2 JP16337689A JP16337689A JPH0621997B2 JP H0621997 B2 JPH0621997 B2 JP H0621997B2 JP 16337689 A JP16337689 A JP 16337689A JP 16337689 A JP16337689 A JP 16337689A JP H0621997 B2 JPH0621997 B2 JP H0621997B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- rom
- incrementer
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 4
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 3
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】 (a)産業上の利用分野 この発明は、キーマトリックスを構成する複数のキーの
入力を判定し、入力されたキーに対応するシーケンシャ
ルデータをＲＯＭから順次に読み出すキー操作機器用Ｒ
ＯＭデータ読取装置に関する。
入力を判定し、入力されたキーに対応するシーケンシャ
ルデータをＲＯＭから順次に読み出すキー操作機器用Ｒ
ＯＭデータ読取装置に関する。
(b)従来の技術 従来、複数のキーのうち操作されたキーに対応して、予
め定めたシーケンシャルデータを生成する場合、ＲＯＭ
に各キーに対応するシーケンシャルデータを予め書き込
んでおき、操作されたキーを検出して、対応するシーケ
ンシャルデータをＲＯＭから順次読み出すようにしてい
る。その際、従来は１つのＲＯＭアドレス空間にプログ
ラム格納領域とシーケンシャルデータの格納領域とが混
在していた。
め定めたシーケンシャルデータを生成する場合、ＲＯＭ
に各キーに対応するシーケンシャルデータを予め書き込
んでおき、操作されたキーを検出して、対応するシーケ
ンシャルデータをＲＯＭから順次読み出すようにしてい
る。その際、従来は１つのＲＯＭアドレス空間にプログ
ラム格納領域とシーケンシャルデータの格納領域とが混
在していた。
(c)発明が解決しようとする課題 しかしながら、このような構成では、プログラムカウン
タＰＣで設定したアドレスのＲＯＭデータをデータバス
上に読み出したとき、そのデータが命令コードなのかデ
ータなのかを判別する必要があるために、ＣＰＵに特別
なアーキテクチャのものを使用する必要があるととも
に、プログラムカウンタＰＣを命令コード読出用とデー
タ読出用に兼用するためにスタックを使用する回数が多
くなるなど、データ処理や演算処理のためのＣＰＵの負
担が重く、高速化の防げになるという問題があった。
タＰＣで設定したアドレスのＲＯＭデータをデータバス
上に読み出したとき、そのデータが命令コードなのかデ
ータなのかを判別する必要があるために、ＣＰＵに特別
なアーキテクチャのものを使用する必要があるととも
に、プログラムカウンタＰＣを命令コード読出用とデー
タ読出用に兼用するためにスタックを使用する回数が多
くなるなど、データ処理や演算処理のためのＣＰＵの負
担が重く、高速化の防げになるという問題があった。
この発明の目的は、ＲＯＭデータの読み出しにプログラ
ムカウンタＰＣを使用しなくてよく、簡単なアーキテク
チャーのＣＰＵでＲＯＭデータの読み出しを行うことが
できるキー操作機器用ＲＯＭデータ読出装置を提供する
ことにある。
ムカウンタＰＣを使用しなくてよく、簡単なアーキテク
チャーのＣＰＵでＲＯＭデータの読み出しを行うことが
できるキー操作機器用ＲＯＭデータ読出装置を提供する
ことにある。
(d)課題を解決するための手段 この発明は、キーマトリクスを構成する複数のキーの入
力を判定し、入力されたキーに対応するシーケンシャル
データをＲＯＭから順次読み出すキー操作機器用ＲＯＭ
データ読出装置において、 複数ビットからなるＲＯＭのアドレスを上位アドレス、
中位アドレス、下位アドレスの３つに分割し、キーマト
リスクのマトリクス上の行位置と列位置をＲＯＭの上位
アドレスと中位アドレスにそれぞれ対応させ、各キーに
対応するシーケンシャルデータを予めＲＯＭに書き込ん
でおくとともに、 アドレスバスとデータバスに接続され、ＲＯＭの上位ア
ドレス信号と中位アドレス信号をそれぞれ出力する第
１，第２のアドレスポインタと、 リセットデータを受けて内容をリセットし、インクリメ
ントデータを受けて内容をインクリメントし、その内容
をＲＯＭの下位アドレス信号として出力するインクリメ
ンタと、 アドレスバスとデータバスに接続され、前記インクリメ
ンタのリセットデータまたはインクリメントデータを設
定するインクリメンタ制御用レジスタと、 アドレスバスとデータバスに接続され、前記アドレスポ
インタおよびインクリメンタで指定されたアドレスのＲ
ＯＭデータを記憶する読出専用レジスタと、 前記複数のキーのうち入力されたキーの前記キーマトリ
クス上の位置を示す行位置データおよび列位置データを
前記第１および第２のアドレスポインタに設定するアド
レスポインタ設定手段と、前記第１，第２のアドレスポ
インタに前記行位置，列位置データが設定されている状
態で、前記インクリメンタ制御用レジスタにインクリメ
ントデータを設定するとともに前記読出専用レジスタか
らＲＯＭデータを順次読み出すＲＯＭデータ読み出し手
段と、 を備えたことを特徴とする。
力を判定し、入力されたキーに対応するシーケンシャル
データをＲＯＭから順次読み出すキー操作機器用ＲＯＭ
データ読出装置において、 複数ビットからなるＲＯＭのアドレスを上位アドレス、
中位アドレス、下位アドレスの３つに分割し、キーマト
リスクのマトリクス上の行位置と列位置をＲＯＭの上位
アドレスと中位アドレスにそれぞれ対応させ、各キーに
対応するシーケンシャルデータを予めＲＯＭに書き込ん
でおくとともに、 アドレスバスとデータバスに接続され、ＲＯＭの上位ア
ドレス信号と中位アドレス信号をそれぞれ出力する第
１，第２のアドレスポインタと、 リセットデータを受けて内容をリセットし、インクリメ
ントデータを受けて内容をインクリメントし、その内容
をＲＯＭの下位アドレス信号として出力するインクリメ
ンタと、 アドレスバスとデータバスに接続され、前記インクリメ
ンタのリセットデータまたはインクリメントデータを設
定するインクリメンタ制御用レジスタと、 アドレスバスとデータバスに接続され、前記アドレスポ
インタおよびインクリメンタで指定されたアドレスのＲ
ＯＭデータを記憶する読出専用レジスタと、 前記複数のキーのうち入力されたキーの前記キーマトリ
クス上の位置を示す行位置データおよび列位置データを
前記第１および第２のアドレスポインタに設定するアド
レスポインタ設定手段と、前記第１，第２のアドレスポ
インタに前記行位置，列位置データが設定されている状
態で、前記インクリメンタ制御用レジスタにインクリメ
ントデータを設定するとともに前記読出専用レジスタか
らＲＯＭデータを順次読み出すＲＯＭデータ読み出し手
段と、 を備えたことを特徴とする。
(e)作用 この発明のキー操作機器用ＲＯＭデータ読出装置は、プ
ログラムの格納されているＲＯＭとは別にデータ格納用
のＲＯＭを構成し、このＲＯＭにアドレス指定用のアド
レスポインタとインクリメンタを接続するとともに、読
み出し専用レジスタを接続する。またインクリメンタに
対しリセットデータまたはインクリメントデータを設定
するインンクリメンタ制御用レジスタを設ける。そし
て、ＲＯＭのアドレスを上位アドレス、中位アドレス、
下位アドレスの３つに分割し、キーマトリクスのマトリ
クス上の行位置と列位置をＲＯＭの上位アドレスと中位
アドレスにそれぞれ対応させ、各キーに対応するシーケ
ンシャルデータを予めＲＯＭに書き込んでおく。また、
アドレスポインタとしてはＲＯＭの上位アドレス信号と
中位アドレス信号をそれぞれ出力する第１，第２のアド
レスポインタを設け、インクリメンタがＲＯＭの下位ア
ドレスを指定するようにする。このようにすると、キー
マトリクスを構成する複数のキーのうち操作されたキー
に応じたシーケンシャルデータを読み出す際、操作され
たキーの行位置と列位置のデータを第１，２のアドレス
ポインタにそれぞれ設定し、インクリメンタ制御用レイ
ジスタにリセットデータを設定することによって、操作
されたキー対応するシーケンシャルデータが書き込まれ
たＲＯＭアドレスの先頭アドレスが指定されることにな
り、その後インクリメンタ制御用レジスタにインクリメ
ントデータを設定することによって、順次そのシーケン
シャルデータを読み出すことが可能となる。このような
構成であるため、ＲＯＭデータを読み出すためにプログ
ラムカウンタＰＣを使用する必要がなく、ＣＰＵに特別
なアーキテクチャーを必要としない。また、従来のよう
にＲＯＭの一次元のアドレスをビット単位で３つに分割
して三次元で表す場合、実際にデータを読み出す段階で
ＲＯＭアドレスを決定する時、３つの次元のパラメータ
を一次元に合成（演算）する必要があったが、本発明で
は操作されたキーのマトリクス上の行位置と列位置をパ
ラメータとして第１，第２のアドレスポインタに設定す
ればよいだけであり、従来のようなアドレス演算を必要
としない。
ログラムの格納されているＲＯＭとは別にデータ格納用
のＲＯＭを構成し、このＲＯＭにアドレス指定用のアド
レスポインタとインクリメンタを接続するとともに、読
み出し専用レジスタを接続する。またインクリメンタに
対しリセットデータまたはインクリメントデータを設定
するインンクリメンタ制御用レジスタを設ける。そし
て、ＲＯＭのアドレスを上位アドレス、中位アドレス、
下位アドレスの３つに分割し、キーマトリクスのマトリ
クス上の行位置と列位置をＲＯＭの上位アドレスと中位
アドレスにそれぞれ対応させ、各キーに対応するシーケ
ンシャルデータを予めＲＯＭに書き込んでおく。また、
アドレスポインタとしてはＲＯＭの上位アドレス信号と
中位アドレス信号をそれぞれ出力する第１，第２のアド
レスポインタを設け、インクリメンタがＲＯＭの下位ア
ドレスを指定するようにする。このようにすると、キー
マトリクスを構成する複数のキーのうち操作されたキー
に応じたシーケンシャルデータを読み出す際、操作され
たキーの行位置と列位置のデータを第１，２のアドレス
ポインタにそれぞれ設定し、インクリメンタ制御用レイ
ジスタにリセットデータを設定することによって、操作
されたキー対応するシーケンシャルデータが書き込まれ
たＲＯＭアドレスの先頭アドレスが指定されることにな
り、その後インクリメンタ制御用レジスタにインクリメ
ントデータを設定することによって、順次そのシーケン
シャルデータを読み出すことが可能となる。このような
構成であるため、ＲＯＭデータを読み出すためにプログ
ラムカウンタＰＣを使用する必要がなく、ＣＰＵに特別
なアーキテクチャーを必要としない。また、従来のよう
にＲＯＭの一次元のアドレスをビット単位で３つに分割
して三次元で表す場合、実際にデータを読み出す段階で
ＲＯＭアドレスを決定する時、３つの次元のパラメータ
を一次元に合成（演算）する必要があったが、本発明で
は操作されたキーのマトリクス上の行位置と列位置をパ
ラメータとして第１，第２のアドレスポインタに設定す
ればよいだけであり、従来のようなアドレス演算を必要
としない。
(f)実施例 この発明の実施例であるキー操作機器用ＲＯＭデータ読
出装置を説明するに先立ち、汎用性のあるＲＯＭデータ
読出装置の構成を第１図に示す。
出装置を説明するに先立ち、汎用性のあるＲＯＭデータ
読出装置の構成を第１図に示す。
第１図において、１は必要なデータの格納されたＲＯＭ
であり、このＲＯＭ１に対し、読出専用レジスタ（Ｄ
Ｔ）４と、アドレスポインタ（Ｘ，Ｙ，Ｚ）５〜７とが
接続されている。読出専用レジスタ４およびアドレスポ
インタ５〜７はそれぞれアドレスバス２とデータバス３
に接続されている。図示してはいないが、アドレスバス
２，データバス３にはＣＰＵおよびＲＡＭなどが接続さ
れ、この例ではＣＰＵがメモリマップドＩ／Ｏアドレッ
シングによって上記アドレスポインタ５〜７および読出
専用レジスタ４を指定できるようになっている。この例
ではＸ，Ｙ，Ｚの３つのアドレスポインタを使用し、３
次元でアドレス指定できるようにしている。すなわち、
ＲＯＭ１は３次元のデータテーブル構造を有し、Ｘ，
Ｙ，Ｚの３次元のアドレスポインタ５〜７によってその
３次元のアドレス空間の指定するようにしている。読出
専用レジスタ４は上記アドレスポインタ５〜７で指定さ
れたアドレスのＲＯＭデータを読み出して記憶する。こ
のレジスタに記憶されたデータは、図外のＣＰＵによっ
てデータバス３上に読み出される。
であり、このＲＯＭ１に対し、読出専用レジスタ（Ｄ
Ｔ）４と、アドレスポインタ（Ｘ，Ｙ，Ｚ）５〜７とが
接続されている。読出専用レジスタ４およびアドレスポ
インタ５〜７はそれぞれアドレスバス２とデータバス３
に接続されている。図示してはいないが、アドレスバス
２，データバス３にはＣＰＵおよびＲＡＭなどが接続さ
れ、この例ではＣＰＵがメモリマップドＩ／Ｏアドレッ
シングによって上記アドレスポインタ５〜７および読出
専用レジスタ４を指定できるようになっている。この例
ではＸ，Ｙ，Ｚの３つのアドレスポインタを使用し、３
次元でアドレス指定できるようにしている。すなわち、
ＲＯＭ１は３次元のデータテーブル構造を有し、Ｘ，
Ｙ，Ｚの３次元のアドレスポインタ５〜７によってその
３次元のアドレス空間の指定するようにしている。読出
専用レジスタ４は上記アドレスポインタ５〜７で指定さ
れたアドレスのＲＯＭデータを読み出して記憶する。こ
のレジスタに記憶されたデータは、図外のＣＰＵによっ
てデータバス３上に読み出される。
上記の構成において、ＣＰＵにおいて実際にＲＯＭデー
タを読み出す場合の操作について次に説明する。
タを読み出す場合の操作について次に説明する。
図外のＲＡＭに第２図に示すようなテーブルが設定され
ているとする。すなわち、読出専用レジスタ４および３
つのアドレスポインタ５〜７をメモリマップドＩ／Ｏア
ドレッシングによってセレクトするための各Ｉ／Ｏのア
ドレステーブルである。このテーブルによれば、アドレ
スポインタ５〜７は、それぞれアドレスが１，２，３で
あり、読出専用レジスタ４はアドレスが０である。以上
の構成で、ＲＯＭ１のデータを１つ読み出すプログラム
は例えば第３図に示すようになる。ステップ１〜ステッ
プ４はデータ転送命令、ステップ５はテストビット命令
である。すなわち、ステップ１〜ステップ３において、
アドレスポインタＸ，Ｙ，Ｚに対しそれぞれイミーディ
エイト値（数値）２，３，０がそれぞれセットされる。
また、ステップ４ではＣＰＵのアキュームレータＡに読
出専用レジスタＤＴの内容がセットされる。そして、ス
テップ５においてアキュームレーア内データに対してテ
ストビット命令が実行される。このように、ステップ１
〜ステップ４の単純な命令の実行により簡単にＲＯＭデ
ータの読出が行われる。
ているとする。すなわち、読出専用レジスタ４および３
つのアドレスポインタ５〜７をメモリマップドＩ／Ｏア
ドレッシングによってセレクトするための各Ｉ／Ｏのア
ドレステーブルである。このテーブルによれば、アドレ
スポインタ５〜７は、それぞれアドレスが１，２，３で
あり、読出専用レジスタ４はアドレスが０である。以上
の構成で、ＲＯＭ１のデータを１つ読み出すプログラム
は例えば第３図に示すようになる。ステップ１〜ステッ
プ４はデータ転送命令、ステップ５はテストビット命令
である。すなわち、ステップ１〜ステップ３において、
アドレスポインタＸ，Ｙ，Ｚに対しそれぞれイミーディ
エイト値（数値）２，３，０がそれぞれセットされる。
また、ステップ４ではＣＰＵのアキュームレータＡに読
出専用レジスタＤＴの内容がセットされる。そして、ス
テップ５においてアキュームレーア内データに対してテ
ストビット命令が実行される。このように、ステップ１
〜ステップ４の単純な命令の実行により簡単にＲＯＭデ
ータの読出が行われる。
上記ステップ１〜ステップ４の命令では、従来のような
複雑なスタック操作などを必要とせず、３次元のアドレ
ス表現を１次元のアドレスに変換する演算も必要としな
い。また、これらは通常、１バイト命令で実行できる基
本的な命令セットの１つである。
複雑なスタック操作などを必要とせず、３次元のアドレ
ス表現を１次元のアドレスに変換する演算も必要としな
い。また、これらは通常、１バイト命令で実行できる基
本的な命令セットの１つである。
第４図はこの発明の実施例であるキー操作機器用ＲＯＭ
データ読出装置の構成を第１図と異なる部分についての
み示す図である。第４図において８はインクリメンタ、
７′はインクリメンタ制御用レジスタであり、これを第
１図に示したアドレスポインタ７と置き換える。インク
リメンタ８はインクリメンタ制御用レジスタ７′にリセ
ットデータが入ったときにリセットされ、インクリメン
トデータが入ったときにセットデータのインクリメント
を行う。このような構造によると、最初にＸ，Ｙのアド
レスポインタに初期値をセットし、インクリメンタ制御
用レジスタ７′にリセットデータをセットすることによ
って、ＲＯＭの上位アドレス，中位アドレスがＸ，Ｙ、
下位アドレスが０のＲＯＭアドレスが設定され、そのア
ドレスで示されるＲＯＭデータが読出専用レジスタ（Ｄ
Ｔ）にセットされる。次にインクリメンタ制御用レジス
タ７′にインクリメントデータをセットすることによっ
て、ＲＯＭの次のアドレスで示されるデータが読出専用
レジスタ（ＤＴ）にセットされる。以降、インクリメン
タ制御用レジスタ７′にインクリメントデータを順次セ
ットしていけば、Ｚ軸方向のアドレスを１つづつ増やし
ていくことができる。第５図はＲＯＭ１に記憶されてい
る３次元のデータ構造を示しているが、上記の構造によ
るとＺ軸方向に延びるデータ列をＣＰＵが簡単に取り込
んでいくことが可能になる。このような構造はリモート
コントロール装置など、マトリクス構造の入力手段（例
えばキーＳＷ）の状態を判定し、それに応じてシーケン
シャルな多ビットのデータを順に出力していくような処
理のプログラムに対し最適である。
データ読出装置の構成を第１図と異なる部分についての
み示す図である。第４図において８はインクリメンタ、
７′はインクリメンタ制御用レジスタであり、これを第
１図に示したアドレスポインタ７と置き換える。インク
リメンタ８はインクリメンタ制御用レジスタ７′にリセ
ットデータが入ったときにリセットされ、インクリメン
トデータが入ったときにセットデータのインクリメント
を行う。このような構造によると、最初にＸ，Ｙのアド
レスポインタに初期値をセットし、インクリメンタ制御
用レジスタ７′にリセットデータをセットすることによ
って、ＲＯＭの上位アドレス，中位アドレスがＸ，Ｙ、
下位アドレスが０のＲＯＭアドレスが設定され、そのア
ドレスで示されるＲＯＭデータが読出専用レジスタ（Ｄ
Ｔ）にセットされる。次にインクリメンタ制御用レジス
タ７′にインクリメントデータをセットすることによっ
て、ＲＯＭの次のアドレスで示されるデータが読出専用
レジスタ（ＤＴ）にセットされる。以降、インクリメン
タ制御用レジスタ７′にインクリメントデータを順次セ
ットしていけば、Ｚ軸方向のアドレスを１つづつ増やし
ていくことができる。第５図はＲＯＭ１に記憶されてい
る３次元のデータ構造を示しているが、上記の構造によ
るとＺ軸方向に延びるデータ列をＣＰＵが簡単に取り込
んでいくことが可能になる。このような構造はリモート
コントロール装置など、マトリクス構造の入力手段（例
えばキーＳＷ）の状態を判定し、それに応じてシーケン
シャルな多ビットのデータを順に出力していくような処
理のプログラムに対し最適である。
すなわち、キーマトリクスが縦横８ｘ８の構成であった
ならば、キーマトリクスを検査（走査）することにより
得られた操作されたキーの位置を示すデータ（行アドレ
ス，列アドレス（それぞれ０〜７））をそのままＲＯＭ
のアドレスポインタＸ，Ｙにそれぞれ格納すれば、出力
すべきキーに対応するリモコンデータ列が選択される
（例；（Ｘ，Ｙ，Ｚ）＝（２，３，ｎ））したがって、
リモコンデータ（例；６４ビットとすればＺのインクリ
メンタは６ビット）を順に出力するときには、まず、イ
ンクリメンタ制御用レジスタ７′にリセットデータをセ
ットし、次に、ＤＴの内容を参照して格納データを出力
し（１ビット出力）、インクリメンタ制御用レジスタ
７′にインクリメントデータをセットし、ＤＴの内容を
参照して格納データを出力し、以下、６４ビット出力す
るまで上記処理を繰り返すだけでよい。
ならば、キーマトリクスを検査（走査）することにより
得られた操作されたキーの位置を示すデータ（行アドレ
ス，列アドレス（それぞれ０〜７））をそのままＲＯＭ
のアドレスポインタＸ，Ｙにそれぞれ格納すれば、出力
すべきキーに対応するリモコンデータ列が選択される
（例；（Ｘ，Ｙ，Ｚ）＝（２，３，ｎ））したがって、
リモコンデータ（例；６４ビットとすればＺのインクリ
メンタは６ビット）を順に出力するときには、まず、イ
ンクリメンタ制御用レジスタ７′にリセットデータをセ
ットし、次に、ＤＴの内容を参照して格納データを出力
し（１ビット出力）、インクリメンタ制御用レジスタ
７′にインクリメントデータをセットし、ＤＴの内容を
参照して格納データを出力し、以下、６４ビット出力す
るまで上記処理を繰り返すだけでよい。
(g)発明の効果 以上のように、この発明によれば、操作されたキーのマ
トリクス上の行位置と列位置に対応する値を第１，第２
のアドレスポインタに設定し、インクリメンタ制御用レ
ジスタにリセットデータを設定し、以降順次インクリメ
ントデータを設定していくことによって、操作されたキ
ーに対応するシーケンシャルデータを非常に簡単にＲＯ
Ｍから順次読み出すことができる。そのため、ＲＯＭデ
ータ参照命令などのない低能力で、かつ簡易なアーキテ
クチャーのＣＰＵでも簡単にＲＯＭからシーケンシャル
データを読み出すことができ、極めて効率のよいプログ
ラミングが可能となる。
トリクス上の行位置と列位置に対応する値を第１，第２
のアドレスポインタに設定し、インクリメンタ制御用レ
ジスタにリセットデータを設定し、以降順次インクリメ
ントデータを設定していくことによって、操作されたキ
ーに対応するシーケンシャルデータを非常に簡単にＲＯ
Ｍから順次読み出すことができる。そのため、ＲＯＭデ
ータ参照命令などのない低能力で、かつ簡易なアーキテ
クチャーのＣＰＵでも簡単にＲＯＭからシーケンシャル
データを読み出すことができ、極めて効率のよいプログ
ラミングが可能となる。
第１図は汎用性のあるＲＯＭデータ読出装置の構成図を
示し、第２図，第３図は同装置によってＲＯＭデータを
読み出す場合のプログラムについて説明するための図で
あり、第４図，第５図はこの発明の実施例であるキー操
作機器用ＲＯＭデータ読出装置の構成を説明するための
図である。 ４……読出専用レジスタ、 ５〜７……アドレスポインタ、 ７′……インクリメンタ制御用レジスタ ８……インクリメンタ。
示し、第２図，第３図は同装置によってＲＯＭデータを
読み出す場合のプログラムについて説明するための図で
あり、第４図，第５図はこの発明の実施例であるキー操
作機器用ＲＯＭデータ読出装置の構成を説明するための
図である。 ４……読出専用レジスタ、 ５〜７……アドレスポインタ、 ７′……インクリメンタ制御用レジスタ ８……インクリメンタ。
Claims (1)
- 【請求項１】キーマトリクスを構成する複数のキーの入
力を判定し、入力されたキーに対応するシーケンシャル
データをＲＯＭから順次読み出すキー操作機器用ＲＯＭ
データ読出装置において、 複数ビットからなるＲＯＭのアドレスを上位アドレス、
中位アドレス、下位アドレスの３つに分割し、キーマト
リスクのマトリクス上の行位置と列位置をＲＯＭの上位
アドレスと中位アドレスにそれぞれ対応させ、各キーに
対応するシーケンシャルデータを予めＲＯＭに書き込ん
でおくとともに、 アドレスバスとデータバスに接続され、ＲＯＭの上位ア
ドレス信号と中位アドレス信号をそれぞれ出力する第
１，第２のアドレスポインタと、 リセットデータを受けて内容をリセットし、インクリメ
ントデータを受けて内容をインクリメントし、その内容
をＲＯＭの下位アドレス信号として出力するインクリメ
ンタと、 アドレスバスとデータバスに接続され、前記インクリメ
ンタのリセットデータまたはインクリメントデータを設
定するインクリメンタ制御用レジスタと、 アドレスバスとデータバスに接続され、前記アドレスポ
インタおよびインクリメンタで指定されたアドレスのＲ
ＯＭデータを記憶する読出専用レジスタと、 前記複数のキーのうち入力されたキーの前記キーマトリ
クス上の位置を示す行位置データおよび列位置データを
前記第１および第２のアドレスポインタに設定するアド
レスポインタ設定手段と、前記第１，第２のアドレスポ
インタに前記行位置，列位置データが設定されている状
態で、前記インクリメンタ制御用レジスタにインクリメ
ントデータを設定するとともに前記読出専用レジスタか
らＲＯＭデータを順次読み出すＲＯＭデータ読み出し手
段と、 を備えたことを特徴とするキー操作機器用ＲＯＭデータ
読出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16337689A JPH0621997B2 (ja) | 1989-06-26 | 1989-06-26 | キー操作機器用ｒｏｍデータ読出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16337689A JPH0621997B2 (ja) | 1989-06-26 | 1989-06-26 | キー操作機器用ｒｏｍデータ読出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0328942A JPH0328942A (ja) | 1991-02-07 |
| JPH0621997B2 true JPH0621997B2 (ja) | 1994-03-23 |
Family
ID=15772709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16337689A Expired - Lifetime JPH0621997B2 (ja) | 1989-06-26 | 1989-06-26 | キー操作機器用ｒｏｍデータ読出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621997B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824954A (ja) * | 1981-08-06 | 1983-02-15 | Fujitsu Ltd | アドレス制御方式 |
| JPS59197946A (ja) * | 1983-04-25 | 1984-11-09 | Nec Corp | メモリ装置 |
| JPS59223880A (ja) * | 1983-06-03 | 1984-12-15 | Hitachi Ltd | 画像処理方法および装置 |
| JPS6226549A (ja) * | 1985-07-26 | 1987-02-04 | Nec Corp | メモリ回路 |
-
1989
- 1989-06-26 JP JP16337689A patent/JPH0621997B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0328942A (ja) | 1991-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4307447A (en) | Programmable controller | |
| US4525776A (en) | Arithmetic logic unit arranged for manipulating bits | |
| JPH0621997B2 (ja) | キー操作機器用ｒｏｍデータ読出装置 | |
| JPS6137654B2 (ja) | ||
| US4403310A (en) | Fixed data reading system | |
| JPS59123934A (ja) | プログラム可能な論理制御装置 | |
| JP3055558B2 (ja) | ｎビット演算装置 | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JP3315350B2 (ja) | シーケンス制御装置及びシーケンスプログラム作成装置並びにプログラム記憶媒体 | |
| JP2581214B2 (ja) | 論理シミュレータ | |
| JPH0348333A (ja) | プロセッサおよび描画プロセッサ | |
| JPH0112309Y2 (ja) | ||
| JPH0319570B2 (ja) | ||
| JPS6337404B2 (ja) | ||
| JPH01263819A (ja) | 集積回路 | |
| JPH01123285A (ja) | 画面表示装置 | |
| JPS6340972A (ja) | メモリ制御方式 | |
| JPH0217455A (ja) | ストレージ波形の出力表示方法 | |
| JPS62532B2 (ja) | ||
| JPS6111493B2 (ja) | ||
| JPH0226252B2 (ja) | ||
| JPH05297913A (ja) | プログラマブルコントロ−ラ | |
| JPH0546220A (ja) | 数値制御装置 | |
| JPS5951070B2 (ja) | アドレス変換装置 | |
| JPS61234438A (ja) | リスト処理装置 |