JPH06214606A - 二重化ｐｃシステムにおける入出力方法 - Google Patents
二重化ｐｃシステムにおける入出力方法Info
- Publication number
- JPH06214606A JPH06214606A JP2202793A JP2202793A JPH06214606A JP H06214606 A JPH06214606 A JP H06214606A JP 2202793 A JP2202793 A JP 2202793A JP 2202793 A JP2202793 A JP 2202793A JP H06214606 A JPH06214606 A JP H06214606A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- data
- pcs
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 ハードウェア構成が比較的簡単で、かつソフ
トウェア処理上の余分な時間が少ない二重化ＰＣシステ
ムの入出力方法を提供する。 【構成】 同一仕様の２台のプログラマブルコントロー
ラと１台の入出力装置から構成される二重化ＰＣシステ
ムにおいて、前記両プログラマブルコントローラからの
入力要求に対しては、前記入出力装置が入力データを前
記両プログラマブルコントローラに書き込み、前記両プ
ログラマブルコントローラからの出力要求に対しては、
前記入出力装置が出力データを前記いずれかのプログラ
マブルコントローラから読み出して外部に出力する。
トウェア処理上の余分な時間が少ない二重化ＰＣシステ
ムの入出力方法を提供する。 【構成】 同一仕様の２台のプログラマブルコントロー
ラと１台の入出力装置から構成される二重化ＰＣシステ
ムにおいて、前記両プログラマブルコントローラからの
入力要求に対しては、前記入出力装置が入力データを前
記両プログラマブルコントローラに書き込み、前記両プ
ログラマブルコントローラからの出力要求に対しては、
前記入出力装置が出力データを前記いずれかのプログラ
マブルコントローラから読み出して外部に出力する。
Description
【０００１】
【産業上の利用分野】本発明はプログラマブルコントロ
ーラ（以下ＰＣと略す）、特に二重化ＰＣシステムにお
けるデータの入出力方法に関する。
ーラ（以下ＰＣと略す）、特に二重化ＰＣシステムにお
けるデータの入出力方法に関する。
【０００２】
【従来の技術】二重化ＰＣシステムでは２台のＰＣは同
期して入出力を行う必要がある。すなわち、入力にあっ
ては同一の入力データが両ＰＣに入力され、また出力に
あっては同一時刻に出力データが両ＰＣから出力されな
ければならない。従来技術による入出力方法には、主と
してハードウェアによるものと、主としてソフトウェア
によるものとがあった。ハードウェア方式は、たとえば
両ＰＣのクロックを同一にして、両ＰＣは完全に同期し
て入出力動作するもので、高速動作ができるという特徴
がある。一方、ソフトウェア方式は、たとえばプログラ
ムによって互いに動作の確認をとりながら入出力動作を
行うもので、両ＰＣは厳密には同期動作をしているとは
いえないが、ハードウェア構成が簡単になるという特徴
がある。
期して入出力を行う必要がある。すなわち、入力にあっ
ては同一の入力データが両ＰＣに入力され、また出力に
あっては同一時刻に出力データが両ＰＣから出力されな
ければならない。従来技術による入出力方法には、主と
してハードウェアによるものと、主としてソフトウェア
によるものとがあった。ハードウェア方式は、たとえば
両ＰＣのクロックを同一にして、両ＰＣは完全に同期し
て入出力動作するもので、高速動作ができるという特徴
がある。一方、ソフトウェア方式は、たとえばプログラ
ムによって互いに動作の確認をとりながら入出力動作を
行うもので、両ＰＣは厳密には同期動作をしているとは
いえないが、ハードウェア構成が簡単になるという特徴
がある。
【０００３】
【発明が解決しようとする課題】ところが、従来技術で
は、前述のハードウエア方式、ソフトウエア方式いずれ
の方法にもつぎのような問題があった。すなわち、ハー
ドウェア方式は、回路構成が非常に複雑になり入出力動
作の同期のタイミングがクリティカルになる。このため
汎用のマイクロプロセッサではハードウェアレベルで完
全に同期させるのは困難であり、特に近年クロック周波
数が高くなったため同期をとることがほとんど不可能に
なりつつある。また、ソフトウェア方式では、プログラ
ムで互いに動作を確認しながら入出力動作行うため、そ
のための時間が余分に必要になり入出力動作が遅くなる
という欠点があった。そこで、本発明では、ハードウェ
ア構成が比較的簡単で、かつソフトウェア上の余分な時
間が少ない入出力方法を提供することを目的とする。
は、前述のハードウエア方式、ソフトウエア方式いずれ
の方法にもつぎのような問題があった。すなわち、ハー
ドウェア方式は、回路構成が非常に複雑になり入出力動
作の同期のタイミングがクリティカルになる。このため
汎用のマイクロプロセッサではハードウェアレベルで完
全に同期させるのは困難であり、特に近年クロック周波
数が高くなったため同期をとることがほとんど不可能に
なりつつある。また、ソフトウェア方式では、プログラ
ムで互いに動作を確認しながら入出力動作行うため、そ
のための時間が余分に必要になり入出力動作が遅くなる
という欠点があった。そこで、本発明では、ハードウェ
ア構成が比較的簡単で、かつソフトウェア上の余分な時
間が少ない入出力方法を提供することを目的とする。
【０００４】
【問題を解決するための手段】上記問題を解決するた
め、本発明の入出力方法は、同一仕様の２台のプログラ
マブルコントローラと１台の入出力装置から構成される
二重化ＰＣシステムにおいて、前記両プログラマブルコ
ントローラからの入力要求に対しては、前記入出力装置
が入力データを前記両プログラマブルコントローラに書
き込み、前記両プログラマブルコントローラからの出力
要求に対しては、前記入出力装置が出力データを前記い
ずれかのプログラマブルコントローラから読み出して外
部に出力する。
め、本発明の入出力方法は、同一仕様の２台のプログラ
マブルコントローラと１台の入出力装置から構成される
二重化ＰＣシステムにおいて、前記両プログラマブルコ
ントローラからの入力要求に対しては、前記入出力装置
が入力データを前記両プログラマブルコントローラに書
き込み、前記両プログラマブルコントローラからの出力
要求に対しては、前記入出力装置が出力データを前記い
ずれかのプログラマブルコントローラから読み出して外
部に出力する。
【０００５】
【作用】上記手段によって、入出力動作は入出力装置の
タイミングで行われるので、両ＰＣはその間停止してお
ればよく、同期動作の必要がなくなる。
タイミングで行われるので、両ＰＣはその間停止してお
ればよく、同期動作の必要がなくなる。
【０００６】
【実施例】以下、本発明の実施例を図に基づいて説明す
る。図１は本発明の実施例を示すもので、１および２は
同一仕様のＰＣ、３は入出力装置、４は両ＰＣ間の同期
化に必要な同期信号、５および６は共にＰＣと入出力装
置とを接続するバス、７は入力データ、８は出力データ
を示す。図において、入力動作はつぎにように同期して
行われる。 （１）ＰＣ１および２は、入力動作の開始にあたって同
期信号４により互いに同期をとる。 （２）同期がとれた後、ＰＣ１および２あるいはあらか
じめ定められたＰＣ１または２が入出力装置３に対して
入力の要求をする。この後ＰＣ１および２は受動状態に
なる。 （３）入力要求を受けた入出力装置３は要求されたデー
タをＰＣ１および２に同時に書き込む。要求された語数
だけ書き込んだらＰＣ１および２に書き込み終了の信号
を送る。 （４）前記書き込み終了の信号を受け取ったＰＣ１およ
び２は入力が完了したのでつぎの処理に移行する。 また、出力動作は次のように行われる。 （１）ＰＣ１および２は、出力動作の開始にあたって同
期信号４により互いに同期をとる。 （２）同期がとれた後、ＰＣ１および２あるいはあらか
じめ定められたＰＣ１または２が入出力装置３に対して
出力の要求をする。この後ＰＣ１および２は受動状態に
なる。 （３）出力要求を受けた入出力装置３は要求されたデー
タをＰＣ１または２から読み出し、出力データ８を出力
する。要求された語数だけ読み出して出力したらＰＣ１
および２に出力終了の信号を送る。 （４）前記出力終了の信号を受け取ったＰＣ１および２
は出力が完了したのでつぎの処理に移行する。 従来、入力ではＰＣ側が入力装置からデータを読み出
し、また出力ではＰＣ側が出力装置にデータを書き込む
ものであり、いずれもＰＣ側が能動的に動作するもので
あったが、本発明では、入出力装置３が能動的に動作す
るので、入力にあっては入出力装置３が能動的にデータ
を両ＰＣに書き込み、また出力にあっては入出力装置３
が能動的にいずれかのＰＣからデータを読み出して出力
することとなる。
る。図１は本発明の実施例を示すもので、１および２は
同一仕様のＰＣ、３は入出力装置、４は両ＰＣ間の同期
化に必要な同期信号、５および６は共にＰＣと入出力装
置とを接続するバス、７は入力データ、８は出力データ
を示す。図において、入力動作はつぎにように同期して
行われる。 （１）ＰＣ１および２は、入力動作の開始にあたって同
期信号４により互いに同期をとる。 （２）同期がとれた後、ＰＣ１および２あるいはあらか
じめ定められたＰＣ１または２が入出力装置３に対して
入力の要求をする。この後ＰＣ１および２は受動状態に
なる。 （３）入力要求を受けた入出力装置３は要求されたデー
タをＰＣ１および２に同時に書き込む。要求された語数
だけ書き込んだらＰＣ１および２に書き込み終了の信号
を送る。 （４）前記書き込み終了の信号を受け取ったＰＣ１およ
び２は入力が完了したのでつぎの処理に移行する。 また、出力動作は次のように行われる。 （１）ＰＣ１および２は、出力動作の開始にあたって同
期信号４により互いに同期をとる。 （２）同期がとれた後、ＰＣ１および２あるいはあらか
じめ定められたＰＣ１または２が入出力装置３に対して
出力の要求をする。この後ＰＣ１および２は受動状態に
なる。 （３）出力要求を受けた入出力装置３は要求されたデー
タをＰＣ１または２から読み出し、出力データ８を出力
する。要求された語数だけ読み出して出力したらＰＣ１
および２に出力終了の信号を送る。 （４）前記出力終了の信号を受け取ったＰＣ１および２
は出力が完了したのでつぎの処理に移行する。 従来、入力ではＰＣ側が入力装置からデータを読み出
し、また出力ではＰＣ側が出力装置にデータを書き込む
ものであり、いずれもＰＣ側が能動的に動作するもので
あったが、本発明では、入出力装置３が能動的に動作す
るので、入力にあっては入出力装置３が能動的にデータ
を両ＰＣに書き込み、また出力にあっては入出力装置３
が能動的にいずれかのＰＣからデータを読み出して出力
することとなる。
【０００７】
【発明の効果】以上述べたように、本発明によれば、二
重化ＰＣシステムにおいて比較的簡単なハードウェア構
成で、確実に同期をとり、入出力動作を高速に行うこと
ができる。
重化ＰＣシステムにおいて比較的簡単なハードウェア構
成で、確実に同期をとり、入出力動作を高速に行うこと
ができる。
【図１】本発明の実施例を示す図。
１、２ プログラマブルコントローラ ３ 入出力装置 ４ 同期信号 ５、６ プログラマブルコントローラと入出力装置とを
接続するバス ７ 入力バス ８ 出力バス
接続するバス ７ 入力バス ８ 出力バス
Claims (1)
- 【請求項１】 同一仕様の２台のプログラマブルコント
ローラと１台の入出力装置から構成される二重化ＰＣシ
ステムにおいて、前記両プログラマブルコントローラか
らの入力要求に対しては、前記入出力装置が入力データ
を前記両プログラマブルコントローラに書き込み、前記
両プログラマブルコントローラからの出力要求に対して
は、前記入出力装置が出力データを前記いずれかのプロ
グラマブルコントローラから読み出して外部に出力する
ことを特徴とする二重化ＰＣシステムにおける入出力方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2202793A JPH06214606A (ja) | 1993-01-13 | 1993-01-13 | 二重化ｐｃシステムにおける入出力方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2202793A JPH06214606A (ja) | 1993-01-13 | 1993-01-13 | 二重化ｐｃシステムにおける入出力方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06214606A true JPH06214606A (ja) | 1994-08-05 |
Family
ID=12071507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2202793A Pending JPH06214606A (ja) | 1993-01-13 | 1993-01-13 | 二重化ｐｃシステムにおける入出力方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06214606A (ja) |
-
1993
- 1993-01-13 JP JP2202793A patent/JPH06214606A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0135879B1 (en) | Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system | |
| US5513338A (en) | Apparatus for tracing activity on a bus of an in-circuit emulator | |
| JPH10240371A (ja) | ディジタル信号処理プロセッサのクロック速度制御装置 | |
| JPH06214606A (ja) | 二重化ｐｃシステムにおける入出力方法 | |
| JP3625536B2 (ja) | 複数のクロック信号を用いて回路を同期させる装置と方法 | |
| JPH01258163A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH1131133A (ja) | モジュール間の同期方法 | |
| JP2002082813A (ja) | プログラムロジック装置 | |
| JPH03177953A (ja) | データ転送方式 | |
| JPH07261814A (ja) | Ｐｃのデュアルシステムにおける割込み同期方法 | |
| JPH07230304A (ja) | Ｐｃシステムのデュアル制御方法 | |
| JPH10326199A (ja) | デュアルシステムにおける割込同期装置 | |
| JP2756445B2 (ja) | 非同期回路リセット方式 | |
| JP3405513B2 (ja) | プログラマブルコントローラの二重化制御装置 | |
| JP3088407B2 (ja) | インサーキットエミュレータおよびインサーキットエミュレーション方法 | |
| JP2544015B2 (ja) | マイクロプログラム処理装置 | |
| JPH04654A (ja) | バス制御方式 | |
| JP3027447B2 (ja) | オンライン情報制御方式 | |
| JPS6148188B2 (ja) | ||
| JPH04344554A (ja) | シリアルデータ通信装置 | |
| JPH0628002A (ja) | プログラマブルコントローラの並列運転における同期方法 | |
| JP2002215421A (ja) | デバッグ装置およびデバッグ装置のブレーク方法 | |
| JPH07287608A (ja) | プログラマブルコントローラの二重化同期制御装置 | |
| JPH11306076A (ja) | 共有メモリ制御装置 | |
| JPH07121483A (ja) | 共有メモリアクセス制御回路 |