JPH04344554A - シリアルデータ通信装置 - Google Patents
シリアルデータ通信装置Info
- Publication number
- JPH04344554A JPH04344554A JP11603491A JP11603491A JPH04344554A JP H04344554 A JPH04344554 A JP H04344554A JP 11603491 A JP11603491 A JP 11603491A JP 11603491 A JP11603491 A JP 11603491A JP H04344554 A JPH04344554 A JP H04344554A
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- shift register
- clock
- reading
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
を用いたシリアルデータ通信装置に関するものである。
を用いたシリアルデータ通信装置に関するものである。
【０００２】
【従来の技術】従来、マイクロコンピュータ（以下、「
マイコン」という）を用いたシリアルデータ通信装置の
１つとしては、図３に示すように、マイコン１１と、シ
フトレジスタ１３と、シフトレジスタ１４と、フリップ
フロップ１５とを備えている。このマイコン１１は、ク
ロック１６と読出用シリアルデータの頭出しパルス１７
とをシフトレジスタ１３に出力するとともに、シフトレ
ジスタ１３からの読出用シリアルデータを入力している
。また、マイコン１１は、クロック１６と書込用シリア
ルデータ１９をシフトレジスタ１４に、ラッチパルス２
０をフリップフロップ１５に、それぞれ供給している。
マイコン」という）を用いたシリアルデータ通信装置の
１つとしては、図３に示すように、マイコン１１と、シ
フトレジスタ１３と、シフトレジスタ１４と、フリップ
フロップ１５とを備えている。このマイコン１１は、ク
ロック１６と読出用シリアルデータの頭出しパルス１７
とをシフトレジスタ１３に出力するとともに、シフトレ
ジスタ１３からの読出用シリアルデータを入力している
。また、マイコン１１は、クロック１６と書込用シリア
ルデータ１９をシフトレジスタ１４に、ラッチパルス２
０をフリップフロップ１５に、それぞれ供給している。
【０００３】このような装置によれば、マイコン１１か
らクロック１６と読出用シリアルデータの頭出しパルス
１７を出力し、クロック１６に同期して出力される読出
用シリアルデータ１８を読み出し、さらにクロック１６
と同期させて書込用シリアルデータ１９と、書込用シリ
アルデータ１９をラッチするためのラッチパルス２０を
書込用シリアルデータ１９の最後に同期させてフリップ
フロップ１５に出力し、フリップフロップ１５に書込み
を行っている。
らクロック１６と読出用シリアルデータの頭出しパルス
１７を出力し、クロック１６に同期して出力される読出
用シリアルデータ１８を読み出し、さらにクロック１６
と同期させて書込用シリアルデータ１９と、書込用シリ
アルデータ１９をラッチするためのラッチパルス２０を
書込用シリアルデータ１９の最後に同期させてフリップ
フロップ１５に出力し、フリップフロップ１５に書込み
を行っている。
【０００４】
【発明が解決しようとする課題】このような従来のシリ
アルデータ通信装置では、図４のタイミングチャートに
示すように、シリアルデータ１８の読み出し処理中（期
間Ｔ１ ）にマイコン１１に割込みがかかり、割込み処
理中（期間Ｔ２ ）にシリアルデータ書込みのためにク
ロック１６を出力すると、送出したクロック１６の数だ
け読出用シリアルデータ１８がシフトレジスタ１３から
吐き出されるため、割込み処理が終了し、シリアルデー
タ読み出し処理を再開したときには（期間Ｔ３ ）、所
望のデータが読み込めないという問題点があった。
アルデータ通信装置では、図４のタイミングチャートに
示すように、シリアルデータ１８の読み出し処理中（期
間Ｔ１ ）にマイコン１１に割込みがかかり、割込み処
理中（期間Ｔ２ ）にシリアルデータ書込みのためにク
ロック１６を出力すると、送出したクロック１６の数だ
け読出用シリアルデータ１８がシフトレジスタ１３から
吐き出されるため、割込み処理が終了し、シリアルデー
タ読み出し処理を再開したときには（期間Ｔ３ ）、所
望のデータが読み込めないという問題点があった。
【０００５】本発明は、上述した問題点を解消し、シリ
アルデータ通信中に、読出処理中も割り込み処理により
書込処理を行えるようにしたシリアデータ通信装置を提
供することを目的とする。
アルデータ通信中に、読出処理中も割り込み処理により
書込処理を行えるようにしたシリアデータ通信装置を提
供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明のシリアルデータ通信方法は、書込用シリア
ルデータ、データ書込みとデータ読出し兼用のクロック
、及びラッチパルスを出力するともに読出用シリアルデ
ータを取り込む処理装置と、前記ラッチパルスと前記ク
ロックとを入力信号として論理積をとるアンド回路と、
前記アンド回路からの論理結果信号に応じて動作し読出
用シリアルデータを前記処理装置に出力するシフトレジ
スタと、を備えたことを特徴とするものである。
に、本発明のシリアルデータ通信方法は、書込用シリア
ルデータ、データ書込みとデータ読出し兼用のクロック
、及びラッチパルスを出力するともに読出用シリアルデ
ータを取り込む処理装置と、前記ラッチパルスと前記ク
ロックとを入力信号として論理積をとるアンド回路と、
前記アンド回路からの論理結果信号に応じて動作し読出
用シリアルデータを前記処理装置に出力するシフトレジ
スタと、を備えたことを特徴とするものである。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００８】図１は本発明のシリアデータ通信装置の一
実施例を示す回路図である。
実施例を示す回路図である。
【０００９】図１に示すシリアデータ通信装置は、処理
装置であるマイコン１と、アンド回路２と、シフトレジ
スタ３と、シフトレジスタ４と、フリップフロップ５と
を備えている。マイコン１は、クロック６をアンド回路
２を介してシフトレジスタ３のクロック端子ＣＬＫに入
力しており、かつ読出用シリアルデータの頭出しパルス
７をシフトレジスタ３の読出入力端子ＬＯＡＤに出力す
るとともに、シフトレジスタ３からの読出用シリアルデ
ータ８を入力している。また、マイコン１は、クロック
６をシフトレジスタ４の端子ＣＬＫに、書込用シリアル
データ９をシフトレジスタ１４の端子ＤＳにそれぞれ供
給するとともに、ラッチパルス１０をフリップフロップ
１５の端子ＣＬＫとアンド回路２の他方の入力端子にそ
れぞれ供給している。アンド回路２は、前記ラッチパル
ス１０と前記クロック６とを入力信号として論理積をと
り、その論理積結果信号をシフトレジスタ３のクロック
端子ＣＬＫに入力している。なお、シフトレジスタ３は
、外部からのパラレル信号を端子ＤＰ０ 〜ＤＰｎ に
取り込み、これをシリアル信号に変換している。
装置であるマイコン１と、アンド回路２と、シフトレジ
スタ３と、シフトレジスタ４と、フリップフロップ５と
を備えている。マイコン１は、クロック６をアンド回路
２を介してシフトレジスタ３のクロック端子ＣＬＫに入
力しており、かつ読出用シリアルデータの頭出しパルス
７をシフトレジスタ３の読出入力端子ＬＯＡＤに出力す
るとともに、シフトレジスタ３からの読出用シリアルデ
ータ８を入力している。また、マイコン１は、クロック
６をシフトレジスタ４の端子ＣＬＫに、書込用シリアル
データ９をシフトレジスタ１４の端子ＤＳにそれぞれ供
給するとともに、ラッチパルス１０をフリップフロップ
１５の端子ＣＬＫとアンド回路２の他方の入力端子にそ
れぞれ供給している。アンド回路２は、前記ラッチパル
ス１０と前記クロック６とを入力信号として論理積をと
り、その論理積結果信号をシフトレジスタ３のクロック
端子ＣＬＫに入力している。なお、シフトレジスタ３は
、外部からのパラレル信号を端子ＤＰ０ 〜ＤＰｎ に
取り込み、これをシリアル信号に変換している。
【００１０】このような構成の実施例の作用を以下に説
明する。
明する。
【００１１】図２は本発明の実施例の作用を説明するた
めのタイミングチャートであり、横軸に時間を、縦軸に
マイコン１から出力される信号の状態を、また、Ｔ１
を読み出し処理中、Ｔ２ を割込み処理中、Ｔ３ を再
開した読み出し処理中を、それぞれ示している。図２の
タイミングチャートは割込み処理中Ｔ２ にシリアルデ
ータの書込み処理を行っていることを示している。
めのタイミングチャートであり、横軸に時間を、縦軸に
マイコン１から出力される信号の状態を、また、Ｔ１
を読み出し処理中、Ｔ２ を割込み処理中、Ｔ３ を再
開した読み出し処理中を、それぞれ示している。図２の
タイミングチャートは割込み処理中Ｔ２ にシリアルデ
ータの書込み処理を行っていることを示している。
【００１２】マイコン１はクロック６と読出用シリアル
データ８の頭出し用パルス７とを出力する。このとき、
アンド回路２の他方に入力されているラッチパルス１０
は反転信号で“１”となっているから（期間Ｔ１ ）、
クロック６がシフトレジスタ３に入力されてシリアルデ
ータ８がシフトレジスタ３から出力される。前記シリア
ルデータ８はマイコン１に読み込まれる。
データ８の頭出し用パルス７とを出力する。このとき、
アンド回路２の他方に入力されているラッチパルス１０
は反転信号で“１”となっているから（期間Ｔ１ ）、
クロック６がシフトレジスタ３に入力されてシリアルデ
ータ８がシフトレジスタ３から出力される。前記シリア
ルデータ８はマイコン１に読み込まれる。
【００１３】一方、期間Ｔ２ では、マイコン１は、ク
ロック６と、書込用シリアルデータ９と、チッチパルス
１０とが出力される。書込用シリアルデータ９はシフト
レジスタ４でシリアル／パラレル変換された後に、フリ
ップフロップ５に与えられる。このとき、ラッチパルス
１０がフリップフロップ５に入力されることにより、前
記シフトレジスタ４からのパラレルデータはフリップフ
ロップ５にラッチされる。
ロック６と、書込用シリアルデータ９と、チッチパルス
１０とが出力される。書込用シリアルデータ９はシフト
レジスタ４でシリアル／パラレル変換された後に、フリ
ップフロップ５に与えられる。このとき、ラッチパルス
１０がフリップフロップ５に入力されることにより、前
記シフトレジスタ４からのパラレルデータはフリップフ
ロップ５にラッチされる。
【００１４】ここで、シフトレジスタ３はクロック６に
同期してシリアルデータ８を出力するが、アンド回路２
はラッチパルス１０が“０”になったときに、クロック
６をシフトレジスタ３に入力させない。そして、書込み
処理において、マイコン１は、クロック６を出力してい
るが、これと併せてクロック６の立ち上がりエッジをマ
スクするタイミングでラッチパルス１０を出力している
ため（期間Ｔ２ ）、シフトレジスタ３は書込み処理中
（期間Ｔ２ の時刻ｔ２１〜ｔ２２）、シリアルデータ
８を出力しない。したがって、割り込み処理終了後、読
出処理を再開したときに（期間Ｔ３ ）、読出処理中に
出力したクロック６の数とシフトレジスタ３が出力した
シリアルデータ８の数は一致することになる。
同期してシリアルデータ８を出力するが、アンド回路２
はラッチパルス１０が“０”になったときに、クロック
６をシフトレジスタ３に入力させない。そして、書込み
処理において、マイコン１は、クロック６を出力してい
るが、これと併せてクロック６の立ち上がりエッジをマ
スクするタイミングでラッチパルス１０を出力している
ため（期間Ｔ２ ）、シフトレジスタ３は書込み処理中
（期間Ｔ２ の時刻ｔ２１〜ｔ２２）、シリアルデータ
８を出力しない。したがって、割り込み処理終了後、読
出処理を再開したときに（期間Ｔ３ ）、読出処理中に
出力したクロック６の数とシフトレジスタ３が出力した
シリアルデータ８の数は一致することになる。
【００１５】
【発明の効果】以上説明したように本発明は、シリアル
データ書込み処理の中でクロックが出力される間、この
クロックの読出用シリアルデータを送出するシフトレジ
スタに入力することを止めるようにしたので、読み出し
処理中に割り込みがかかり、割り込み処理の中で書込み
処理を行っても、割り込み処理終了後、再開した読み出
し処理の中で正しいデータを読み出すことができるとい
う効果がある。
データ書込み処理の中でクロックが出力される間、この
クロックの読出用シリアルデータを送出するシフトレジ
スタに入力することを止めるようにしたので、読み出し
処理中に割り込みがかかり、割り込み処理の中で書込み
処理を行っても、割り込み処理終了後、再開した読み出
し処理の中で正しいデータを読み出すことができるとい
う効果がある。
【図１】本発明のシリアデータ通信装置の一実施例の回
路図である。
路図である。
【図２】本発明の実施例の動作を説明するためのタイミ
ングチャートである。
ングチャートである。
【図３】従来のシリアルデータ通信装置を示す回路図で
ある。
ある。
【図４】従来装置の動作を説明するためのタイミングチ
ャートである。
ャートである。
１ マイコン
２ アンド回路
３、４ シフトレジスタ
５ フリップフロップ
６ クロック
７ 読出用シリアルデータの頭出しパルス８ 読み
出し用シリアルデータ ９ 書込用シリアルデータ １０ ラッチパルス
出し用シリアルデータ ９ 書込用シリアルデータ １０ ラッチパルス
Claims (1)
- 【請求項１】 書込用シリアルデータ、データ書込み
とデータ読出し兼用のクロック、及びラッチパルスを出
力するともに読出用シリアルデータを取り込む処理装置
と、前記ラッチパルスと前記クロックとを入力信号とし
て論理積をとるアンド回路と、前記アンド回路からの論
理結果信号に応じて動作し読出用シリアルデータを前記
処理装置に出力するシフトレジスタとを具備することを
特徴とするシリアルデータ通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11603491A JPH04344554A (ja) | 1991-05-21 | 1991-05-21 | シリアルデータ通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11603491A JPH04344554A (ja) | 1991-05-21 | 1991-05-21 | シリアルデータ通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04344554A true JPH04344554A (ja) | 1992-12-01 |
Family
ID=14677108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11603491A Pending JPH04344554A (ja) | 1991-05-21 | 1991-05-21 | シリアルデータ通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04344554A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100369999B1 (ko) * | 1999-01-30 | 2003-01-29 | 엘지전자 주식회사 | 직렬 데이터 평균 연산 장치 |
-
1991
- 1991-05-21 JP JP11603491A patent/JPH04344554A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100369999B1 (ko) * | 1999-01-30 | 2003-01-29 | 엘지전자 주식회사 | 직렬 데이터 평균 연산 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4615017A (en) | Memory controller with synchronous or asynchronous interface | |
| JP2778222B2 (ja) | 半導体集積回路装置 | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| JPH04344554A (ja) | シリアルデータ通信装置 | |
| JP2000155701A (ja) | デバッグ回路 | |
| JPH03177953A (ja) | データ転送方式 | |
| JP2646561B2 (ja) | クロック分配回路 | |
| JP3451631B2 (ja) | ハンドシェイク型データ処理回路 | |
| JPH0391195A (ja) | メモリ回路 | |
| JP3459542B2 (ja) | シリアルデータ転送装置 | |
| JPH0818421A (ja) | リセットパルス発生回路 | |
| JPS58181154A (ja) | マイクロプログラムトレ−ス装置 | |
| JPH0581445A (ja) | マイクロコンピユータｌｓｉ | |
| JPS61120257A (ja) | デ−タ転送装置 | |
| JP2001356960A (ja) | 書き込み制御装置及び書き込み制御方法並びに記録媒体 | |
| JP2001005742A (ja) | データ転送方式 | |
| JPH0215145B2 (ja) | ||
| JPH06214606A (ja) | 二重化ｐｃシステムにおける入出力方法 | |
| JPS60118964A (ja) | インタ−フェイス回路 | |
| JPH0326976A (ja) | 半導体集積回路のテスト装置 | |
| JPH05257886A (ja) | マイクロコンピュータ | |
| JPH1165728A (ja) | バスアクセス回路 | |
| JPH05158868A (ja) | データ転送回路 | |
| JPS6145370A (ja) | デ−タ処理装置におけるバツフアメモリ装置 | |
| JPS61103257A (ja) | メモリ制御回路 |