JPH06208549A

JPH06208549A - 同期装置

Info

Publication number: JPH06208549A
Application number: JP5003124A
Authority: JP
Inventors: Shinichi Saeki; 慎一佐伯; Noriyuki Hidaka; 教行日高; Minoo Abe; 美乃夫安部; Taiji Yoneda; 泰司米田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-01-12
Filing date: 1993-01-12
Publication date: 1994-07-26

Abstract

(57)【要約】【目的】複数のプロセッサ・ノードが疎結合された計
算機において、プロセッサ・ノード間を１本の信号線の
みで接続してプロセッサ間での同期をとることができる
同期装置を提供することを目的とする。【構成】１本のワイヤードオア線22で接続された各プ
ロセッサ・ノード25には、同期レジスタ21と状態遷移検
出ユニット23がある。ワイヤードオア線22と同期レジス
タ21と状態遷移検出ユニット23によって、同期装置は構
成される。同期レジスタ21は０または１の値をとり、値
はプロセッサ24または状態遷移検出ユニット23から書き
込まれる。ワイヤードオア線22は接続されている全プロ
セッサ・ノードの同期レジスタ21の値の論理和をとる。
状態遷移検出ユニット23はワイヤードオア線22の論理和
の値が遷移した時に、同期レジスタ21に値を書き込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプロセッサ・ノ
ードを備える疎結合の計算機において、プロセッサ間で
同期をとるための同期装置に関するものである。

【０００２】

【従来の技術】近年、複数のプロセッサを備えた計算機
が超高速計算のために利用されており、複数のプロセッ
サを同時に使って計算を行うために、同期装置が利用さ
れている。

【０００３】以下図面を参照しながら、上述した従来の
同期装置の一例について説明する。図５は従来の同期装
置のブロック図を示すものである。図５において、５１
は同期レジスタ、５２は論理和ユニット、５３はプロセ
ッサ、５４はプロセッサ・ノードである。同期装置は、
同期レジスタ５１、論理和ユニット５２によって構成さ
れている。

【０００４】同期レジスタに対してプロセッサは１また
は０の値を読み書きできる。論理和ユニットは、接続さ
れている全部の同期レジスタの値の論理和の値を出力す
る。すなわち、全部の同期レジスタが０のときに０を出
力し、それ以外のときは１を出力する。

【０００５】以上のように構成された同期装置につい
て、以下その動作について説明する。Ｒ１．初期設定として、各プロセッサは同期レジスタに
１を書き込む。Ｒ２．全部のプロセッサが同期レジスタに１を書き込ん
だことを確認できるまで待つ。Ｒ３．プロセッサ間での同期をとるときは、各プロセッ
サは同期レジスタに０を書き込み、論理和ユニットの出
力する値が０になるまで待つ。Ｒ４．論理和ユニットの値が０になったとき、全部のプ
ロセッサの同期がとれているので、次の処理に進む。

【０００６】従来の同期装置では、同期をとる前の初期
化として、上記のＲ１とＲ２の処理を行う。また、繰り
返し同期をとる場合には、上記のＲ１からＲ４の処理を
繰り返す。

【０００７】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、繰り返し同期をとる場合に、同期のための
初期化を毎回ソフトウェアで行わねばならないという問
題点と、全部のプロセッサ・ノードでの初期化の完了を
確認するときに別の同期装置が必要であるためにプロセ
ッサ・ノード間の接続が多くなるという問題点を有して
いた。

【０００８】本発明は上記従来の問題点を解決するもの
で、繰り返し同期をとる場合に、同期のための初期化を
ソフトウェアでする必要がない同期装置を提供すること
を目的とする。

【０００９】さらに、プロセッサ・ノード間を１本の信
号線のみで接続する同期装置を提供することを目的とす
る。

【００１０】さらに、同期装置に接続されているプロセ
ッサ・ノードの中で任意のプロセッサ・ノードのみを同
期の対象とすることが可能な同期装置を提供することを
目的とする。

【００１１】さらに、同期を待つ間に他の処理を行うこ
とが可能な同期装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】この目的を達成するため
に本発明の同期装置は、各プロセッサ・ノード毎にある
論理値をとる同期レジスタと、全部の同期レジスタの値
の論理和を出力する論理和ユニットと、論理和ユニット
の生成する値が遷移したときに全部の同期レジスタに値
を書き込む状態遷移検出ユニットを備えている。

【００１３】また、論理和ユニットとして、ワイヤード
オア線を使い、状態遷移検出ユニットを各プロセッサ・
ノード毎に備えている。

【００１４】また、状態遷移検出ユニットから同期レジ
スタへ書き込む経路の間に、書き込みの許可または禁止
を選択できる書き込み制御ユニットを各プロセッサ・ノ
ード毎に備えている。

【００１５】また、論理和ユニットの出力する値が遷移
したときに状態遷移検出ユニットが値を書き込む通知レ
ジスタを同期レジスタとは別に各プロセッサ・ノードに
備えている。

【００１６】

【作用】この構成によって、論理和ユニットの出力が１
から０に遷移したときに状態遷移検出ユニットが同期レ
ジスタに１を書き込むように設定することにより、全部
の同期レジスタが０になったときに同期がとられると同
時に、次の同期のための初期化が行われる。また、論理
和ユニットとして、ワイヤードオア線を使い、状態遷移
検出ユニットを各プロセッサ・ノード毎に備えることに
より、プロセッサ・ノード間を１本の信号線で接続する
ことができる。

【００１７】また、各プロセッサ・ノードに書き込み制
御ユニットを備えているので、プロセッサが同期レジス
タに０を書き込み、割り込み制御ユニットで書き込みを
禁止することにより、同期の対象から外れることが可能
である。よって、任意のプロセッサ・ノードのみを対象
として同期をとることができる。

【００１８】また、各プロセッサ・ノードに通知レジス
タを備えているので、通知レジスタが１のときにプロセ
ッサに割り込みが発生するように設定することにより、
同期を待つ間に他の処理を行うことができる。

【００１９】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の第１の実施例におけ
る同期装置のブロック図を示すものである。

【００２０】図１において、１１は同期レジスタ、１２
は論理和ユニット、１３は状態遷移検出ユニット、１４
はプロセッサ、１５はプロセッサ・ノードである。同期
装置は、同期レジスタ１１、論理和ユニット１２と状態
遷移検出ユニット１３によって構成されている。リセッ
ト時に同期レジスタの値は１である。プロセッサは同期
レジスタに対して１または０の値を読み書きできる。論
理和ユニットは、接続されている同期レジスタの論理和
をとり、その値を出力する。状態遷移検出ユニットは論
理和ユニットの出力する値が１から０に遷移した時に、
全部の同期レジスタに１を書き込む。

【００２１】以上のように構成された同期装置につい
て、図１を用いて動作を説明する。Ｓ０．リセット時には、全部の同期レジスタの値は１で
ある。Ｓ１．全部のプロセッサ間での同期を行うときに、各プ
ロセッサは同期レジスタに０を書き込み、同期レジスタ
の値が１になるまで待つ。Ｓ２．全部の同期レジスタの値が０になったとき、論理
和ユニットの出力する値が１から０に遷移するので、状
態遷移検出ユニットは全部の同期レジスタに１を書き込
む。Ｓ１とＳ２を繰り返すことにより、繰り返し同期をとる
ことができる。

【００２２】以上のように本実施例によれば、各プロセ
ッサ・ノードにある論理値をとる同期レジスタと、全部
の同期レジスタの値の論理和をとる論理和ユニットと、
論理和ユニットの生成する値が遷移したときに全部の同
期レジスタに値を書き込む状態遷移検出ユニットを設け
ることにより、繰り返し同期をとるときに、次の同期の
ための初期化が必要ない。

【００２３】以下本発明の第２の実施例について図面を
参照しながら説明する。図２は本発明の第２の実施例を
示す同期装置のブロック図である。

【００２４】図２において、２１は同期レジスタ、２２
はワイヤードオア線、２３は状態遷移検出ユニット、２
４はプロセッサ、２５はプロセッサ・ノードである。同
期装置は、同期レジスタ２１、ワイヤードオア線２２と
状態遷移検出ユニット２３によって構成されている。

【００２５】同期装置の動作は、第１の実施例と同じで
ある。ただし、第１の実施例の論理和ユニットが、第２
の実施例ではワイヤードオア線によって実現されてい
る。第２の実施例において、プロセッサ・ノード間はワ
イヤードオア線１本で接続されているだけである。

【００２６】以上のように、論理和ユニットにワイヤー
ドオア線を使い、各プロセッサ・ノード毎に状態遷移検
出ユニットを設けることにより、各プロセッサ・ノード
間を１本の信号線で接続することができる。

【００２７】以下本発明の第３の実施例について図面を
参照しながら説明する。図３は本発明の第３の実施例を
示す同期装置のブロック図である。

【００２８】図３において、３１は同期レジスタ、３２
は論理和ユニット、３３は状態遷移検出ユニット、３４
は書き込み制御ユニット、３５はプロセッサ、３６はプ
ロセッサ・ノードである。同期装置は、同期レジスタ３
１、論理和ユニット３２、状態遷移検出ユニット３３、
書き込み制御ユニット３４によって構成されている。

【００２９】同期レジスタ３１、論理和ユニット３２、
状態遷移検出ユニット３３の動作は第１の実施例と同じ
である。書き込み制御ユニット３４は、プロセッサから
の命令により、状態遷移検出ユニットから同期レジスタ
への書き込みを許可または禁止することができる。

【００３０】同期の対象となるプロセッサ・ノードでは
第１の実施例と同じ動作をする。同期の対象から除外さ
れるプロセッサ・ノードは、次のように動作する。Ｔ０．リセット状態では、同期レジスタの値は１であ
る。Ｔ１．書き込み制御ユニットを、書き込み禁止状態にす
る。Ｔ２．同期レジスタに０を書き込む。

【００３１】以上のように、各同期レジスタに対応して
書き込み制御ユニットを設けることにより、任意のプロ
セッサ・ノードを同期の対象から除外することができ
る。

【００３２】以下本発明の第４の実施例について図面を
参照しながら説明する。図４は本発明の第４の実施例を
示す同期装置のブロック図である。

【００３３】図４において、４１は同期レジスタ、４２
は論理和ユニット、４３は状態遷移検出ユニット、４４
は通知レジスタ、４５はプロセッサ、４６はプロセッサ
・ノードである。同期装置は、同期レジスタ４１、論理
和ユニット４２、状態遷移検出ユニット４３、通知レジ
スタ４４によって構成されている。

【００３４】同期レジスタ４１と論理和ユニット４２は
第１の実施例の動作と同じである。状態遷移検出ユニッ
ト４３は論理和ユニットの出力する値が１から０に遷移
した時に、全部の同期レジスタと通知レジスタに１を書
き込む。通知レジスタが１のときに、プロセッサに割り
込みが発生する。

【００３５】以上のように構成された同期装置につい
て、図４を用いて動作を説明する。Ｖ０．リセット時には、全部の同期レジスタの値は１、
全部の通知レジスタの値は０である。Ｖ１．全部のプロセッサ間での同期を行うときに、各プ
ロセッサは同期レジスタに０を書き込み、割り込みが発
生するのを待つ。この間に、他の処理を行うことが可能
である。Ｖ２．全部の同期レジスタの値が０になったとき、論理
和ユニットの出力する値が１から０に遷移するので、状
態遷移検出ユニットは全部の同期レジスタと通知レジス
タに１を書き込む。Ｖ３．通知レジスタが１になったので、各プロセッサに
割り込みが発生する。割り込みを受けたプロセッサは、
通知レジスタに０を書き込み、割り込みを止める。Ｖ１からＶ３を繰り返すことにより、繰り返し同期をと
ることができる。

【００３６】以上のように本実施例によれば、通知レジ
スタを各プロセッサ・ノードに設けることにより、各プ
ロセッサは同期を待つ間に、他の処理を行うことができ
る。

【００３７】

【発明の効果】以上のように本発明は、各プロセッサ・
ノードにある論理値をとる同期レジスタと、全部の同期
レジスタの値の論理和をとる論理和ユニットと、論理和
ユニットの生成する値が遷移したときに全部の同期レジ
スタに値を書き込む状態遷移検出ユニットを設けること
により、繰り返し同期をとるときに、次の同期のための
初期化をソフトウェアで行う必要がない。

【００３８】さらに、論理和ユニットとして、ワイヤー
ドオア線を使い、状態遷移検出ユニットを各プロセッサ
・ノード毎に設けることにより、プロセッサ・ノード間
を１本の信号線で接続することができる。

【００３９】さらに、各プロセッサ・ノードに書き込み
制御ユニットを設けることにより、任意のプロセッサ・
ノードのみを同期の対象とすることが可能である。

【００４０】さらに、各プロセッサ・ノードに通知レジ
スタを設けることにより、各プロセッサは同期を待つ間
に、他の処理を行うことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における同期装置のブロ
ック図

【図２】本発明の第２の実施例における同期装置のブロ
ック図

【図３】本発明の第３の実施例における同期装置のブロ
ック図

【図４】本発明の第４の実施例における同期装置のブロ
ック図

【図５】従来例における同期装置のブロック図

【符号の説明】

１１同期レジスタ１２論理和ユニット１３状態遷移検出ユニット１４プロセッサ１５プロセッサ・ノード２１同期レジスタ２２ワイヤードオア線２３状態遷移検出ユニット２４プロセッサ２５プロセッサ・ノード３１同期レジスタ３２論理和ユニット３３状態遷移検出ユニット３４書き込み制御ユニット３５プロセッサ３６プロセッサ・ノード４１同期レジスタ４２論理和ユニット４３状態遷移検出ユニット４４通知レジスタ４５プロセッサ４６プロセッサ・ノード

───────────────────────────────────────────────────── フロントページの続き (72)発明者米田泰司大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】各プロセッサ・ノード毎にある論理値をと
る同期レジスタと、全部の同期レジスタの値の論理和を
出力する論理和ユニットと、前記論理和ユニットの生成
する値が遷移したときに全部の同期レジスタに値を書き
込む状態遷移検出ユニットを備えた同期装置。
【請求項２】論理和ユニットとしてワイヤードオア線を
使い、状態遷移検出ユニットを各プロセッサ・ノード毎
に備えた請求項１記載の同期装置。
【請求項３】状態遷移検出ユニットから同期レジスタへ
書き込む経路の間に、書き込みの許可または禁止を選択
できる書き込み制御ユニットを各プロセッサ・ノード毎
に備えた請求項１記載の同期装置。
【請求項４】各プロセッサ・ノード毎に通知レジスタを
備え、状態遷移検出ユニットが論理和ユニットの出力す
る値が遷移したときに全部の同期レジスタと全部の通知
レジスタに値を書き込む請求項１記載の同期装置。